本公開內(nèi)容涉及集成電路，更具體而言，涉及過孔結(jié)構(gòu)。

背景技術(shù)：

1、隨著集成電路的尺寸不斷向下縮小，出現(xiàn)了許多挑戰(zhàn)。例如，減小存儲(chǔ)器和邏輯單元的大小變得越來越困難，特別是考慮到相對(duì)小的空間量?jī)?nèi)存在著利益沖突。例如，考慮到器件的有限空間和密度，在整個(gè)電路中傳送信號(hào)和電力可能是具有挑戰(zhàn)性的。傳送信號(hào)和電力的互連結(jié)構(gòu)的電阻影響器件的整體速度和可行性。因此，關(guān)于存儲(chǔ)器或邏輯單元中的半導(dǎo)體器件的形成，仍存在許多難以忽視的挑戰(zhàn)。

技術(shù)實(shí)現(xiàn)思路

技術(shù)特征：

1.一種集成電路，包括：

2.根據(jù)權(quán)利要求1所述的集成電路，還包括電介質(zhì)壁，所述電介質(zhì)壁在所述第三方向上延伸穿過所述柵電極的整個(gè)厚度，其中，所述導(dǎo)電過孔在所述第三方向上延伸穿過所述電介質(zhì)壁的整個(gè)厚度。

3.根據(jù)權(quán)利要求2所述的集成電路，其中，所述導(dǎo)電襯層基本上由所述純?cè)亟饘贅?gòu)成并且直接位于所述電介質(zhì)壁上。

4.根據(jù)權(quán)利要求1所述的集成電路，其中，所述純?cè)亟饘偈擎u或鉬。

5.根據(jù)權(quán)利要求1所述的集成電路，其中，所述導(dǎo)電填充物包括所述純?cè)亟饘佟?/p>

6.根據(jù)權(quán)利要求1所述的集成電路，其中，所述純?cè)亟饘偈堑谝患冊(cè)亟饘?，并且其中，所述?dǎo)電填充物包括不同于所述第一純?cè)亟饘俚牡诙冊(cè)亟饘佟?/p>

7.根據(jù)權(quán)利要求6所述的集成電路，其中，所述第一純?cè)亟饘偈倾f，并且所述第二純?cè)亟饘偈擎u。

8.根據(jù)權(quán)利要求1-7中任一項(xiàng)所述的集成電路，其中，所述導(dǎo)電襯層在所述過孔的側(cè)壁上具有第一厚度，并且在所述過孔的底部上具有第二厚度，所述第二厚度比所述第一厚度厚至少2nm。

9.根據(jù)權(quán)利要求1-7中任一項(xiàng)所述的集成電路，其中，在所述導(dǎo)電襯層與所述導(dǎo)電填充物之間的界面處不存在氧原子。

10.根據(jù)權(quán)利要求1-7中任一項(xiàng)所述的集成電路，其中，在所述導(dǎo)電襯層內(nèi)不存在碳、氟或氯原子。

11.根據(jù)權(quán)利要求1-7中任一項(xiàng)所述的集成電路，其中，所述半導(dǎo)體區(qū)域包括多個(gè)半導(dǎo)體納米帶。

12.根據(jù)權(quán)利要求1-7中任一項(xiàng)所述的集成電路，其中，所述第二方向基本上垂直于所述第一方向，并且所述第三方向基本上垂直于所述第一方向和所述第二方向。

13.根據(jù)權(quán)利要求1-7中任一項(xiàng)所述的集成電路，其中，所述導(dǎo)電過孔在所述第一方向上與所述源極或漏極區(qū)域相鄰地延伸。

14.一種印刷電路板，包括根據(jù)權(quán)利要求1-7中任一項(xiàng)所述的集成電路。

15.一種電子設(shè)備，包括：

16.根據(jù)權(quán)利要求15所述的電子設(shè)備，其中，所述一個(gè)或多個(gè)管芯中的至少一個(gè)管芯還包括在所述第三方向上延伸穿過所述柵極結(jié)構(gòu)的整個(gè)厚度的電介質(zhì)壁，其中，所述導(dǎo)電過孔在所述第三方向上延伸穿過所述電介質(zhì)壁的整個(gè)厚度。

17.根據(jù)權(quán)利要求16所述的電子設(shè)備，其中，所述導(dǎo)電襯層直接位于所述電介質(zhì)壁上。

18.根據(jù)權(quán)利要求15-17中任一項(xiàng)所述的電子設(shè)備，其中，所述純?cè)亟饘偈擎u、鉬、釕或鎳鋁合金。

19.根據(jù)權(quán)利要求15-17中任一項(xiàng)所述的電子設(shè)備，其中，在所述導(dǎo)電襯層與所述導(dǎo)電填充物之間的界面處不存在氧原子。

20.根據(jù)權(quán)利要求15-17中任一項(xiàng)所述的電子設(shè)備，其中，在所述導(dǎo)電襯層內(nèi)不存在碳、氟或氯原子。

21.一種集成電路，包括：

22.根據(jù)權(quán)利要求21所述的集成電路，其中，所述導(dǎo)電填充物包括所述純?cè)亟饘佟?/p>

23.根據(jù)權(quán)利要求21所述的集成電路，其中，在所述導(dǎo)電襯層內(nèi)不存在碳、氟或氯原子。

24.根據(jù)權(quán)利要求21-23中任一項(xiàng)所述的集成電路，其中，所述純?cè)亟饘偈堑谝患冊(cè)亟饘?，并且其中，所述?dǎo)電填充物包括不同于所述第一元素金屬的第二純?cè)亟饘佟?/p>

25.根據(jù)權(quán)利要求21-23中任一項(xiàng)所述的集成電路，其中，所述導(dǎo)電襯層在所述電介質(zhì)結(jié)構(gòu)的側(cè)壁上具有第一厚度，并且在所述過孔的底部上具有第二厚度，所述第二厚度比所述第一厚度厚至少2nm。

技術(shù)總結(jié)
討論了形成低電阻過孔的技術(shù)。在示例中，給定行的半導(dǎo)體器件各自包括在第一方向上在對(duì)應(yīng)的源極區(qū)域或漏極區(qū)域之間延伸的半導(dǎo)體區(qū)域，以及在第二方向上在半導(dǎo)體區(qū)域上方延伸的柵極結(jié)構(gòu)。任何半導(dǎo)體器件可以由電介質(zhì)結(jié)構(gòu)沿著第二方向與相鄰的半導(dǎo)體器件分離，過孔穿過該電介質(zhì)結(jié)構(gòu)。過孔可以包括導(dǎo)電部分，該導(dǎo)電部分沿著柵極結(jié)構(gòu)的至少整個(gè)厚度在第三方向上延伸穿過電介質(zhì)壁。導(dǎo)電部分包括直接在電介質(zhì)壁上的導(dǎo)電襯層和在導(dǎo)電襯層上的導(dǎo)電填充物。導(dǎo)電襯層包括純?cè)亟饘?，諸如鎢、鉬、釕或鎳鋁合金，其中在導(dǎo)電襯層與電介質(zhì)壁之間不存在金屬氮化物或阻擋層。

技術(shù)研發(fā)人員：沈明逸,C-H·崔,J·梅赫塔,T·拉赫曼,P·阿明,J·E·米勒,V·希普韋爾,C·S·福格爾斯貝格爾,S·F·帕特爾
受保護(hù)的技術(shù)使用者：英特爾公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/2