本發(fā)明涉及電力電子技術(shù)領(lǐng)域，特別是涉及一種半橋功率半導(dǎo)體模塊。

背景技術(shù)：

隨著科學(xué)技術(shù)的發(fā)展，電力電子技術(shù)取得了很多的成就。其中，功率模塊是電力電子中常用的組件。

功率模塊為變流器的核心部件，廣泛應(yīng)用于軌道交通和工業(yè)變頻等領(lǐng)域。目前，內(nèi)部為半橋電路的功率模塊主要集中在低壓中小功率段，針對高壓大功率半導(dǎo)體模塊主要采用單管布局的方案。目前的功率模塊尤其是在高壓大功率應(yīng)用方面還有許多缺點(diǎn)，主要表現(xiàn)如下：由于其采用單管設(shè)計(jì)，功率密度不高；內(nèi)部芯片到外部功率端子的連接主要還是采用傳統(tǒng)的銅排，使其低感性較差；多芯片均流性較差或采用模塊外部布置低感母排的電感均流方式，均流性難以控制。

因此，如何提高功率模塊的低感性和均流性，是本領(lǐng)域技術(shù)人員目前需要解決的技術(shù)問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是提供一種半橋功率半導(dǎo)體模塊，可以提高功率模塊的低感性和均流性。

為解決上述技術(shù)問題，本發(fā)明提供了如下技術(shù)方案：

一種半橋功率半導(dǎo)體模塊，包括：

位于底層的半導(dǎo)體芯片組；

位于頂層的低感復(fù)合母排，所述低感復(fù)合母排的兩側(cè)分別延伸設(shè)置有交流接口和正負(fù)層接口，所述低感復(fù)合母排包括疊層設(shè)置的負(fù)層母排、正層母排和交流層母排；

位于中間層相互并聯(lián)的若干匯流母排組，其中，各所述匯流母排組的底端和所述半導(dǎo)體芯片組中的相應(yīng)半導(dǎo)體芯片連接，各所述匯流母排組的頂部匯流端和所述低感復(fù)合母排的對應(yīng)母排連接。

優(yōu)選地，各所述匯流母排組均包括：

正匯流母排，所述正匯流母排的底端引腳和所述半導(dǎo)體芯片組中的對應(yīng)上管芯片的集電極連接，所述正匯流母排的頂部匯流端和所述正層母排連接；

負(fù)匯流母排，所述負(fù)匯流母排的底端引腳和所述半導(dǎo)體芯片組中的對應(yīng)下管芯片的發(fā)射極連接，所述負(fù)匯流母排的頂部匯流端和所述負(fù)層母排連接；

交流匯流母排，所述交流匯流母排的底端引腳和所述半導(dǎo)體芯片組中的對應(yīng)上管芯片和下管芯片的公共極連接，所述交流匯流母排的頂部匯流端和所述交流層母排連接。

優(yōu)選地，各所述匯流母排組中的正匯流母排、負(fù)匯流母排和交流匯流母排相互平行，且相鄰的兩個(gè)匯流母排之間設(shè)有絕緣部。

優(yōu)選地，所述匯流母排組的底端的各管腳為兩層折彎管腳。

優(yōu)選地，所述低感復(fù)合母排上設(shè)有預(yù)設(shè)數(shù)目的接口孔，所述匯流母排組的頂部的各匯流端設(shè)有和對應(yīng)的接口孔配合插接的匯流端凸起。

優(yōu)選地，在所述正匯流母排的相鄰兩個(gè)引腳之間的預(yù)設(shè)位置設(shè)置有一個(gè)延伸方向背離各所述引腳的所述匯流端凸起。

優(yōu)選地，在所述負(fù)匯流母排的相鄰兩個(gè)引腳之間的預(yù)設(shè)位置設(shè)置有一個(gè)延伸方向背離各所述引腳的所述匯流端凸起。

優(yōu)選地，在所述交流匯流母排的相鄰兩個(gè)引腳之間的預(yù)設(shè)位置設(shè)置有一個(gè)延伸方向背離各所述引腳的所述匯流端凸起。

優(yōu)選地，所述低感復(fù)合母排上設(shè)有若干用于在所述負(fù)層母排、正層母排和交流層母排之間灌封絕緣層的通孔。

與現(xiàn)有技術(shù)相比，上述技術(shù)方案具有以下優(yōu)點(diǎn)：

本發(fā)明實(shí)施例所提供的一種半橋功率半導(dǎo)體模塊，包括：位于底層的半導(dǎo)體芯片組；位于頂層的低感復(fù)合母排，低感復(fù)合母排的兩側(cè)分別延伸設(shè)置有交流接口和正負(fù)層接口，低感復(fù)合母排包括疊層設(shè)置的負(fù)層母排、正層母排和交流層母排；位于中間層相互并聯(lián)的若干匯流母排組，其中，各匯流母排組的底端和半導(dǎo)體芯片組中的相應(yīng)半導(dǎo)體芯片連接，各匯流母排組的頂部匯流端和低感復(fù)合母排的對應(yīng)母排連接。在本技術(shù)方案中，將功率模塊分為了三層，自下至上分別為半導(dǎo)體芯片組、匯流母排組和低感復(fù)合母排，其中，半導(dǎo)體芯片組為功率模塊的主功能部分，低感復(fù)合母排的交流接口和正負(fù)層接口作為功率模塊的主電路外部接口，匯流母排組實(shí)現(xiàn)低感復(fù)合母排和半導(dǎo)體芯片組的導(dǎo)電連接，構(gòu)成了整個(gè)導(dǎo)電輸入輸出回路，該回路兼顧了匯流母排組以及半導(dǎo)體芯片組的各芯片之間的均流性，寄生電感大大減少，提高了功率模塊的低感性和均流性。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明一種具體實(shí)施方式所提供的半橋功率半導(dǎo)體模塊結(jié)構(gòu)示意圖；

圖2為本發(fā)明一種具體實(shí)施方式所提供的半橋功率半導(dǎo)體模塊的低感復(fù)合母排結(jié)構(gòu)示意圖；

圖3為本發(fā)明一種具體實(shí)施方式所提供的半橋功率半導(dǎo)體模塊中功率互聯(lián)的主電路示意圖；

圖4為本發(fā)明一種具體實(shí)施方式所提供的半橋功率半導(dǎo)體模塊的匯流母排組結(jié)構(gòu)示意圖。

具體實(shí)施方式

本發(fā)明的核心是提供一種半橋功率半導(dǎo)體模塊，可以提高功率模塊的低感性和均流性。

為了使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式做詳細(xì)的說明。

在以下描述中闡述了具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開的具體實(shí)施方式的限制。

請參考圖1和圖2，圖1為本發(fā)明一種具體實(shí)施方式所提供的半橋功率半導(dǎo)體模塊結(jié)構(gòu)示意圖；圖2為本發(fā)明一種具體實(shí)施方式所提供的半橋功率半導(dǎo)體模塊的低感復(fù)合母排結(jié)構(gòu)示意圖。

本發(fā)明的一種具體實(shí)施方式提供了一種半橋功率半導(dǎo)體模塊，包括：位于底層的半導(dǎo)體芯片組1；位于頂層的低感復(fù)合母排2，低感復(fù)合母排2的兩側(cè)分別延伸設(shè)置有交流接口2a和正負(fù)層接口2b，交流接口2a和正負(fù)層接口2b作為半橋功率半導(dǎo)體模塊的主電路外部接口，低感復(fù)合母排2包括疊層設(shè)置的負(fù)層母排21、正層母排22和交流層母排23；位于中間層相互并聯(lián)的若干匯流母排組3，其中，各匯流母排組3的底端和半導(dǎo)體芯片組1中的相應(yīng)半導(dǎo)體芯片連接，各匯流母排組3的頂部匯流端和低感復(fù)合母排2的對應(yīng)母排連接。

在本實(shí)施方式中，如圖1所示，該半橋功率半導(dǎo)體模塊為一種功率模塊，在本實(shí)施方式中采用低感互聯(lián)以及均流設(shè)計(jì)，自底而上分為三層：半導(dǎo)體芯片組1、匯流母排組3和低感復(fù)合母排2。其中，半導(dǎo)體芯片組1包括若干半導(dǎo)體芯片，半導(dǎo)體芯片組1為功率模塊的功能部分。在同一個(gè)半導(dǎo)體芯片中包括一個(gè)上管芯片和一個(gè)下管芯片。

在本實(shí)施方式中，低感復(fù)合母排即復(fù)合母排，也稱作低感母排。其位于半導(dǎo)體芯片組的上方區(qū)域，如圖2所示，其包括了三層導(dǎo)電母排：直流正層母排22、直流負(fù)層母排21和交流層母排23。在本實(shí)施方式中，三層導(dǎo)電母排從外側(cè)到半導(dǎo)體芯片方向上的排布分別為：交流層母排23、負(fù)層母排21和正層母排22，三層導(dǎo)電母排疊層布置，相互之間通過絕緣層24隔離，其中，優(yōu)選低感復(fù)合母排上設(shè)有若干用于在負(fù)層母排21、正層母排22和交流層母排23之間灌封絕緣層的通孔，可以通過各通孔將絕緣材料灌封在三層導(dǎo)電母排之間的空隙中形成絕緣層。

需要說明的是，在本實(shí)施方式中，只是優(yōu)選上述三層導(dǎo)電母排的排列方式，對三層導(dǎo)電母排的上下結(jié)構(gòu)關(guān)系并不限定，具體視情況而定。

在本實(shí)施方式中，將功率模塊分為了三層，自下至上分別為半導(dǎo)體芯片組、匯流母排組和低感復(fù)合母排，其中，半導(dǎo)體芯片組為功率模塊的主功能部分，低感復(fù)合母排的交流接口和正負(fù)層接口作為功率模塊的主電路外部接口，匯流母排組實(shí)現(xiàn)低感復(fù)合母排和半導(dǎo)體芯片組的導(dǎo)電連接，構(gòu)成了整個(gè)導(dǎo)電輸入輸出回路，該回路兼顧了匯流母排組以及半導(dǎo)體芯片組的各芯片之間的均流性，寄生電感大大減少，提高了功率模塊的低感性和均流性。

請參考圖3和圖4，圖3為本發(fā)明一種具體實(shí)施方式所提供的半橋功率半導(dǎo)體模塊中功率互聯(lián)的主電路示意圖；圖4為本發(fā)明一種具體實(shí)施方式所提供的半橋功率半導(dǎo)體模塊的匯流母排組結(jié)構(gòu)示意圖。

進(jìn)一步地，各匯流母排組3均包括：正匯流母排31，正匯流母排31的底端引腳和半導(dǎo)體芯片組1中的對應(yīng)上管芯片的集電極連接，正匯流母排31的頂部匯流端和正層母排連接；負(fù)匯流母排32，負(fù)匯流母排32的底端引腳和半導(dǎo)體芯片組1中的對應(yīng)下管芯片的發(fā)射極連接，負(fù)匯流母排32的頂部匯流端和負(fù)層母排連接；交流匯流母排33，交流匯流母排33的底端引腳和半導(dǎo)體芯片組1中的對應(yīng)上管芯片和下管芯片的公共極連接，交流匯流母排33的頂部匯流端和交流層母排連接。

在本實(shí)施方式中，如圖3所示，圖3為本實(shí)施方式所提供的半橋功率半導(dǎo)體模塊內(nèi)多芯片功率互聯(lián)的主電路圖，其中，c1表示該模塊中上管芯片101的集電極，e2表示下管芯片102的發(fā)射極，e1/c2表示同一個(gè)半導(dǎo)體芯片中的上管芯片101和下管芯片102的公共極。

優(yōu)選地，各匯流母排組中的正匯流母排、負(fù)匯流母排和交流匯流母排相互平行，且相鄰的兩個(gè)匯流母排之間設(shè)有絕緣部。匯流母排組的底端的各管腳為兩層折彎管腳。低感復(fù)合母排上設(shè)有預(yù)設(shè)數(shù)目的接口孔，匯流母排組的頂部的各匯流端設(shè)有和對應(yīng)的接口孔配合插接的匯流端凸起。在正匯流母排的相鄰兩個(gè)引腳之間的預(yù)設(shè)位置設(shè)置有一個(gè)延伸方向背離各引腳的匯流端凸起。在負(fù)匯流母排的相鄰兩個(gè)引腳之間的預(yù)設(shè)位置設(shè)置有一個(gè)延伸方向背離各引腳的匯流端凸起。在交流匯流母排的相鄰兩個(gè)引腳之間的預(yù)設(shè)位置設(shè)置有一個(gè)延伸方向背離各引腳的匯流端凸起。

在本實(shí)施方式中，匯流母排組有若干組，均位于低感復(fù)合母排的下方，各組匯流母排組之間為并聯(lián)關(guān)系，以實(shí)現(xiàn)低感復(fù)合母排與半導(dǎo)體芯片組之間的功率電路導(dǎo)電連接功能。單個(gè)匯流母排組內(nèi)部包括正匯流母排、負(fù)匯流母排和交流匯流母排，分別完成組內(nèi)芯片的導(dǎo)電連接以及匯流功能。同組芯片上的上述三種匯流母排平行緊靠布置，中間間隙填充絕緣材料絕緣構(gòu)成上述的絕緣部。

如圖4所示，正匯流母排31，底端引腳31a用于連接到各個(gè)上管芯片的集電極c1，頂部匯流端31b(即匯流端凸起)與低感復(fù)合母排2的接口孔里面的正層母排22連接；正匯流母排31的底端引腳31a，設(shè)計(jì)成兩層折彎形式，有利于母排內(nèi)部應(yīng)力的卸放；底端引腳31a的數(shù)量，與同組內(nèi)半導(dǎo)體芯片的數(shù)量相同，本實(shí)施例中為3個(gè)，但不局限于本實(shí)施例，也可以根據(jù)實(shí)際情況是其他數(shù)量，頂部匯流端31b為向上直插的形式，每兩個(gè)底端引腳31a中間的空段設(shè)計(jì)一個(gè)頂部匯流端31b。由于芯片布局的位置不同，靠近中心區(qū)域的芯片，其內(nèi)部溫度相對較高，該芯片內(nèi)部通過的電流相應(yīng)較小，對應(yīng)的底端引腳31a通過的電流較小，頂部匯流端31b的位置相應(yīng)遠(yuǎn)離上述底端引腳31a，位置設(shè)計(jì)在兩個(gè)底端引腳31a之間中點(diǎn)偏移溫度低的芯片一側(cè)。且頂部匯流端的位置根據(jù)對應(yīng)的半導(dǎo)體芯片位置進(jìn)行排布，設(shè)計(jì)合理的均流位置。

相應(yīng)地，負(fù)匯流母排32，底端引腳32a連接到各個(gè)下管芯片的發(fā)射極e2，頂部匯流端32b與低感復(fù)合母排2的接口孔里面的負(fù)層母排21連接；負(fù)匯流母排32的底端引腳32a，設(shè)計(jì)成兩層折彎形式，有利于母排內(nèi)部應(yīng)力的卸放；底端引腳32a的數(shù)量，與同組內(nèi)半導(dǎo)體芯片的數(shù)量相同，本實(shí)施例中為3個(gè)，但不局限于本實(shí)施例，也可以是其他數(shù)量。頂部匯流端32b為向上直插的形式，每兩個(gè)底端引腳32a中間的空段設(shè)計(jì)一個(gè)頂部匯流端32b；由于芯片布局的位置不同，靠近中心區(qū)域的芯片，其內(nèi)部溫度相對較高，該芯片內(nèi)部通過的電流相應(yīng)較小，對應(yīng)的底端引腳32a通過的電流較小，頂部匯流端32b的位置相應(yīng)遠(yuǎn)離上述底端引腳32a，位置設(shè)計(jì)在兩個(gè)底端引腳32a之間中點(diǎn)偏移溫度低的芯片一側(cè)。且頂部匯流端的位置根據(jù)對應(yīng)的半導(dǎo)體芯片位置進(jìn)行排布，設(shè)計(jì)合理的均流位置。

相應(yīng)的，交流匯流母排33，底端引腳33a連接到半導(dǎo)體的各個(gè)上下管芯片的公共極e1/c2，頂部匯流端33b與低感復(fù)合母排2的接口孔里面的交流層母排23連接；交流匯流母排33的底端引腳33a，設(shè)計(jì)成兩層折彎形式，有利于母排內(nèi)部應(yīng)力的卸放。底端引腳33a的數(shù)量，與同組內(nèi)半導(dǎo)體芯片的數(shù)量相同，本實(shí)施例中為3個(gè)，但不局限于本實(shí)施例，也可以是其他數(shù)量；頂部匯流端33b為向上直插的形式，每兩個(gè)底端引腳33a中間的空段設(shè)計(jì)一個(gè)頂部匯流端33b；由于芯片布局的位置不同，靠近中心區(qū)域的芯片，其內(nèi)部溫度相對較高，該芯片內(nèi)部通過的電流相應(yīng)較小，對應(yīng)的底端引腳33a通過的電流較小，頂部匯流端33b的位置相應(yīng)遠(yuǎn)離上述底端引腳33a，位置設(shè)計(jì)在兩個(gè)底端引腳5a之間中點(diǎn)偏移溫度低的芯片一側(cè)。且頂部匯流端的位置根據(jù)對應(yīng)的半導(dǎo)體芯片位置進(jìn)行排布，設(shè)計(jì)合理的均流位置。

其中，頂層的低感復(fù)合母排由完全平行的3層正負(fù)及交流導(dǎo)電銅板組成，層之間的間距非常小，每層內(nèi)電流流動產(chǎn)生的電磁場能相互抵消，從而減小了電路中的雜散電感；同理，匯流母排組中的3種匯流母排也是平行并緊貼著布置，可以減小電路的雜散電感。

通過對匯流母排頂部31b，32b，33b凸起位置的調(diào)整，可以使匯流排底部引腳不同大小的電流能流過不同長短的電路路徑，大電流路徑短，小電流路徑長，從而調(diào)節(jié)平衡匯流母排的電流密度和發(fā)熱量，達(dá)到均流效果；同時(shí)31b，32b，33b凸起設(shè)計(jì)了多個(gè)數(shù)量，而不是單一的向上匯流，分散和提高了通過電流的能力，也體現(xiàn)了均流性。

需要說明的是，低感復(fù)合母排和各匯流母排組之間可通過引腳焊接、鉚接、插接或螺栓連接的形式實(shí)現(xiàn)，也可以一體加工，具體視情況而定。

綜上所述，本發(fā)明所提供的半橋功率半導(dǎo)體模塊，將功率模塊分為了三層，自下至上分別為半導(dǎo)體芯片組、匯流母排組和低感復(fù)合母排，其中，半導(dǎo)體芯片組為功率模塊的主功能部分，低感復(fù)合母排的交流接口和正負(fù)層接口作為功率模塊的主電路外部接口，匯流母排組實(shí)現(xiàn)低感復(fù)合母排和半導(dǎo)體芯片組的導(dǎo)電連接，構(gòu)成了整個(gè)導(dǎo)電輸入輸出回路，該回路兼顧了匯流母排組以及半導(dǎo)體芯片組的各芯片之間的均流性，回路盡量重疊，寄生電感大大減少，提高了功率模塊的低感性和均流性。

以上對本發(fā)明所提供一種半橋功率半導(dǎo)體模塊進(jìn)行了詳細(xì)介紹。本文中應(yīng)用了具體個(gè)例對本發(fā)明的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說明只是用于幫助理解本發(fā)明及其核心思想。應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以對本發(fā)明進(jìn)行若干改進(jìn)和修飾，這些改進(jìn)和修飾也落入本發(fā)明權(quán)利要求的保護(hù)范圍內(nèi)。