本發(fā)明涉及一種終端結(jié)構(gòu)，尤其是一種超結(jié)終端結(jié)構(gòu)及其制備方法，屬于半導體器件的技術(shù)領(lǐng)域。

背景技術(shù)：

超結(jié)場效應晶體管是一種新型的mosfet器件，sj(superjunction，超級結(jié))-mosfet器件不同于傳統(tǒng)mosfet器件，它的漂移區(qū)是由n和p交替的縱向柱所構(gòu)成，在耐壓時，n柱(n-pillar)和p柱(p-pillar)的相互耗盡形成電荷補償效應，通過引入橫向電場，使得縱向電場在漂移區(qū)的分布盡量均勻平緩來提高擊穿電壓，超結(jié)結(jié)構(gòu)由于漂移區(qū)高的摻雜濃度，常規(guī)的終端結(jié)構(gòu)已不再滿足要求，需要提出相匹配的超結(jié)終端結(jié)構(gòu)。

目前，對于典型的超結(jié)終端結(jié)構(gòu)，其技術(shù)方案是和形成元胞結(jié)構(gòu)的超結(jié)相兼容，在進行元胞區(qū)超結(jié)制備的同時，在終端區(qū)通過合理的掩膜版設計刻蝕出終端的超結(jié)結(jié)構(gòu)，終端結(jié)構(gòu)的制備可以和元胞區(qū)同時完成，不增加額外的掩膜版，終端結(jié)構(gòu)內(nèi)的n柱和p柱的距離會有很大的變化。終端結(jié)構(gòu)內(nèi)超結(jié)外延的填充和元胞區(qū)同時完成，摻雜濃度和元胞區(qū)相同，通過柱間距的合理設計，可以將元胞區(qū)的電力線平緩的過渡到終端邊緣，避免電場集中，從而實現(xiàn)耐壓。

但上述典型的超結(jié)終端結(jié)構(gòu)中，存在超結(jié)面積比較大，造成芯片面積的浪費，同時，對p柱刻蝕的深寬比變化，會增加工藝的復雜度，可靠性差。

此外，深槽結(jié)構(gòu)是另一種超結(jié)的終端結(jié)構(gòu)，這種結(jié)構(gòu)往往需要結(jié)合微細加工技術(shù)，同時需要加入p型保護環(huán)。深槽結(jié)構(gòu)終端的終端面積相對較小，其在形成元胞區(qū)和終端區(qū)的p柱之后，也利用深槽刻蝕形成溝槽，深槽刻蝕之后填充二氧化硅介質(zhì)，在耐壓時，元胞區(qū)表面的耗盡層擴散到終端結(jié)構(gòu)并使電力線終止在深槽內(nèi)。

但深槽結(jié)構(gòu)的超結(jié)結(jié)構(gòu)中，需要微加工系統(tǒng)的配合，同時增加掩膜版的數(shù)量，增加了工藝的復雜度。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種超結(jié)終端結(jié)構(gòu)及其制備方法，其結(jié)構(gòu)緊湊，與現(xiàn)有工藝兼容，在滿足耐壓的情況下，既節(jié)約了芯片面積，有降低了工藝成本，安全可靠。

按照本發(fā)明提供的技術(shù)方案，所述超結(jié)終端結(jié)構(gòu)，包括具有兩個相對主面的半導體基板，所述兩個相對主面包括第一主面以及與第一主面對應的第二主面，第一主面與第二主面間具有第一導電類型襯底以及第一導電類型外延層，第一導電類型外延層位于第一導電類型襯底上方，且第一導電類型外延層鄰接第一導電類型襯底；

在所述第一導電類型外延層的終端區(qū)域內(nèi)設有終端超結(jié)，所述終端超結(jié)包括第二導電類型主結(jié)以及若干呈交替分布的第一導電類型柱與第二導電類型柱；

第一導電類型柱的寬度沿第二導電類型主結(jié)指向終端區(qū)域邊緣方向逐漸增大；

在第二導電類型主結(jié)的外圈設有至少一個第二導電類型場限環(huán)，所述第二導電類型場限環(huán)在第一導電類型外延層內(nèi)位于一第二導電類型柱的頂端，第二導電類型場限環(huán)與位于所述第二導電類型場限環(huán)正下方的第二導電類型柱接觸，且同時與所述正下方第二導電類型柱兩側(cè)的第一導電類型柱接觸；

在第二導電類型場限環(huán)以及第二導電類型主結(jié)上均設置場板，所述第二導電類型場限環(huán)上的場板覆蓋在第二導電類型場限環(huán)上，并覆蓋第二導電類型場限環(huán)側(cè)上方的保護層上；第二導電類型主結(jié)上的場板覆蓋在第二導電類型主結(jié)上，并覆蓋在第二導電類型主結(jié)外側(cè)上方的保護層上，所述保護層設置于第一主面上。

所述第一導電類型外延層內(nèi)設置多個第二導電類型場限環(huán)時，第二導電類型場限環(huán)的數(shù)量小于第二導電類型主結(jié)外圈第二導電類型柱的數(shù)量，緊鄰第二導電類型主結(jié)的第二導電類型場限環(huán)與第二導電類型主結(jié)間間隔一個或多個第二導電類型柱；相鄰的第二導電類型場限環(huán)間也間隔一個或多個第二導電類型柱；

位于第二導電類型主結(jié)與第二導電類型場限環(huán)間的第二導電類型柱的頂端、以及位于相鄰第二導電類型場限環(huán)間的第二導電類型柱的頂端由第一主面上的保護層覆蓋。

所述第二導電類型場限環(huán)上的場板覆蓋在保護層上的長度不大于位于所述場板正下方第二導電類型柱與外側(cè)緊鄰所述場板的第二導電類型柱間的距離。

所述保護層包括二氧化硅層，場板的材料包括導電多晶硅，半導體基板的材料包括硅。

所述第二導電類型場限環(huán)的深度與第二導電類型主結(jié)的深度相一致，且第二導電類型場限環(huán)與第二導電類型主結(jié)為同一工藝制造層。

一種超結(jié)終端結(jié)構(gòu)的制備方法，所述制備方法包括如下步驟：

步驟1、提供所需的半導體基板，所述半導體基板具有兩個相對應的主面，所述兩個相對應的主面包括第一主面以及與第一主面對應的第二主面，第一主面與第二主面間具有第一導電類型襯底以及鄰接所述第一導電類型襯底的第一導電類型外延層；

步驟2、在第一導電類型外延層的終端區(qū)域內(nèi)設置所需的第二導電類型柱，以得到所需的終端超結(jié)，所述終端超結(jié)中，第一導電類型柱的寬度沿第二導電類型主結(jié)指向終端區(qū)域邊緣方向逐漸增大；

步驟3、在半導體基板的第一主面上設置保護層，并對所述保護層進行刻蝕，以得到第二導電類型離子注入窗口，所述第二導電類型離子注入窗口貫通保護層；

步驟4、利用上述第二導電類型離子注入窗口以及保護層，向第一導電類型外延層內(nèi)注入所需的第二導電類型雜質(zhì)離子，以同時得到第二導電類型主結(jié)以及所需的第二導電類型場限環(huán)；其中，在第二導電類型主結(jié)的外圈設有至少一個第二導電類型場限環(huán)，所述第二導電類型場限環(huán)在第一導電類型外延層內(nèi)位于一第二導電類型柱的頂端，第二導電類型場限環(huán)與位于所述第二導電類型場限環(huán)正下方的第二導電類型柱接觸，且同時與所述正下方第二導電類型柱兩側(cè)的第一導電類型柱接觸；

步驟5、在上述半導體基板的第一主面淀積場板材料，并對淀積的場板材料選擇性刻蝕后，得到場板，所述場板覆蓋在第二導電類型場限環(huán)以及第二導電類型主結(jié)上，并覆蓋第二導電類型場限環(huán)、第二導電類型主結(jié)對應側(cè)上方的保護層上。

所述第一導電類型外延層內(nèi)設置多個第二導電類型場限環(huán)時，第二導電類型場限環(huán)的數(shù)量小于第二導電類型主結(jié)外圈第二導電類型柱的數(shù)量，緊鄰第二導電類型主結(jié)的第二導電類型場限環(huán)與第二導電類型主結(jié)間間隔一個或多個第二導電類型柱；相鄰的第二導電類型場限環(huán)間也間隔一個或多個第二導電類型柱；

位于第二導電類型主結(jié)與第二導電類型場限環(huán)間的第二導電類型柱的頂端、以及位于相鄰第二導電類型場限環(huán)間的第二導電類型柱的頂端由第一主面上的保護層覆蓋。

所述場板覆蓋在保護層上的長度不大于位于所述場板正下方第二導電類型柱與外側(cè)緊鄰所述場板的第二導電類型柱間的距離。

所述保護層包括二氧化硅層，場板的材料包括導電多晶硅，半導體基板的材料包括硅。

所述“第一導電類型”和“第二導電類型”兩者中，對于n型mosfet器件，第一導電類型指n型，第二導電類型為p型；對于p型mosfet器件，第一導電類型與第二導電類型所指的類型與n型mosfet器件正好相反。

本發(fā)明的優(yōu)點：第二導電類型場限環(huán)、第二導電類型主結(jié)和元胞區(qū)內(nèi)第二導電類型基區(qū)同時形成，沒有增加額外的掩膜版，采用的工藝條件相同，包括注入計量和能量，以及相應的退火溫度等，第二導電類型基區(qū)、第二導電類型場限環(huán)同樣具有相同的結(jié)深和濃度。

由于工藝的兼容性，并沒有增加額外的掩膜版，第二導電類型型場限環(huán)和場板改善了超結(jié)終端結(jié)構(gòu)表面的電勢分布，避免了局部電場的集中，終端超結(jié)內(nèi)的第二導電類型柱的共同作用下，起到了良好的分壓效果，超結(jié)終端結(jié)構(gòu)內(nèi)的電勢均勻分布，電力線均勻的到達終端的表面，在滿足耐壓的情況下，既節(jié)約了芯片面積，又降低了工藝成本。

附圖說明

圖1為本發(fā)明的結(jié)構(gòu)示意圖。

圖2～圖6為本發(fā)明的具體實施工藝步驟圖，其中

圖2為本發(fā)明半導體基板的結(jié)構(gòu)剖視圖。

圖3為本發(fā)明得到終端超結(jié)后的結(jié)構(gòu)剖視圖。

圖4為本發(fā)明得到第二導電類型離子注入窗口后的剖視圖。

圖5為本發(fā)明得到p型主結(jié)以及p型場限環(huán)后的剖視圖。

圖6為本發(fā)明得到場板后的剖視圖。

附圖標記說明：1-p型主結(jié)、2-n柱、3-p柱、4-場板、5-保護層、6-p型場限環(huán)、7-n型外延層、8-n+襯底、9-背面電極以及10-p型離子注入窗口。

具體實施方式

下面結(jié)合具體附圖和實施例對本發(fā)明作進一步說明。

如圖1所示：以n型mosfet器件為例，本發(fā)明包括具有兩個相對主面的半導體基板，所述兩個相對主面包括第一主面以及與第一主面對應的第二主面，第一主面與第二主面間具有n+襯底8以及n型外延層7，n型外延層7位于n+襯底8上方，且n型外延層7鄰接n+襯底8；

在所述n型外延層7的終端區(qū)域內(nèi)設有終端超結(jié)，所述終端超結(jié)包括p型主結(jié)1以及若干呈交替分布的n柱2與p柱3；

n柱2的寬度沿p型主結(jié)1指向終端區(qū)域邊緣方向逐漸增大；

在p型主結(jié)1的外圈設有至少一個p型場限環(huán)6，所述p型場限環(huán)6在n型外延層7內(nèi)位于一p柱3的頂端，p型場限環(huán)6與位于所述p型場限環(huán)6正下方的p柱3接觸，且同時與所述正下方p柱3兩側(cè)的n柱2接觸；

在p型場限環(huán)6上設置場板4，所述場板4覆蓋在p型場限環(huán)6上，并覆蓋p型場限環(huán)6側(cè)上方的保護層5上，所述保護層5設置于第一主面上。

具體地，半導體基板可以采用常用的硅基板等半導體材料，具體材料的類型可以根據(jù)需要進行選擇，此處不再一一列舉。n型外延層7位于n+襯底8的上方，一般地，n+襯底8的摻雜濃度高于n型外延層7的摻雜濃度，n型外延層7的上表面形成第一主面，n+襯底8的下表面形成第二主面。具體實施時，為了得到一個完整的mosfet器件，在n型外延層7內(nèi)需要制備所需的元胞區(qū)以及終端結(jié)構(gòu)，終端結(jié)構(gòu)位于元胞區(qū)的外圈，終端結(jié)構(gòu)環(huán)繞包圍元胞區(qū)，元胞區(qū)內(nèi)包括若干并聯(lián)的元胞，元胞區(qū)的具體結(jié)構(gòu)形式可以根據(jù)需要進行選擇，本發(fā)明實施例中，元胞區(qū)也采用超結(jié)結(jié)構(gòu)，元胞區(qū)、終端結(jié)構(gòu)間的具體配合關(guān)系為本技術(shù)領(lǐng)域人員所熟知，此處不再贅述。

p型主結(jié)1具體是指緊連最外圈元胞的p型區(qū)域與n型外延層7構(gòu)成的pn結(jié)。終端區(qū)域內(nèi)n柱2與p柱3交替分布，以形成超結(jié)結(jié)構(gòu)，p柱3在n型外延層7內(nèi)呈豎直分布，一般地，p柱3從第一主面向第二主面的方向垂直延伸，且p柱3的深度小于n型外延層7的厚度。

為了滿足不同電壓等級的耐壓需求，終端超結(jié)內(nèi)n柱2的寬度不全相同，具體地，n柱2的寬度沿p型主結(jié)1指向中斷區(qū)域邊緣方向逐漸增大，具體實施時，終端超結(jié)內(nèi)所有p柱3的寬度保持相同。為了改善終端結(jié)構(gòu)的電勢分布，避免局部電場的集中，在終端區(qū)域內(nèi)還設置至少一個p型場限環(huán)6，p型場限環(huán)7位于一p柱3的頂端，p型場限環(huán)6的寬度大于其正下方p柱3的寬度，以便p型場限環(huán)6的下部與其正下方的p柱3接觸，且能夠與所述p型場限環(huán)6正上方p柱3兩側(cè)的n柱2接觸，一般地，p型場限環(huán)6的摻雜濃度高于p柱3的摻雜濃度。

所述保護層5包括二氧化硅層，場板4的材料包括導電多晶硅，一般地，保護層5覆蓋整個半導體基板的第一主面；具體實施時，場板4同時覆蓋于p型結(jié)區(qū)1上以及p型場限環(huán)6上，且場板4還覆蓋在p型主結(jié)1、p型場限環(huán)6外側(cè)上方的保護層5上。

進一步地，所述n型外延層7內(nèi)設置多個p型場限環(huán)6時，p型場限環(huán)6的數(shù)量小于p型主結(jié)1外圈p柱3的數(shù)量，緊鄰p型主結(jié)1的p型場限環(huán)6與p型主結(jié)1間間隔一個或多個p柱3；相鄰的p場限環(huán)6間也間隔一個或多個p柱3；

位于p型主結(jié)1與p型場限環(huán)6間的p柱3的頂端、以及位于相鄰p型場限環(huán)6間的p柱3的頂端由第一主面上的保護層5覆蓋。

為了達到耐壓要求，一般在n型外延層7內(nèi)設置多個p型場限環(huán)6，但p型場限環(huán)6的數(shù)量小于p型主結(jié)1外側(cè)p柱3的數(shù)量，即不能在每個p柱3的頂端均設置p型場限環(huán)6，在任意兩相鄰的p型場限環(huán)6間需要間隔一個或多個p柱3。圖1中示出了，在p型主結(jié)1外側(cè)設置五個p型場限環(huán)6的情況，每個p型場限環(huán)6間均間隔一個p柱3，緊鄰p型主結(jié)1的p型場限環(huán)6與p型主結(jié)1間也間隔一個p柱3；在p型主結(jié)1外圈，未設置p型場限環(huán)6的p柱3的頂端由保護層5進行覆蓋。

具體實施時，所述p型場限環(huán)6的深度與p型主結(jié)1的深度相一致，且p型場限環(huán)6與p型主結(jié)1為同一工藝制造層；p型主結(jié)1的具體結(jié)構(gòu)以及作用與現(xiàn)有相同，具體為本技術(shù)領(lǐng)域人員所熟知，此處不再贅述。具體實施時，p型場限環(huán)6、p型主結(jié)1還與元胞區(qū)的p型基區(qū)具有相同的結(jié)深與濃度。

此外，所述p型場限環(huán)6上的場板4覆蓋在保護層5上的長度不大于位于所述場板4正下方p柱3與外側(cè)緊鄰所述場板4的p柱3間的距離。

本發(fā)明實施例中，場板4的一部分覆蓋在p型場限環(huán)6上，另一部分覆蓋在保護層5上，覆蓋在保護層5上場板4的長度位于兩個相鄰的p柱3間，場板4在保護層5上的具體長度需要根據(jù)器件耐壓等進行確定。

當場板4覆蓋在p型主結(jié)1上時，覆蓋在p型主結(jié)1上場板4的一部分覆蓋在p型主結(jié)1上，場板4的另一部分覆蓋在p型主結(jié)1外側(cè)上方的保護層5上，所述覆蓋在保護層5上場板4的長度不大于p型主結(jié)1內(nèi)最外層p柱3與外側(cè)緊鄰p型主結(jié)1的p柱3間的距離，場板4在保護層5上的長度也需要根據(jù)器件耐壓等進行確定，此處不再贅述。

一般地，超結(jié)結(jié)構(gòu)的n型外延層7的摻雜濃度要高于常規(guī)器件兩個數(shù)量級的摻雜濃度，在元胞內(nèi)部，橫向電場會相互抵消，而在元胞的邊緣外，則需要由n型外延層7獨自承擔電壓，高的摻雜濃度和硅材料本身的特點，不能承受與器件內(nèi)部相同的擊穿電壓，所以必須將電場向外拓展，增加耗盡層的曲率半徑，從而提高擊穿電壓。常規(guī)的終端結(jié)構(gòu)僅僅適合于淺結(jié)，而對超結(jié)結(jié)構(gòu)的深結(jié)影響很??；

本發(fā)明實施例中，在終端區(qū)域內(nèi)設置終端超結(jié)，將深結(jié)的電場均勻的拓展開，p型主結(jié)1的作用就是達到電場的均勻過渡效果，隨著漏端電壓的增加，終端區(qū)域的pn結(jié)逐漸開始相互耗盡，從p型主結(jié)1開始，向終端邊緣方向，電場被逐漸的拓展，耗盡層逐漸向外延伸；由于n柱2的寬度沿p型主結(jié)1指向終端區(qū)域邊緣方向逐漸增大，會形成耗盡層內(nèi)凈電荷的合理分布，避免電場的局部集中，使電勢被終端均勻分擔，p型場限環(huán)6和場板4的作用是使終端區(qū)域表面的電勢分布更加均勻，避免終端表面電場的集中，也類似于一種增加曲率半徑的效果，尤其是隨著n柱2的寬度沿p型主結(jié)1指向終端區(qū)域邊緣方向逐漸增大，導致超結(jié)柱的間距的增大，p型場限環(huán)6之間的間距逐漸增加，使得兩個間隔p柱3間表面電勢的分布更加均勻，達到平緩均勻的分壓效果。

如圖2～圖6所示，上述的超結(jié)終端結(jié)構(gòu)，可以通過下述工藝步驟制備得到，具體地，所述制備方法包括如下步驟：

步驟1、提供所需的半導體基板，所述半導體基板具有兩個相對應的主面，所述兩個相對應的主面包括第一主面以及與第一主面對應的第二主面，第一主面與第二主面間具有n+襯底8以及鄰接所述n+襯底8的n型外延層7；

如圖2所示，半導體基板的材料可以選擇硅，通過半導體基板能同時制備元胞區(qū)以及終端結(jié)構(gòu)。

步驟2、在n型外延層7的終端區(qū)域內(nèi)設置所需的p柱3，以得到所需的終端超結(jié)，所述終端超結(jié)中，n柱2的寬度沿p型主結(jié)1指向終端區(qū)域邊緣方向逐漸增大；

如圖3所示，在終端區(qū)域內(nèi)p柱3的寬度相同；具體實施時，可以在第一主面上涂覆光刻膠，并對所述光刻膠進行曝光，結(jié)合反應離子刻蝕，以在n型外延層7內(nèi)得到溝槽，在溝槽內(nèi)外延填充p型雜質(zhì)，并在填充后進行平坦化工藝，以得到p柱3，p柱3的深度、寬度以及摻雜濃度，均需要根據(jù)器件的耐壓進行適配，具體為本技術(shù)領(lǐng)域人員所熟知，此處不再贅述。

具體實施時，在得到終端區(qū)域的p柱3后，在元胞區(qū)內(nèi)也同時形成元胞區(qū)超結(jié)，具體過程為本技術(shù)領(lǐng)域人員所熟知，此處不再贅述。

步驟3、在半導體基板的第一主面上設置保護層5，并對所述保護層5進行刻蝕，以得到p型離子注入窗口10，所述p型離子注入窗口10貫通保護層5；

本發(fā)明實施例中，保護層5為二氧化硅層，對保護層5進行選擇性地掩蔽和刻蝕，得到p型離子注入窗口10，p型離子注入框框10貫通保護層5，以使得n型外延層7的表面即第一主面相應的區(qū)域通過p型離子注入窗口10裸露；同時，利用刻蝕后的保護層5能作為制備p型場限環(huán)6的掩膜，如圖4所示。

步驟4、利用上述第二導電類型離子注入窗口10以及保護層5，向n型外延層7內(nèi)注入所需的p型雜質(zhì)離子，以同時得到p型主結(jié)1以及所需的p型場限環(huán)6；其中，在p型主結(jié)1的外圈設有至少一個p型場限環(huán)6，所述p型場限環(huán)6在n型外延層7內(nèi)位于一p柱3的頂端，p型場限環(huán)6與位于所述p型場限環(huán)6正下方的p柱3接觸，且同時與所述正下方p柱3兩側(cè)的n柱2接觸；

本發(fā)明實施例中，注入p型雜質(zhì)離子的能量、劑量和退火溫度等可以根據(jù)器件的耐壓要求進行確定，具體為本技術(shù)領(lǐng)域人員所熟知，此處不再贅述。在注入p型雜質(zhì)離子后，需要進行退火(一般地，對于600v的mosfet器件，閾值電壓設計為3v，所用到的退火溫度為1100度，退火時間為30分鐘，具體實施時，需要根據(jù)耐壓和閾值電壓進行選擇退火溫度和時間，具體為本技術(shù)領(lǐng)域人員所熟知，此處不再贅述)，以得到p型主結(jié)1以及p型場限環(huán)6，如圖5所示。

步驟5、在上述半導體基板的第一主面淀積場板材料，并對淀積的場板材料選擇性刻蝕后，得到場板4，所述場板4覆蓋在p型場限環(huán)6以及p型主結(jié)1上，并覆蓋p型場限環(huán)6、p型主結(jié)1對應側(cè)上方的保護層5上。

本發(fā)明實施例中，場板材料可以為導電多晶硅，場板4的厚度為1200nm，場板材料覆蓋在半導體基板第一主面的上方，對場板材料選擇性地掩蔽和刻蝕后，得到場板4，場板4同時覆蓋在p型場限環(huán)6上以及p型主結(jié)1上，且覆蓋在p型場限環(huán)6、p型主結(jié)1相對應外側(cè)上方的保護層5上，場板4與p型場限環(huán)6、p型主結(jié)1以及保護層5的具體配合關(guān)系，可以參考上述的說明，此處不再贅述。

在得到上述結(jié)構(gòu)后，半導體基板的第二主面設置背面電極9，背面電極9與n+襯底8歐姆接觸。當然，在具體實施時，在制備得到上述超結(jié)中斷結(jié)構(gòu)后，還包括其他用于制備所需mosfet器件的工藝步驟，后續(xù)或相應的工藝過程可以根據(jù)進行選擇，即可以本發(fā)明的超結(jié)終端結(jié)構(gòu)基礎上進行，具體可以根據(jù)需要進行選擇，為本技術(shù)領(lǐng)域人員所熟知，此處不再贅述。

本發(fā)明p型場限環(huán)6、p型主結(jié)1和元胞區(qū)內(nèi)p型基區(qū)同時形成，沒有增加額外的掩膜版，采用的工藝條件相同，包括注入劑量和能量，以及相應的退火溫度等，p型基區(qū)、p型場限環(huán)6同樣具有相同的結(jié)深和濃度。

由于工藝的兼容性，并沒有增加額外的掩膜版，p型場限環(huán)6和場板4改善了超結(jié)終端結(jié)構(gòu)表面的電勢分布，避免了局部電場的集中，和超結(jié)終端內(nèi)p柱3的共同作用下，起到了良好的分壓效果，超結(jié)終端結(jié)構(gòu)內(nèi)的電勢均勻分布，在滿足耐壓的情況下，既節(jié)約了芯片面積，又降低了工藝成本。