本發(fā)明涉及半導體器件制造技術領域，更具體的說，涉及一種結終端延伸結構及其制作方法。

背景技術：

絕緣柵雙極晶體管(IGBT，Insulated Gate Bipolar Transistor)是新型的大功率器件，它集MOSFET柵極電壓控制特性和雙極型晶體管低導通電阻特性于一身，改善了器件耐壓和導通電阻相互牽制的情況，具有高電壓、大電流、高頻率、功率集成密度高、輸入阻抗大、導通電阻小、開關損耗低等優(yōu)點。在變頻家電、工業(yè)控制、電動及混合動力汽車、新能源、智能電網(wǎng)等諸多領域獲得了廣泛的應用空間，而要確保IGBT高電壓的一個重要前提條件是優(yōu)良的終端保護結構，終端保護結構的主要作用是承擔器件橫向電場，保證功率半導體器件的耐壓能力。

如圖1所示，場限環(huán)結構包括內(nèi)圈的分壓保護區(qū)11和外圈的截至環(huán)12。當偏壓加在集電極13上時，隨著所加偏壓的增大，耗盡層沿著主結14向第一場限環(huán)15的方向延伸。在電壓增大到主結14的雪崩擊穿電壓之前，主結的耗盡區(qū)已經(jīng)與第一場限環(huán)15的耗盡區(qū)匯合，耗盡區(qū)曲率增大，主結與環(huán)結之間為穿通狀態(tài)，由此削弱了主結彎曲處的積聚電場，擊穿電壓得到提高。在第一場限環(huán)15發(fā)生雪崩擊穿之前，第二場限環(huán)16穿通，以此類推。然而場限環(huán)終端結構存在以下弊端：傳統(tǒng)場限環(huán)結構通過注入雜質，依賴雜質在熱過程中的擴散形成一個個場限環(huán)。為了阻止相鄰的兩個場限環(huán)互相擴散，場限環(huán)和場限環(huán)的間距必須保持足夠遠，這使得場限環(huán)的面積較大，增加器件制作成本。

技術實現(xiàn)要素：

本發(fā)明實施例提供一種結終端延伸結構，通過減小結終端延伸區(qū)域面積實現(xiàn)分壓區(qū)域面積減小，節(jié)省了芯片面積，在相同面積的硅晶片上可以制作更多的器件，降低了器件制作成本。

為實現(xiàn)上述目的，本發(fā)明實施例提供了如下技術方案：

一種結終端延伸結構，包括：第一導電類型的集電區(qū)；位于所述集電區(qū)上的第二導電類型的漂移區(qū)，所述漂移區(qū)內(nèi)具有第一導電類型的主結區(qū)、與所述主結區(qū)相連通的第一導電類型的延伸區(qū)、第二導電類型的截止環(huán)，所述延伸區(qū)與所述截止環(huán)不連通；所述延伸區(qū)是至少具有兩個溝槽的連續(xù)分布區(qū)域，且所述溝槽的體積隨距離所述主結區(qū)距離的增大而增大。

進一步地，所述延伸區(qū)的每個溝槽之間的距離隨著距離主結區(qū)距離的增大而增大。

進一步地，還包括：覆蓋在所述漂移區(qū)上的介質層。

基于上述所述結終端延伸結構，本發(fā)明提供一種結終端延伸結構的制作方法，包括：在第一導電類型的集電區(qū)上形成具有第二導電類型的漂移區(qū)；在所述漂移區(qū)內(nèi)的第一區(qū)域通過雜質擴散形成第一導電類型的主結區(qū)以及與所述主結區(qū)相連通的第一導電類型的初始延伸區(qū)，通過掩膜版，在所述初始延伸區(qū)進行刻蝕形成至少具有兩個溝槽的延伸區(qū)，且所述溝槽的刻蝕掉的體積隨距離所述主結區(qū)距離的增大而增大；在所述漂移區(qū)內(nèi)的第二區(qū)域通過雜質擴散形成第二導電類型的截止環(huán)，所述初始延伸區(qū)與所述截止環(huán)不連通。

其中，在所述初始延伸區(qū)進行刻蝕形成至少具有兩個溝槽的延伸區(qū)，具體為：所述延伸區(qū)按照相鄰溝槽的間距隨著距離主結區(qū)距離的增大而增大刻蝕形成。

其中，所述在第一導電類型的集電區(qū)上形成具有第二導電類型的漂移區(qū)，具體為：在所述第一導電類型的集電區(qū)上通過化學氣相沉積形成具有第二導電類型的漂移區(qū)。

其中，所述雜質擴散為先離子注入再進行雜質擴散，進一步地，形成所述主結區(qū)、所述延伸區(qū)及所述截止環(huán)后，還包括：在所述漂移區(qū)上淀積形成介質層。

在本發(fā)明結終端延伸結構中，所述延伸區(qū)至少具有兩個溝槽的連續(xù)分布區(qū)域，且所述溝槽的體積隨距離所述主結區(qū)距離的增大而增大?？涛g掉的溝槽越大，該區(qū)間段延伸區(qū)離子濃度也越小，削弱了主結彎曲處的電場強度，使擊穿電壓得到提高，進而能夠有效提高結終端延伸結構的面積效率，減小分壓區(qū)域面積。分壓區(qū)域面積減小，節(jié)省了芯片面積，在相同面積的硅晶片上可以制作的器件就增多，縮減了芯片成本。

附圖說明

為了更清楚地說明本發(fā)明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡要介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域的普通技術人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為用于IGBT終端保護的場限環(huán)結構的示意圖；

圖2為本發(fā)明實施例中制作結終端延伸結構的方法流程示意圖；

圖3a至圖3e為本發(fā)明實施例公開的結終端結構的制作流程中各階段的結構示意圖。

具體實施方式

為了使本發(fā)明的目的、技術方案和優(yōu)點更加清楚，下面將結合附圖對本發(fā)明作進一步地詳細描述，顯然，所描述的實施例僅僅是本發(fā)明一部份實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其它實施例，都屬于本發(fā)明保護的范圍。

本發(fā)明實施例所述的半導體器件包括功率二極管、雙極型絕緣柵場效應晶 體管(IGBT)、金屬氧化物絕緣柵場效應晶體管(MOS)、晶閘管(SCR)等器件。

半導體的類型由半導體中多數(shù)載流子決定，如果第一導電類型的多數(shù)載流子為空穴，則第一導電類型為P型，重摻雜的第一導電類型為P+型，輕摻雜的第一類型為P-型；如果第一導電類型的多數(shù)載流子為電子，則第一導電類型為N型，重摻雜的第一導電類型為N+型，輕摻雜的第一類型為N-型。若第一導電類型為N型時，則第二導電類型為P型，反之亦然。

本發(fā)明實施例一提出了一種結終端延伸結構，其結構如圖3e所示，圖3e為該結終端延伸結構的剖面圖，下面結合圖3e對結終端延伸結構進行詳細說明。

具體的，以p型溝道為例進行說明，即第一導電類型為p型，第二導電類型為n型，此時僅為示例，此發(fā)明同樣適用n型溝道的實施例。

該結終端延伸結構包括：

P+集電區(qū)101；

位于所述P+集電區(qū)101上的N-漂移區(qū)102；

位于所述P+集電區(qū)101內(nèi)第一區(qū)域的P+主結區(qū)103，以及主結區(qū)103相連通的p-延伸區(qū)104；

位于所述P+集電區(qū)101內(nèi)第二區(qū)域的N+截止環(huán)107，所述N+截止環(huán)107與所述p-延伸區(qū)104不連通；

所述P-延伸區(qū)104至少具有兩個溝槽的連續(xù)分布區(qū)域，且所述溝槽的體積隨距離所述主結區(qū)距離的增大而增大。

其中，延伸區(qū)104的摻雜厚度一般稱作JTE(結終端延伸)結構的深度，簡稱JTE結深，因為JTE結深隨著距離主結區(qū)距離的增大而逐級遞減，所以離子濃度從主結區(qū)向外逐漸降低，削弱了主結彎曲處的電場強度，使擊穿電壓得到提高，進而能夠有效提高結終端延伸結構的面積效率，減小分壓區(qū)域面積。分壓區(qū)域面積減小，節(jié)省了芯片面積，在相同面積的硅晶片上可以制作的器件就增多，縮減了芯片成本。

較佳地，所述延伸區(qū)104的每個溝槽之間的距離隨著距離主結區(qū)距離的增 大而增大，這樣做的效果是可以在具有同樣的分壓區(qū)域面積下進一步增大分壓效果。

較佳地，介質層108覆蓋于所述漂移區(qū)上，可以有效消除表面積累的電場對分壓結構的影響，最大化JTE結構分壓的作用，提高器件性能。

本實施例中的JTE結構作用原理是，當主結區(qū)上的反偏電壓上升使半導體器件的邊緣電場增強，當邊緣電場達到臨界電場時，器件的主結便會出現(xiàn)擊穿現(xiàn)象，然而當加上JTE結構之后，當器件主結尚未發(fā)生雪崩電壓擊穿的時候，主結耗盡區(qū)就已經(jīng)擴展到JTE結構所在位置，即使得PN結的耗盡區(qū)與JTE結構穿通，于是主結和JTE結構的耗盡層相互銜接，在JTE結構附近便感應產(chǎn)生了JTE結構電場，由于JTE結構電場與主結電場方向相同，兩個電場相互迭加來形成壓降，相當于就削弱了主結所承受的電勢差；當外加電壓繼續(xù)上升，則由JTE結構來承擔，主結電場的增加就會得到控制。

換句話說，JTE結構的作用就相當于在平面型功率器件的邊緣增加了一個電壓的分壓器，可使外加電壓分配在更長的距離內(nèi)，從而阻止了由于外加電壓過高而導致器件主結的擊穿，進而提高器件的耐壓能力。

以上為本發(fā)明實施例的結終端延伸結構，為了更好的理解本發(fā)明，以下結合實施例二對其制作方法進行詳細的描述。如圖2，該方法包括以下步驟：

步驟S201：在第一導電類型的集電區(qū)101上形成具有第二導電類型的漂移區(qū)102；

步驟S202：在所述漂移區(qū)內(nèi)的第一區(qū)域通過雜質擴散形成第一導電類型的主結區(qū)103以及與所述主結區(qū)相連通的第一導電類型的初始延伸區(qū)104'，所述雜質擴散為先離子注入再進行雜質擴散；

步驟S203：通過掩膜版，在所述初始延伸區(qū)104'進行刻蝕形成至少具有兩個溝槽的延伸區(qū)104，且所述溝槽的刻蝕掉的體積隨距離所述主結區(qū)距離的增大而增大；

步驟S204：在所述漂移區(qū)內(nèi)的第二區(qū)域通過雜質擴散形成第二導電類型的 截止環(huán)107，所述延伸區(qū)104與所述截止環(huán)不連通，且所述N+截止環(huán)107與P+主結區(qū)103相對設置，這樣做的效果是防止半導體器件表面發(fā)生反型以及能夠收集半導體器件表面的沾污離子，使器件更加穩(wěn)定。

其中，步驟S203與步驟S204的過程無必然的順序關系，步驟S203可以在步驟S204之后進行，或兩次離子注入之間S203和S204的過程中形成。上述實施例中的步驟標號只是一種實現(xiàn)例子，步驟間無明確的先后順序。

進一步地，在步驟S203通過干法刻蝕形成的延伸區(qū)104，且通過采用不同的掩膜版可使得相鄰溝槽的間距隨著距離主結區(qū)距離的增大而增大。

其中，在步驟S201中，在第一導電類型的集電區(qū)101上通過對擴散源化學氣相沉積形成具有第二導電類型的漂移區(qū)102；所述擴散源可以為氣體，還可以為液體。

進一步地，在步驟204之后，在所述漂移區(qū)102上淀積形成介質層108，可以有效消除表面積累的電場對分壓結構的影響，最大化JTE結構分壓的作用，提高器件性能。

具體地，以p型溝道為例通過以下制作步驟圖對結終端的制作流程進行說明。

如圖3a所示，提供襯底，所述襯底可以是重摻雜P+的集電區(qū)101，然后在該襯底一個表面采用CVD(Chemical Vapor Deposition，化學氣相沉積)工藝通過N型輕摻雜一次性生長N-漂移區(qū)102。

如圖3b所示，涂敷光刻膠，光刻膠通過第一掩膜版曝光，在所述漂移區(qū)102第一區(qū)域內(nèi)內(nèi)通過雜質擴散形成p+的主結區(qū)103以及與所述主結區(qū)相連通的p-的初始延伸區(qū)104'。

如圖3c所示，涂敷光刻膠，光刻膠通過第三掩膜版105曝光，干法刻蝕去除部分漂移區(qū)，使得初始延伸區(qū)104'形成溝槽結構的延伸區(qū)104，所述溝槽體積隨距離所述主結區(qū)103距離的增大而增大，因為傳統(tǒng)的JTE結構延伸區(qū)采用離子注入后再高溫加熱的方式，實現(xiàn)使離子自由擴散形成不同位置離子濃度不同 這一目的，但是實際操作起來控制離子濃度比較困難，因而形成的延伸區(qū)面積較大，造成分壓區(qū)域面積較大，芯片利用率降低，本發(fā)明實施例延伸區(qū)通過刻蝕溝槽形成，容易精確控制尺寸，所述延伸區(qū)每個區(qū)間的離子濃度隨著距離所述主結區(qū)距離的增大而減小，削弱了主結彎曲處的電場強度，使擊穿電壓得到提高，進而能夠有效提高結終端延伸結構的面積效率，減小分壓區(qū)域面積。分壓區(qū)域面積減小，節(jié)省了芯片面積，在相同面積的硅晶片上可以制作的器件就增多，縮減了芯片成本。

如圖3d所示，涂敷光刻膠，光刻膠通過通過第四掩膜版106曝光，在所述漂移區(qū)第二區(qū)域內(nèi)內(nèi)通過雜質擴散形成N+截止環(huán)107，所述N+截止環(huán)107與所述延伸區(qū)104不連通。且所述N+截止環(huán)107與P+主結區(qū)103相對設置，這樣做的效果是防止半導體器件表面發(fā)生反型以及能夠收集半導體器件表面的沾污離子，使器件更加穩(wěn)定。

如圖3e所示，采用剝離溶液溶解光刻膠層，以去除光刻膠層，在所述漂移區(qū)102上淀積形成介質層108，所述介質材料可以鈍化物，一般是氧化硅，主要作用是防氧化，可以有效消除表面積累的電場對分壓結構的影響，最大化JTE結構分壓的作用，提高器件性能。

以上所述僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的保護范圍。凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換、改進等，均包含在本發(fā)明的保護范圍之內(nèi)。

盡管已描述了本發(fā)明的優(yōu)選實施例，但本領域內(nèi)的技術人員一旦得知了基本創(chuàng)造性概念，則可對這些實施例作出另外的變更和修改。所以，所附權利要求意欲解釋為包括優(yōu)選實施例以及落入本發(fā)明范圍的所有變更和修改。

顯然，本領域的技術人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。