本發(fā)明涉及一種半導(dǎo)體器件領(lǐng)域的制備方法,具體而言,涉及到一種可提高mosfet溝道載流子遷移率的制造方法。
背景技術(shù):
在當(dāng)前的集成電路領(lǐng)域,隨著業(yè)界對mosfet性能要求的不斷提高,傳統(tǒng)mosfet溝道載流子的遷移率較小的問題日益引起關(guān)注。在提高mosfet溝道載流子的遷移率的工藝中,采用在溝道兩端制備應(yīng)力層材料的方法將應(yīng)力引入溝道以提高遷移率目前成為一種可行的技術(shù)選擇。但較傳統(tǒng)mosfet制備工藝而言,采用上述技術(shù)選擇通常會顯著增加工藝步驟,使工藝流程變復(fù)雜。
技術(shù)實(shí)現(xiàn)要素:
本發(fā)明的目的是提供一種mosfet的制備方法,其利用在沉積層間介質(zhì)層的同時(shí)將層間介質(zhì)層引入溝道兩端的方法,在保證將應(yīng)力引入溝道以提高載流子遷移率的同時(shí),較傳統(tǒng)制備mosfet的工藝流程只增加了一次光刻、刻蝕工藝,因此在工藝上具有較好的應(yīng)用價(jià)值。
本發(fā)明可以通過以下技術(shù)方案來實(shí)現(xiàn):
提供半導(dǎo)體襯底;在襯底中形成的隔離區(qū)和包括溝道區(qū)的有源區(qū),以及在溝道區(qū)上方形成的柵極疊層;形成源/漏區(qū);進(jìn)行層間介質(zhì)層的沉積,所述層間介質(zhì)層分別為氮化硅層和二氧化硅層;在層間介質(zhì)層上進(jìn)行制備引線孔、沉積導(dǎo)電材料、化學(xué)機(jī)械平坦化等步驟;其中在進(jìn)行氮化硅層的沉積工藝前,加入一光刻工藝和刻蝕工藝,所述光刻工藝形成的刻蝕窗口為兩個,所述刻蝕窗口分別將源、漏區(qū)靠近柵極疊層一側(cè)的區(qū)域部分的暴露;然后對所述暴露區(qū)域進(jìn)行刻蝕使源/漏區(qū)在靠近柵極疊層一側(cè)的部分區(qū)域形成凹陷區(qū),所述凹陷區(qū)域的深度不超過源/漏區(qū)的深度,且若所述半導(dǎo)體為n型,則所述氮化硅沉積工藝采用制備張應(yīng)力氮化硅的沉積工藝,若所述半導(dǎo)體為p型,所述氮化硅沉積工藝采用制備壓應(yīng)力氮化硅的沉積工藝。
進(jìn)一步地,本發(fā)明可利用以下技術(shù)方案實(shí)現(xiàn):
所述凹陷區(qū)域的深度優(yōu)選為源/漏區(qū)深度的20%-60%。
所述凹陷區(qū)域的邊長為源/漏區(qū)邊長的50%-70%。
所述刻蝕工藝優(yōu)選采用濕法刻蝕工藝。
本方案的優(yōu)點(diǎn)在于:其利用在沉積層間介質(zhì)層氮化硅工藝的同時(shí)直接將氮化硅引入至溝道兩端,在保證將應(yīng)力引入溝道以提高載流子遷移率的同時(shí),較傳統(tǒng)制備mosfet的工藝流程只增加了一次光刻、刻蝕工藝,因此工藝改進(jìn)方便,與傳統(tǒng)制備mosfet的工藝流程具有極高的兼容性,較好的應(yīng)用價(jià)值。
附圖說明
圖1至5示意性地示出了根據(jù)本發(fā)明的技術(shù)方案制造mosfet的各階段的截面圖。
圖6為圖2的俯視圖
具體實(shí)施方式
以下將參照附圖1-5更詳細(xì)地描述本發(fā)明。在各附圖中,為了清楚起見,附圖中的各個部分沒有按實(shí)際mosfet各部分的比例繪制;且在以下說明中,省略了對本領(lǐng)域內(nèi)技術(shù)人員公知結(jié)構(gòu)和技術(shù)的描述。
參見圖1,提供襯底10,襯底10可以為常規(guī)硅襯底也可以為絕緣體上硅(soi)襯底。襯底的厚度為可以保證其機(jī)械強(qiáng)度足以支撐芯片即可。本實(shí)施例中采用p型硅作為襯底10。
在襯底中形成隔離區(qū)和包括溝道區(qū)的有源區(qū),以及在溝道區(qū)上方形成柵極疊層12;在柵極疊層12兩側(cè)形成有隔離側(cè)墻18,然后自對準(zhǔn)工藝進(jìn)行源漏區(qū)離子注入形成重?fù)诫s源/漏區(qū)11。因上述工藝流程為本領(lǐng)域內(nèi)技術(shù)人員熟知工藝,在此不再贅述,且為便于示意本發(fā)明的結(jié)構(gòu),圖1中未示出隔離區(qū),其并不影響對本技術(shù)方案的說明和理解。
在圖1的基礎(chǔ)上進(jìn)行光刻工藝,所述光刻工藝在光刻膠13上形成的刻蝕窗口14為兩個,所述刻蝕窗口14分別將源/漏區(qū)11靠近柵極疊層12一側(cè)的區(qū)域部分的暴露出來,此時(shí)截面結(jié)構(gòu)如圖2所示。如6為圖2的俯視圖,其中源/漏區(qū)11位于光刻膠13之下,特畫成虛線,便于理解。刻蝕窗口14的窗口位置應(yīng)完全位于源/漏區(qū)11內(nèi)且窗口大小不宜過大,否則可能影響溝道區(qū)19內(nèi)的電流導(dǎo)通,反而會降低nmos器件的響應(yīng)速度。本實(shí)施例中刻蝕窗口14的邊長為源/漏區(qū)11邊長的一半。
在圖2的基礎(chǔ)上,進(jìn)行刻蝕工藝,在源/漏區(qū)11內(nèi)形成凹陷區(qū)域15,本實(shí)施例中刻蝕時(shí)間控制為使所述凹陷區(qū)域15的深度為源/漏區(qū)11深度的三分之一。凹陷區(qū)域15的深度不易太深,若凹陷區(qū)域15的深度接近源/漏區(qū)11的深度,影響溝道區(qū)19內(nèi)的電流導(dǎo)通,反而會降低nmos器件的響應(yīng)速度。關(guān)于凹陷區(qū)域15與源/漏區(qū)11最佳的深度比例有待后續(xù)進(jìn)一步優(yōu)化確定。本實(shí)例所述刻蝕工藝為濕法刻蝕,因此會使被刻蝕區(qū)域發(fā)生側(cè)向腐蝕的現(xiàn)象,使后續(xù)氮化硅應(yīng)力層更貼近溝道區(qū)19的兩端,進(jìn)一步提高溝道區(qū)19內(nèi)載流子遷移率,但也可采用干法刻蝕。另需說明,實(shí)際操作中凹陷15的形狀與腐蝕液及襯底具體情況有關(guān),本說明書附圖中關(guān)于凹陷15的形狀僅示意性畫出側(cè)向腐蝕效果以方便對本步驟進(jìn)行說明,其并不影響對于本發(fā)明技術(shù)方案的介紹和理解。進(jìn)行刻蝕工藝后的截面結(jié)構(gòu)如圖3所示。
在圖3的基礎(chǔ)上,進(jìn)行層間介質(zhì)層氮化硅16的沉積工藝,沉積的層間介質(zhì)層氮化硅16填充了凹陷區(qū)域15,將氮化硅應(yīng)力層引入的溝道區(qū)19的兩側(cè)。本案例中因襯底10采用p型硅襯底制備nmos器件,故層間介質(zhì)層氮化硅16的沉積應(yīng)采用張應(yīng)力的制備工藝且優(yōu)選制備沿著溝道區(qū)19方向上的單軸張應(yīng)力的沉積工藝。關(guān)于張應(yīng)力氮化硅沉積工藝為現(xiàn)有技術(shù),在此不再贅述。本實(shí)施例中采用pecvd的沉積工藝,可獲得較高應(yīng)力的層間介質(zhì)層氮化硅16。此時(shí)截面結(jié)構(gòu)如圖4所示。但若制備pmos器件,則應(yīng)進(jìn)行壓應(yīng)力氮化硅介質(zhì)層的沉積。
在圖4的基礎(chǔ)上,進(jìn)行層間介質(zhì)層二氧化硅17的沉積工藝。此時(shí)截面結(jié)構(gòu)如圖5所示。此時(shí),
在圖5的基礎(chǔ)上進(jìn)行其他常規(guī)的后續(xù)工藝,如制備引線孔、沉積導(dǎo)電材料、化學(xué)機(jī)械平坦化等后續(xù)步驟,在此不再贅述。
如圖1至圖5的流程所示,進(jìn)行層間介質(zhì)層氮化硅16和層間介質(zhì)層二氧化硅17的沉積本就是mosfet流程中已有工藝步驟,因此,本技術(shù)方案進(jìn)行常規(guī)mosfet工藝流程中僅加入光刻及刻蝕步驟,即將應(yīng)力層引入至溝道區(qū)19的兩側(cè)提高溝道區(qū)19內(nèi)載流子的遷移率,因此工藝應(yīng)用非常方便。
上面具體描述了本發(fā)明技術(shù)方案的應(yīng)用實(shí)例,它僅作為例子給出,不視為本發(fā)明的應(yīng)用限制。凡操作條件的等同替換,均落在本發(fā)明的保護(hù)范圍之內(nèi)。