專利名稱：厚應(yīng)變硅層及含有厚應(yīng)變硅層的半導體結(jié)構(gòu)的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體集成電路，特別是涉及含有應(yīng)變硅(strainedsilicon)的半導體器件。
背景技術(shù)：
對改進電子器件性能的持續(xù)需求可通過致力于減小單個半導體電路組件尺寸的硅加工與器件技術(shù)的進步來加以解決。不過，經(jīng)濟限制與物理限制使得持續(xù)減小器件尺寸更加困難，所以正在尋求替換的解決方案以使器件的性能能持續(xù)增加。
提高MOSFET性能的一個選擇是增強硅的載流子遷移率(carriermobility)以減小電阻與能耗并增加驅(qū)動電流、頻率響應(yīng)與運行速度。近來已成為關(guān)注焦點的一種增強載流子遷移率的方法是使用作用有拉伸應(yīng)變(tensile strain)的硅材料。通過在硅鍺基片上生長一層硅可形成“應(yīng)變”硅。由于晶格中存在較大的鍺原子，所以硅鍺晶格一般比純硅晶格有更寬的間隔。因為硅晶格的原子與伸展更寬的硅鍺晶格對齊，所以在硅層內(nèi)產(chǎn)生了拉伸應(yīng)變。硅原子基本上被相互拉開。作用于硅晶格的拉伸應(yīng)變量會隨著硅鍺晶格中鍺原子比例的增加而增加。
無應(yīng)變硅(relaxed silicon)有六個相等的價帶。作用于硅晶格的拉伸應(yīng)變造成四個價帶能量增加而二個價帶能量減少。由于量子效應(yīng)所造成的結(jié)果，當電子通過較低的能帶時電子有效重量減少了百分之30。因此較低的能帶對電子流動有較低的電阻。此外，電子受到較少的來自硅原子核的振動能，造成電子散射率比無應(yīng)力硅少500到1000倍。結(jié)果，與無應(yīng)變硅相比，應(yīng)變硅內(nèi)的載流子遷移率大幅增加，使電子遷移率可增加80％或更多，空穴遷移率可增加20％或更多。已發(fā)現(xiàn)遷移率對于達1.5兆伏/厘米的電流場可持續(xù)增加。相信這些因素可使器件速度增加35％而不需進一步減小器件尺寸，或可使能耗減小25％而不會降低性能。
圖1顯示了利用應(yīng)變硅層的MOSFET的例子。該MOSFET制造在一基片上，該基片包含其上形成有應(yīng)變硅外延層12的硅鍺層10。該MOSFET具有常規(guī)的MOSFET結(jié)構(gòu)，包括深源極與漏極區(qū)14，淺源極與漏極延伸16，柵氧化物層18，由隔片22、24包圍的柵極20，硅化物源極與漏極接觸26，硅化物柵極接觸28和淺溝槽隔離30。該MOSFET的溝道區(qū)包括應(yīng)變硅材料，在源極與漏極間提供增強的載流子遷移率。
盡管應(yīng)變硅的理論上的優(yōu)勢大有可為，但是應(yīng)變硅的制造與加工有許多問題。問題之一是會因溫度改變而在應(yīng)變硅內(nèi)形成“錯配位錯(misfit dislocations)”。錯配位錯是有效釋放作用在硅晶格上應(yīng)變的硅晶格內(nèi)的位錯。錯配位錯主要是由應(yīng)變硅晶格與下方硅鍺支持層晶格之間的失配(mismatch)所造成。應(yīng)變硅層內(nèi)的錯配位錯量可能會因熱因素而增加。由熱因素引起錯配位錯的一個例子是在沉積應(yīng)變硅層之后的冷卻期間。產(chǎn)生錯配位錯的另一個例子是在暴露于高溫期間，例如1000℃或更高，諸如在形成淺溝槽隔離期間。相信如此高溫會造成硅鍺基片的鍺含量的耗盡(depletion)，導致在上面的應(yīng)變硅內(nèi)形成錯配位錯。錯配位錯的形成率隨溫度上升而呈指數(shù)增加。
已確定應(yīng)變硅層具有臨界厚度，大于此厚度則錯配位錯顯著地變得更可能產(chǎn)生。臨界厚度取決于作用在硅晶格上的拉伸應(yīng)變量，因此取決于下面的硅鍺層的鍺含量。例如，已確定約具20％鍺含量的硅鍺層可維持約200埃的臨界厚度而沒有顯著錯配位錯的風險，而約具30％鍺含量的硅鍺層只能維持約80埃的臨界厚度。
因此將目前的應(yīng)變硅技術(shù)應(yīng)用到MOSFET設(shè)計被相互矛盾的限制所阻礙，因為應(yīng)變硅載流子遷移率可通過增加下層的鍺含量而增強，但是應(yīng)變硅的臨界厚度卻因增加下層的鍺含量而減小。這些矛盾使得實際應(yīng)用難以實現(xiàn)。例如，依經(jīng)驗確定至少需要約70埃的應(yīng)變硅才能有效改善MOSFET的性能。然而，為了解決加工期間硅的消耗，最初所形成的厚度必須大致加倍，并且為了避免在這種厚度的層膜內(nèi)的錯配位錯，下層的鍺含量必須限制到約20％。已發(fā)現(xiàn)作用于應(yīng)變硅層的應(yīng)變對空穴遷移率具有相對較小的效果，因此應(yīng)變硅在PMOS器件中難以提供有效的應(yīng)用。除了上述考慮之外，應(yīng)變硅層的拉伸應(yīng)變及其載流子遷移率會通過錯配位錯的形成而進一步退化，該錯配位錯由加工期間通常會遇到的升溫與降溫所造成，諸如在形成淺溝槽隔離期間。因此，盡管可以平衡應(yīng)變硅技術(shù)的限制因素以在某些應(yīng)用中有限地提高載流子遷移率，但是目前技術(shù)并不提供可賦予足夠應(yīng)變以顯著增強載流子遷移率而又不會引進降低遷移率的缺陷及應(yīng)變松弛(strainrelaxation)的方法。

發(fā)明內(nèi)容
因此本發(fā)明的一個目的是提供厚度大于常規(guī)臨界厚度的應(yīng)變硅層，但卻不具有厚度大于常規(guī)臨界厚度的應(yīng)變硅層所特有的錯配位錯量。
本發(fā)明的另一個目的是提供一種MOSFET器件，其含有厚度大于常規(guī)臨界厚度的應(yīng)變硅層。
根據(jù)本發(fā)明的實施例，在硅鍺層上生長應(yīng)變硅層之前先在硅鍺層內(nèi)形成淺溝槽隔離。隨后，在一個連續(xù)的原位沉積過程中，在硅鍺層上制備應(yīng)變硅層并在應(yīng)變硅層上形成第二硅鍺層。此方式在應(yīng)變硅層的兩個表面上有效地提供兩層基片，用來維持應(yīng)變硅層的拉伸應(yīng)變并防止錯配位錯的形成。因此，對于硅鍺層給定的鍺含量，能生長的應(yīng)變硅的厚度可有效加倍，并且不會因隨后的加熱和冷卻而有易于形成顯著的錯配位錯的極大風險。此外，在生長應(yīng)變硅層之前形成淺溝槽隔離避免應(yīng)變硅層受到淺溝槽隔離生長的熱循環(huán)，因此進一步保護了應(yīng)變硅層。
根據(jù)本發(fā)明的一個實施例，在兩層硅鍺層中間形成應(yīng)變硅層。最初提供具有第一硅鍺層的基片。然后在第一硅鍺層上形成應(yīng)變硅層，并在一個連續(xù)的原位沉積過程中在應(yīng)變硅層上形成第二硅鍺層。第一與第二硅鍺層維持應(yīng)變硅層的拉伸應(yīng)變，并在隨后對應(yīng)變硅層冷卻和加熱期間防止錯配位錯的形成。
根據(jù)本發(fā)明的另一個實施例，一種半導體結(jié)構(gòu)包括第一硅鍺層，生長在第一硅鍺層上的應(yīng)變硅層，以及生長在應(yīng)變硅層上的第二硅鍺層。第一與第二硅鍺層維持應(yīng)變硅層的拉伸應(yīng)變，并防止在應(yīng)變硅層內(nèi)形成錯配位錯。
根據(jù)本發(fā)明的又一個實施例，形成了一個包括厚應(yīng)變硅層的半導體器件。最初提供具有第一硅鍺層的基片。在第一硅鍺層內(nèi)形成淺溝槽隔離。然后在第一硅鍺層上形成應(yīng)變硅層，并在與應(yīng)變硅層一個連續(xù)的原位沉積過程中在應(yīng)變硅層上形成第二硅鍺層。第一與第二硅鍺層維持應(yīng)變硅層的拉伸應(yīng)變，并在隨后對應(yīng)變硅層冷卻和加熱期間防止錯配位錯的形成。隨后去除第二硅鍺層，并在淺溝槽隔離間形成包含應(yīng)變硅層的MOSFET。
根據(jù)本發(fā)明的又一個實施例，一個MOSFET包括溝道區(qū)，形成在溝道區(qū)上的柵絕緣層，形成在柵絕緣層上的柵極，以及位于溝道區(qū)相對兩側(cè)的源極與漏極區(qū)。至少MOSFET的溝道區(qū)包含厚度大于臨界厚度的應(yīng)變硅層，該臨界厚度依據(jù)其上形成有應(yīng)變硅層的硅鍺層的鍺含量加以確定。


與下面的附圖一起說明本發(fā)明的實施例，其中圖1顯示了一個具有根據(jù)常規(guī)加工所形成的應(yīng)變硅層的MOSFET；圖2a，2b，2c，2d，2e，2g，2g，2h，2i，2j，2k和2L顯示了根據(jù)本發(fā)明第一優(yōu)選實施例制造MOSFET期間所形成的結(jié)構(gòu)；圖3顯示了根據(jù)另一個實施例所形成的結(jié)構(gòu)；圖4顯示了包含第一優(yōu)選實施例與其它實施例的工藝流程；以及圖5顯示了包含第一優(yōu)選實施例與其它實施例的工藝流程。
具體實施例方式
圖2a-2L顯示了根據(jù)本發(fā)明一個優(yōu)選實施例制造應(yīng)變硅MOSFET期間所形成的結(jié)構(gòu)。圖2a顯示了包含硅鍺層40的結(jié)構(gòu)。硅鍺層40優(yōu)選具有成分Si1-xGex，其中x約為0.3，更通常是在0.1到0.4的范圍內(nèi)。通常是在硅晶片(未顯示)上生長并支撐硅鍺層40。例如，可通過以Si2H6(乙硅烷)與GeH4(四氫化鍺)作為氣源(source gases)的化學氣相沉積來生長硅鍺，基片溫度為600-900℃，Si2H6分壓為30毫帕，GeH4分壓為60毫帕。在其它過程中可使用SiH4(硅烷)。使用這些比例可使硅鍺層40開始生長，或者GeH4的分壓可以從低壓或零壓開始逐漸增大以形成梯度成分，該梯度成分的上部與隨后形成的應(yīng)變硅層形成一個結(jié)(junction)，并具有所需的鍺含量(例如，30％)。
形成在硅鍺層40上的是一個雙層硬掩模結(jié)構(gòu)(bi-layer hardmaskstructure)，包括下硬掩模層42，亦稱為下消反射涂層(BARC)，和上硬掩模層44。下硬掩模層42通常為硅氧化物(silicon oxide)(例如，二氧化硅)，而上硬掩模層44通常為硅氮化物(silicon nitride)(例如，Si3N4)。
圖2b顯示了用雙層硬掩模將硅鍺層40形成圖形以得到具有漸縮側(cè)壁(tapered sidewalls)的溝槽46之后的圖2a的結(jié)構(gòu)。圖2c顯示了從硅鍺層40去除雙層硬掩模材料，并接著在溝槽中形成淺溝槽隔離48之后的圖2b的結(jié)構(gòu)。淺溝槽隔離48的形成可通過對硅鍺進行簡短的熱氧化，隨后沉積硅氧化物層，使其厚度足以填滿溝槽，諸如低壓CVD(LPCVD)TEOS或大氣壓力臭氧TEOS。然后將硅氧化物層致密化并平坦化，例如通過化學機械拋光或者回蝕過程(etch back process)，使淺溝槽隔離48與硅鍺層40的表面大致水平。形成淺溝槽隔離48的典型處理可能要利用超過1000℃的溫度。通過在形成應(yīng)變硅之前形成淺溝槽隔離48，應(yīng)變硅不會受到此溫度的影響，因此排除了淺溝槽隔離的處理作為錯配位錯可能的來源。
圖2d顯示了進行回蝕過程以從硅鍺層40表面去除材料之后的圖2c的結(jié)構(gòu)。圖2e顯示了在硅鍺層40上形成應(yīng)變硅層50并且在應(yīng)變硅層50上形成上硅鍺層52之后的圖2d的結(jié)構(gòu)。實施產(chǎn)生圖2d結(jié)構(gòu)的回蝕以去除硅鍺層40的一部份，使得硅鍺層40的上表面相對于淺溝槽隔離48的上表面較低，而使淺溝槽隔離48的上表面與隨后形成的上硅鍺層52的上表面大致水平。然而，去除量是可以變化的。
應(yīng)變硅層50優(yōu)選通過選擇性外延生長以化學氣相沉積(CVD)過程來生長，例如使用Si2H6作為氣源，分壓為30毫帕，基片溫度約為600到900℃。應(yīng)變硅層50與上硅鍺層52在一個連續(xù)的原位過程中生長，在上硅鍺層52形成之前對應(yīng)變硅層50的冷卻或加熱優(yōu)選最少。它的實現(xiàn)可通過在生長所需厚度的應(yīng)變硅層之后，將鍺氣源(例如四氫化鍺)引入沉積室，以將沉積材料的成分從硅變?yōu)榫哂兴桄N含量的硅鍺，而不顯著改變應(yīng)變硅層的溫度?？紤]到生長在應(yīng)變硅層上硅鍺的厚度，也希望將在最佳應(yīng)變硅沉積溫度與最佳硅鍺沉積溫度之間的任何溫度變化加以分級(grade)，使得在應(yīng)變硅層的上表面有適量的硅鍺，以便當發(fā)生溫度變化時用來支撐應(yīng)變硅層。形成的上硅鍺層52在與應(yīng)變硅層50的結(jié)處的鍺含量與下硅鍺層40的相同(例如約30％)，以提供對應(yīng)變硅層50內(nèi)所產(chǎn)生的拉伸應(yīng)變的最大支持，但以后如有需要可以分級。上硅鍺層52的厚度可根據(jù)特定的應(yīng)用而確定。
如上所述，約具30％鍺含量的硅鍺層能支持約80埃的應(yīng)變硅層，而不會在冷卻或隨后的熱處理期間有顯著錯配位錯的風險。與此不同，具有約30％鍺含量的下硅鍺層40與上硅鍺層52支持優(yōu)選實施例的應(yīng)變硅層50的兩面。因此可形成厚度大于約80埃的應(yīng)變硅層50，通常是超過約140埃，并有可能高達約160埃，而不會在冷卻或隨后的熱處理期間有顯著錯配位錯的風險。
圖2f顯示了去除第二硅鍺層，并隨后形成數(shù)層不同材料之后的圖2e的結(jié)構(gòu)?？赏ㄟ^與硅相比對硅鍺有很高蝕刻選擇性的選擇性濕法蝕刻來去除上硅鍺層。或者，可通過高度可控的氧化過程來氧化硅鍺，諸如用熱蒸汽，隨后在HF溶液中去除。在進一步處理之前，在冷卻期間存在的上硅鍺層可在冷卻期間提供對錯配位錯形成的額外阻力。所形成的材料層包括形成在應(yīng)變硅層50上的柵絕緣層54。柵絕緣層54通常為硅氧化物，但也可以是另外的材料，諸如氧化物-氮化物-氧化物(ONO)。氧化物可通過應(yīng)變硅層的熱氧化來生長，或通過化學氣相沉積來沉積。形成在柵絕緣層54上的是柵導電層56。柵導電層56通常包括多晶硅，但也可包括另外的材料，諸如注入有鍺(implanted withgermanium)的多晶硅。在柵導電層56上的是雙層硬掩模結(jié)構(gòu)，包括下硬掩模層58，亦稱為下消反射涂層(BARC)，和上硬掩模層60。下硬掩模層58通常為硅氧化物(例如，SiO2)，而上硬掩模層60通常為硅氮化物(例如，Si3N4)。
圖2g顯示了將柵導電層和柵絕緣層形成圖形以得到柵極62和自對準柵絕緣體64(a self-aligned gate insulator)之后的圖2f的結(jié)構(gòu)。利用一系列各向異性蝕刻來形成圖形，用光刻膠掩模作為蝕刻掩模將上硬掩模層形成圖形，然后用已形成圖形的上硬掩模層作為蝕刻掩模將下硬掩模層形成圖形，然后用已形成圖形的下硬掩模層作為蝕刻掩模將柵導電層形成圖形，然后用柵極62作為硬掩模將柵絕緣層形成圖形。
圖2h顯示了在柵極62和柵絕緣體64周圍形成薄第一柵隔片(thinfirst gate spacer)66之后的圖2g的結(jié)構(gòu)。薄第一柵隔片66的形成優(yōu)選通過沉積保護材料的保形層(conformal layer)，并隨后用各向異性蝕刻從非垂直表面去除保護材料而在柵極62和柵絕緣體64周圍形成薄第一柵隔片66。薄第一柵隔片66優(yōu)選由硅氧化物或硅氮化物形成。
圖2i顯示了注入摻雜劑以在應(yīng)變硅層50內(nèi)在溝道區(qū)相對兩側(cè)形成淺源極與漏極延伸68之后的圖2h的結(jié)構(gòu)。在淺源極與漏極延伸68注入之前可注入光環(huán)區(qū)(halo region)(未顯示)。光環(huán)區(qū)的摻雜劑與源極與漏極延伸68的摻雜劑導電性相反。通過縮減在源極與漏極延伸68末端的耗盡區(qū)(depletion region)，光環(huán)區(qū)有助于抑制短溝道“穿通(punchthrough)”效應(yīng)。光環(huán)區(qū)的注入優(yōu)選低能量并與基片表面呈小角度，使得光環(huán)區(qū)在柵極62之下延伸以越過源極與漏極延伸68末端在退火后的預期位置。與源極與漏極延伸68相同，光環(huán)區(qū)形成在溝道區(qū)相對兩側(cè)，并且向溝道區(qū)延伸以越過將形成的源極與漏極延伸的末端。
圖2j顯示了在柵極62和薄第一隔片66周圍形成第二隔片70，并隨后注入摻雜劑以在應(yīng)變硅層50與硅鍺層40內(nèi)形成深源極與漏極區(qū)72之后的圖2i的結(jié)構(gòu)。在深源極與漏極區(qū)72注入期間，第二隔片70作為注入掩模以界定深源極與漏極區(qū)72相對于MOSFET溝道區(qū)的位置。深源極與漏極區(qū)72的深度延伸越過應(yīng)變硅層50而進入下硅鍺層40內(nèi)。
圖2k顯示了進行快速熱退火(RTA)以將應(yīng)變硅層50與硅鍺層40退火并且將注入到淺源極與漏極延伸68和深源極與漏極區(qū)72內(nèi)摻雜劑激活之后的圖2j的結(jié)構(gòu)。在退火期間，在應(yīng)變硅層50與硅鍺層40內(nèi)會發(fā)生注入摻雜劑的某些擴散。
圖2L顯示了在源極與漏極區(qū)72上形成硅化物接觸74并在柵極62上形成硅化物接觸76之后的圖2k的結(jié)構(gòu)。硅化物接觸由包括半導體材料與金屬的化合物形成。通常使用諸如鈷(Co)的金屬，然而也可使用諸如鎳(Ni)的其它金屬。硅化物接觸的形成是通過在基片上沉積金屬的薄保形層，然后退火以促進硅化物形成在金屬與下面的半導體材料之間的接觸點，隨后去除殘留金屬。
圖3顯示了圖2a-2L實施例的替換實施例。圖3實施例與圖2a-2L實施例的不同之處在于省略了在圖2c的硅鍺層上進行回蝕處理以產(chǎn)生圖2d的結(jié)構(gòu)。結(jié)果，下硅鍺層40的上表面與淺溝槽隔離48的上表面大致水平，并且隨后通過在硅鍺層40上的選擇性生長而形成的應(yīng)變硅層50延伸越過淺溝槽隔離48的上表面。由于使用了選擇性生長過程，所以在硅氧化物淺溝槽隔離48上很少或沒有發(fā)生硅的生長。因此淺溝槽隔離48上的區(qū)域保持為空，并在隨后的處理中當施加諸如BPSG的保護層時加以填充。
因此器件的構(gòu)建不限于圖2a-2L的實施例。圖4顯示了形成包含圖2a-2L優(yōu)選實施例、前述替換實施例及其它可選擇實施例的應(yīng)變硅層的工藝流程。最初提供基片(80)?；ǖ谝还桄N層。然后在第一硅鍺層上形成應(yīng)變硅層(82)。應(yīng)變硅層的厚度優(yōu)選大于依據(jù)第一硅鍺層的鍺含量所確定的常規(guī)臨界厚度。然后在與應(yīng)變硅同一個連續(xù)的原位沉積過程中在應(yīng)變硅層上形成第二硅鍺層(84)。第一與第二硅鍺層維持應(yīng)變硅層的拉伸應(yīng)變并防止在應(yīng)變硅層內(nèi)形成錯配位錯，即使應(yīng)變硅層的厚度超過臨界厚度。
圖5顯示了形成包括圖2a-2L優(yōu)選實施例、圖3替換實施例及其它可選擇實施例的半導體器件的工藝流程。最初提供基片(90)?；ǖ谝还桄N層。然后在硅鍺層內(nèi)形成淺溝槽隔離(92)。隨后在第一硅鍺層上形成應(yīng)變硅層(94)，并在與應(yīng)變硅層同一個連續(xù)的原位沉積過程中在應(yīng)變硅層上形成第二硅鍺層(96)。在形成應(yīng)變硅層之前，可在第一硅鍺層上進行回蝕處理。然后去除第二硅鍺層(98)，并在淺溝槽隔離間形成包括應(yīng)變硅層的MOSFET(100)。
依據(jù)其它實施例可按需求實現(xiàn)額外特征。在一個實施例中，用晶體高-k介電層(crystalline high-k dielectric layer)來取代氧化物或氧化物-氮化物-氧化物柵絕緣層，該晶體高-k介電層的晶格常數(shù)可與下硅鍺層的相比擬，因此對應(yīng)變硅層內(nèi)的拉伸應(yīng)變提供了額外的支持。例如，對于20％的硅鍺層，晶體DyScO3或GaScO3的柵絕緣層提供了適當?shù)木Ц瘛？赏ㄟ^分子束外延(MBE)生長此類晶體。在另一個實施例中，晶體高-k介電層可用作絕緣體上硅構(gòu)建中的介電基片，也可用作此類構(gòu)建中的柵絕緣材料。
對本領(lǐng)域普通技術(shù)人員顯而易見的是，上面過程中所描述的任務(wù)不一定會排斥其它任務(wù)，相反，可依據(jù)所要形成的特定結(jié)構(gòu)將其它任務(wù)并入上面過程中。例如，諸如在加工任務(wù)間鈍化層或保護層的形成與去除、光刻膠掩模與其它掩模層的形成與去除、摻雜與反摻雜、清洗、平坦化以及其它任務(wù)的中間加工可與上述特定任務(wù)一起進行。另外，過程不需要在整個基片上進行，諸如整個晶片，相反，可在基片部分上選擇性進行。因此，盡管目前優(yōu)選上述示意在附圖中的實施例，但是應(yīng)了解這些實施例只是用于示例而提供的。本發(fā)明并不限于特定的實施例，而是涵括落在本發(fā)明權(quán)利要求及其等價物范圍之內(nèi)的不同的修改、組合及排列。
權(quán)利要求
1.一種形成應(yīng)變硅層的方法，包括提供包含第一硅鍺層(40)的基片；在所述第一硅鍺層(40)上形成應(yīng)變硅層(50)；以及在與所述應(yīng)變硅層(50)同一個連續(xù)的原位沉積過程中在所述應(yīng)變硅層(50)上形成第二硅鍺層(52)，其中所述第一(40)與第二(52)硅鍺層支持所述應(yīng)變硅層(50)的拉伸應(yīng)變，并且防止在所述應(yīng)變硅層(50)內(nèi)形成錯配位錯。
2.如權(quán)利要求1所述的方法，其中所述第一硅鍺層(40)具有成分Si1-xGex，其中x在0.1到0.4的范圍內(nèi)。
3.如權(quán)利要求1所述的方法，其中所述應(yīng)變硅層(50)的厚度超過依據(jù)所述第一硅鍺層(40)的鍺含量所確定的臨界厚度。
4.一種形成半導體器件的方法，包括提供包含第一硅鍺層(40)的基片；在所述第一硅鍺層(40)內(nèi)形成淺溝槽隔離(48)；在所述第一硅鍺層(40)上形成應(yīng)變硅層(50)；以及在與所述應(yīng)變硅層(50)同一個連續(xù)的原位沉積過程中在所述應(yīng)變硅層(50)上形成第二硅鍺層(52)，其中所述第一(40)與第二(52)硅鍺層支持所述應(yīng)變硅層(50)的拉伸應(yīng)變，并且防止在所述應(yīng)變硅層(50)內(nèi)形成錯配位錯。
5.如權(quán)利要求4所述的方法，其中所述應(yīng)變硅層(50)的厚度超過依據(jù)所述第一硅鍺層(40)的鍺含量所確定的臨界厚度。
6.如權(quán)利要求4所述的方法，進一步包括去除所述第二硅鍺層(52)；以及在所述淺溝槽隔離(48)間形成包含所述應(yīng)變硅層(50)的金屬氧化物半導體場效應(yīng)晶體管。
7.如權(quán)利要求4所述的方法，其中在形成所述應(yīng)變硅層(50)之前，去除所述第一硅鍺層(40)的一部份以使所述第一硅鍺層(40)的上表面相對于所述淺溝槽隔離(48)的上表面較低。
8.一種半導體結(jié)構(gòu)，包括第一硅鍺層(40)；形成在所述第一硅鍺層(40)上的應(yīng)變硅層(50)；以及形成在所述應(yīng)變硅層(50)上的第二硅鍺層(52)，其中所述第一(40)與第二(52)硅鍺層支持所述應(yīng)變硅層(50)的拉伸應(yīng)變，并且防止在所述應(yīng)變硅層(50)內(nèi)形成錯配位錯。
9.如權(quán)利要求8所述的結(jié)構(gòu)，其中所述應(yīng)變硅層(50)的厚度超過依據(jù)所述第一硅鍺層(40)的鍺含量所確定的臨界厚度。
10.如權(quán)利要求8所述的半導體結(jié)構(gòu)，進一步包括延伸通過所述第二硅鍺層(52)和所述應(yīng)變硅層(50)而進入到所述第一硅鍺層(40)的淺溝槽隔離(48)。
全文摘要
在硅鍺層(40)上生長應(yīng)變硅層(50)，并在與應(yīng)變硅(50)同一個連續(xù)的原位沉積過程中在應(yīng)變硅(50)上生長硅鍺層(52)。在形成應(yīng)變硅層(50)之前，在下硅鍺層(40)內(nèi)形成淺溝槽隔離(48)。該兩層硅鍺層(40，52)在應(yīng)變硅層(50)的兩個表面上有效地提供兩層基片，用來維持應(yīng)變硅層(50)的拉伸應(yīng)變，并防止在加工中可能會因溫度變化而產(chǎn)生的錯配位錯的形成。因此，對于硅鍺層(40，52)給定的鍺含量，能生長的應(yīng)變硅(50)的臨界厚度可有效加倍，而在隨后的加工中不會有顯著的錯配位錯。在形成應(yīng)變硅層(50)之前形成淺溝槽隔離(48)避免了應(yīng)變硅層(50)受到極端的熱應(yīng)力，并進一步減少了錯配位錯的形成。
文檔編號H01L21/336GK1732556SQ200380108050
公開日2006年2月8日 申請日期2003年10月30日 優(yōu)先權(quán)日2002年12月31日
發(fā)明者汪海宏, P·R·貝塞爾, J-S·古, M·V·努, E·N·帕東, 相奇 申請人:先進微裝置公司