專利名稱：一種改善nmos器件載流子遷移率的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種改善NMOS器件載流子遷移率的方法。
背景技術(shù)：
在半導(dǎo)體制造領(lǐng)域，提高金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(Metal-Oxide -Semiconductor Field Effect Transistor，簡(jiǎn)稱 MOSFET)載流子遷移率一直是熱門主題； 現(xiàn)今，業(yè)界通常在制程中通過引入應(yīng)力工程或采用不同半導(dǎo)體材料溝道等方法來改善N溝道場(chǎng)效應(yīng)晶體管(Negative Channel Metal-Oxide -Semiconductor，簡(jiǎn)稱 NM0S)載流子 (電子)的遷移率，但這些方法大大提高了制程的復(fù)雜程度。

發(fā)明內(nèi)容
本發(fā)明公開了一種改善NMOS器件載流子遷移率的方法，其中，包括以下步驟 步驟Sl 在一硅襯底上生長(zhǎng)基底氧化物層后，采用去耦等離子氮化工藝，氮化該基底
氧化物層；
步驟S2 采用快速氮化退火工藝修復(fù)去耦等離子氮化工藝時(shí)的等離子損傷及氮?dú)馀菽{(diào)剖工藝，淀積多晶硅柵；
其中，修復(fù)后的氧化物層中的氮部分位于其與硅襯底的接觸面上。上述的改善NMOS器件載流子遷移率的方法，其中，采用快速加熱氧化工藝或原位水氣生成工藝，在硅襯底上生長(zhǎng)基底氧化物層。上述的改善NMOS器件載流子遷移率的方法，其中，基底氧化物層的厚度為7-15A。上述的改善NMOS器件載流子遷移率的方法，其中，氮化基底氧化物層的氮的劑量為 2E15atom/cm2-8E15atom/cm20上述的改善NMOS器件載流子遷移率的方法，其中，去耦等離子氮化工藝采用軟等離子進(jìn)行氮化工藝。上述的改善NMOS器件載流子遷移率的方法，其中，快速氮化退火工藝的溫度為
1000-1100°c。上述的改善NMOS器件載流子遷移率的方法，其中，快速氮化退火工藝的退火時(shí)間為 30-100 秒。上述的改善NMOS器件載流子遷移率的方法，其中，基底氧化物層的材質(zhì)為二氧化娃。綜上所述，由于采用了上述技術(shù)方案，本發(fā)明提出一種改善NMOS器件載流子遷移率的方法，通過在柵氧制備過程中，根據(jù)最后所需柵氧電性厚度目標(biāo)，通過優(yōu)化硅基氧化物的氧化時(shí)間來控制氧化層厚度，再通過調(diào)節(jié)去耦等離子氮化(Decouple Plasma Nitridation，簡(jiǎn)稱DPN)工藝的時(shí)間或功率，以及精確優(yōu)化快速氮化退火(Post Nitridation Anneal，簡(jiǎn)稱PNA)工藝的時(shí)間，使得在基底氧化物層與硅襯底接觸面上具有少量的氮，以提高其電子的遷移率，從而改善NMOS晶體管的性能。


圖1-3是本發(fā)明改善NMOS器件載流子遷移率的方法的流程示意圖； 圖4是改善前基底氧化物物層中氮的分布示意圖5是本發(fā)明改善NMOS器件載流子遷移率的方法改善后氮的分布示意圖。
具體實(shí)施例方式下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
作進(jìn)一步的說明
如圖1-3所示，一種改善NMOS器件載流子遷移率的方法，首先，在硅襯底1上采用快速加熱氧化(Rapid Thermal Oxidation)或原位水氣生成(In Situ Steam Generation,簡(jiǎn)稱ISSG)工藝，生長(zhǎng)覆蓋硅襯底1的基底氧化物層2，該基底氧化物層2的材質(zhì)為二氧化硅 (SiO2);根據(jù)最后所需柵氧電性厚度目標(biāo)，通過優(yōu)化基底氧化物層2的氧化時(shí)間來控制基底氧化物層2的厚度；其中，基底氧化物層2的厚度在7-15A。其次，采用軟等離子進(jìn)行去耦等離子氮化(Decoupled Plasma Nitridation，簡(jiǎn)稱 DPN)工藝3，利用劑量為2E15atom/cm2-8Elfetom/cm2的氮(nitrogen)將基底氧化物層2 氮化為氮硅氧化物(SiON)層4。之后，在溫度為1000-1100°C的環(huán)境下，進(jìn)行快速氮化退火(Post Nitridation Anneal，簡(jiǎn)稱PNA)工藝5，其退火時(shí)間為30-100秒，以修復(fù)去耦等離子氮化工藝3時(shí)的等離子損傷(plasma damage)，并進(jìn)行氮?dú)馀菽{(diào)剖(Nitrogen profile control)工藝后，淀積多晶硅柵(Poly exposition) 7覆蓋修復(fù)后的氮硅氧化物層6 ；其中，通過調(diào)節(jié)去耦等離子氮化工藝3的時(shí)間或功率，以及精確優(yōu)化氮化退火工藝5的時(shí)間，使得在基底氧化物層2 與硅襯底1接觸面上具有少量的氮。圖4是改善前基底氧化物物層中氮的分布示意圖；圖5是本發(fā)明改善NMOS器件載流子遷移率的方法改善后氮的分布示意圖。如圖4-5所示，當(dāng)進(jìn)行DPN工藝后，氮硅氧化物層4中的氮(N)與硅襯底1之間有一定間隙；繼續(xù)進(jìn)行PNA工藝后，被修復(fù)的氮硅氧化物層 4中的氮(N)部分?jǐn)U散至與硅襯底1的接觸面上，由于二氧化硅與硅襯底1的接觸面上的氮能有效的提高電子的遷移率，所以可以改善NMOS晶體管的性能。綜上所述，由于采用了上述技術(shù)方案，本發(fā)明提出一種改善NMOS器件載流子遷移率的方法，通過優(yōu)化二氧化硅(SiO2)與硅襯底(Si-substrate)的接觸面可以有效的提高載流子遷移率，即通過在柵氧制備過程中，根據(jù)最后所需柵氧電性厚度目標(biāo)，通過優(yōu)化硅基氧化物的氧化時(shí)間來控制氧化層厚度，再通過調(diào)節(jié)去耦等離子氮化(Decouple Plasma Nitridation，簡(jiǎn)稱DPN)工藝的時(shí)間或功率，以及精確優(yōu)化快速氮化退火(Post Nitridation Anneal，簡(jiǎn)稱PNA)工藝的時(shí)間，使得在基底氧化物層與硅襯底接觸面上具有少量的氮，以提高其電子的遷移率，從而改善NMOS晶體管的性能。以上對(duì)本發(fā)明的具體實(shí)施例進(jìn)行了詳細(xì)描述，但其只是作為范例，本發(fā)明并不限制于以上描述的具體實(shí)施例。對(duì)于本領(lǐng)域技術(shù)人員而言，任何對(duì)本發(fā)明進(jìn)行的等同修改和替代也都在本發(fā)明的范疇之中。因此，在不脫離本發(fā)明的精神和范圍下所作的均等變換和修改，都應(yīng)涵蓋在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種改善NMOS器件載流子遷移率的方法，其特征在于，包括以下步驟步驟Sl 在一硅襯底上生長(zhǎng)基底氧化物層后，采用去耦等離子氮化工藝，氮化該基底氧化物層；步驟S2 采用快速氮化退火工藝修復(fù)去耦等離子氮化工藝時(shí)的等離子損傷及氮?dú)馀菽{(diào)剖工藝，淀積多晶硅柵；其中，修復(fù)后的氧化物層中的氮部分位于其與硅襯底的接觸面上。
2.根據(jù)權(quán)利要求1所述的改善NMOS器件載流子遷移率的方法，其特征在于，采用快速加熱氧化工藝或原位水氣生成工藝，在硅襯底上生長(zhǎng)基底氧化物層。
3.根據(jù)權(quán)利要求1所述的改善NMOS器件載流子遷移率的方法，其特征在于，基底氧化物層的厚度為7-15A。
4.根據(jù)權(quán)利要求1所述的改善NMOS器件載流子遷移率的方法，其特征在于，氮化基底氧化物層的氮的劑量為2E15atom/cm2-8E15atom/cm2。
5.根據(jù)權(quán)利要求1所述的改善NMOS器件載流子遷移率的方法，其特征在于，去耦等離子氮化工藝采用軟等離子進(jìn)行氮化工藝。
6.根據(jù)權(quán)利要求1所述的改善NMOS器件載流子遷移率的方法，其特征在于，快速氮化退火工藝的溫度為1000-1100°C。
7.根據(jù)權(quán)利要求1所述的改善NMOS器件載流子遷移率的方法，其特征在于，快速氮化退火工藝的退火時(shí)間為30-100秒。
8.根據(jù)權(quán)利要求1所述的改善NMOS器件載流子遷移率的方法，其特征在于，基底氧化物層的材質(zhì)為二氧化硅。
全文摘要
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種改善NMOS器件載流子遷移率的方法。本發(fā)明公開了一種改善NMOS器件載流子遷移率的方法，通過在柵氧制備過程中，根據(jù)最后所需柵氧電性厚度目標(biāo)，通過優(yōu)化硅基氧化物的氧化時(shí)間來控制氧化層厚度，再通過調(diào)節(jié)去耦等離子氮化工藝的時(shí)間或功率，以及精確優(yōu)化快速氮化退火工藝的時(shí)間，使得在基底氧化物層與硅襯底接觸面上具有少量的氮，以提高其電子的遷移率，從而改善NMOS晶體管的性能。
文檔編號(hào)H01L21/336GK102427042SQ201110222138
公開日2012年4月25日 申請(qǐng)日期2011年8月4日 優(yōu)先權(quán)日2011年8月4日
發(fā)明者謝欣云, 陳玉文 申請(qǐng)人:上海華力微電子有限公司