專利名稱：常關(guān)型高電子遷移率晶體管的制作方法
技術(shù)領(lǐng)域：
本申請涉及常關(guān)型高電子遷移率晶體管(normally-off high electron mobilitytransistor)，具體地，涉及柵極區(qū)中無p型摻雜的常關(guān)型高電子遷移率晶體管。
背景技術(shù)：
傳統(tǒng)的高電子遷移率晶體管(HEMT)(也稱為異質(zhì)結(jié)構(gòu)FET (HFET)或者調(diào)制摻雜FET(MODFET))典型地以GaN技術(shù)制造，并且通常由負(fù)閾值電壓表征。即，即使未向柵電極施加任何的電壓來導(dǎo)通晶體管，電流仍在器件的源極端和漏極端之間流動。事實上，在GaN技術(shù)中，經(jīng)由源極端和漏極端之間的應(yīng)變和偏正效應(yīng)無需向柵電極施加任何的電壓而自動地生成細(xì)溝道(thin channel)(反轉(zhuǎn)層)。因此，通常將所述器件稱為常開型( normally-on)。HEMT的常開特征為GaN技術(shù)的固有屬性，并且將GaN技術(shù)的應(yīng)用范圍局限于電源為可用的以產(chǎn)生切斷GaN器件所需的負(fù)電壓的那些應(yīng)用。此外，常開特征使驅(qū)動GaN晶體管所需的電路設(shè)計復(fù)雜化。已經(jīng)嘗試制造常關(guān)型GaN HEMT,即，具有正閾值電壓的GaN晶體管。例如，p型摻雜GaN材料的薄層(20nm-50nm)可形成于柵電極下。該薄p型GaN層耗盡柵電極下的反轉(zhuǎn)層，從而將閾值電壓移至正值。所述薄P型GaN層生成垂直場，所述垂直場耗盡和増加(populate)在阻擋層(通常為AlGaN層)下自然出現(xiàn)的反轉(zhuǎn)溝道。此外，由施加至柵電極的電壓所產(chǎn)生的垂直場允許將反轉(zhuǎn)層調(diào)制為導(dǎo)通和切斷。然而，與傳統(tǒng)的硅技術(shù)不同，諸如GaN的大帶隙材料的摻雜并不是微不足道的。事實上，制造薄P型摻雜GaN層需要非常復(fù)雜的處理。此外，由于GaN層的不均勻摻雜，尤其由于在暴露的GaN表面處p型摻雜物元素的表面累積，會出現(xiàn)閾值電壓不穩(wěn)。此外，通過柵電極下的P_n結(jié)的存在來限制器件所能承受的最大柵極電壓。一旦達(dá)到p_n結(jié)的內(nèi)置電壓，大且可能有害的柵極泄漏直接從柵極接點流向源電極和漏電極。使用柵電極下的P型摻雜的GaN層還限制了器件跨導(dǎo)，這是因為柵電極與反轉(zhuǎn)溝道隔開了與p型GaN層厚度相對應(yīng)的距離。P型摻雜GaN層產(chǎn)生約IV的低閾值電壓。理論上，可通過增加p型GaN層的厚度來増加閾值電壓。然而，器件的跨導(dǎo)作為P型GaN層厚度的函數(shù)而降低，并且如果所述層厚度變得太大，則器件變得不可用。

發(fā)明內(nèi)容
根據(jù)常關(guān)型晶體管的實施方式，所述晶體管包括 第一 III-V半導(dǎo)體材料區(qū)；在第一區(qū)上的第二 III-V半導(dǎo)體材料區(qū)；在第二區(qū)上的第三III-V半導(dǎo)體材料區(qū)；以及相鄰于第三區(qū)的至少ー個側(cè)壁的柵電扱。第一區(qū)提供了晶體管的溝道。第二區(qū)介于第一區(qū)和第三區(qū)之間，并且具有比第一區(qū)帶隙寬的帶隙。第二區(qū)還引起溝道中的2D電子氣(2DEG)。第三區(qū)提供了晶體管的柵極，并且具有足以耗盡溝道中2D電子氣的厚度，從而使得晶體管具有正閾值電壓。根據(jù)常關(guān)型晶體管的另ー個實施方式，所述晶體管包括III-V半導(dǎo)體材料緩沖區(qū)；在緩沖區(qū)上的III-V半導(dǎo)體材料阻擋區(qū)；在阻擋區(qū)上的III-V半導(dǎo)體材料柵極區(qū)，使得阻擋區(qū)介于緩沖區(qū)和柵極區(qū)之間；以及相鄰于柵極區(qū)的柵電扱。阻擋區(qū)具有比緩沖區(qū)帶隙寬的帶隙。柵極區(qū)為未摻雜的或者為n型摻雜的，并且足夠厚以耗盡緩沖區(qū)中的2D電子氣，從而使得晶體管具有正閾值電壓。根據(jù)常關(guān)型晶體管的另ー個實施方式，所述晶體管包括第一 GaN層；在第一 GaN層上的AlGaN層；在AlGaN層上的第二 GaN層，使得AlGaN層介于第一 GaN層和第二 GaN層之間；以及相鄰于第二 GaN層的柵電極。第二 GaN層為未摻雜的或者為n型摻雜的，并且至少為150nm厚。根據(jù)制造常關(guān)型晶體管的方法實施方式，所述方法包括形成第一 III-V半導(dǎo)體材料區(qū)；以及在第一區(qū)上形成第二 III-V半導(dǎo)體材料區(qū)，第二區(qū)具有比第一區(qū)帶隙寬的帶隙。所述方法進(jìn)ー步包括在第二區(qū)上形成第三III-V半導(dǎo)體材料區(qū)，使得第二區(qū)介于第一區(qū)和第三區(qū)之間，第三區(qū)具有足以耗盡溝道中2D電子氣(2DEG)的厚度，從而使 得晶體管具有正閾值電壓；以及相鄰于第三區(qū)的至少ー個側(cè)壁形成柵電扱。本領(lǐng)域技術(shù)人員在閱讀以下詳細(xì)描述并且參考附圖之后，將考慮另外特征和優(yōu)點。


圖中的元件沒有必要彼此成比例繪制。相同的參考數(shù)字表示相應(yīng)的相似部分?？梢詫⑹境龅母鞣N實施方式的特征進(jìn)行組合，除非它們相互排斥。實施方式在附圖中進(jìn)行了描述并在以下描述中詳細(xì)說明。圖I示出根據(jù)實施方式的常關(guān)型HEMT的截面示意圖。圖2示出根據(jù)實施方式的常關(guān)型HEMT的截面示意圖。圖3示出根據(jù)實施方式的常關(guān)型HEMT的截面示意圖。圖4示出根據(jù)實施方式的常關(guān)型HEMT的截面示意圖。圖5示出根據(jù)實施方式的常關(guān)型HEMT的截面示意圖。圖6示出根據(jù)實施方式的常關(guān)型HEMT的截面示意圖。圖7A至圖7F示出根據(jù)實施方式的在常關(guān)型HEMT制造期間不同處理步驟處的半導(dǎo)體結(jié)構(gòu)的截面示意圖。圖8A至圖SE示出根據(jù)實施方式的在常關(guān)型HEMT制造期間不同處理步驟處的半導(dǎo)體結(jié)構(gòu)的截面示意圖。圖9A至圖9F示出根據(jù)實施方式的在常關(guān)型HEMT制造期間不同處理步驟處的半導(dǎo)體結(jié)構(gòu)的截面示意圖。
具體實施例方式圖I示出了常關(guān)型HEMT的實施方式。HEMT被視為常關(guān)型，這是因為所述器件具有正閾值電壓。高電子遷移率晶體管包括=III-V半導(dǎo)體材料的緩沖區(qū)100 ;在緩沖區(qū)100上的III-V半導(dǎo)體材料的阻擋區(qū)110 ;在阻擋區(qū)110上使得阻擋區(qū)110介于緩沖區(qū)100和柵極區(qū)120之間的III-V半導(dǎo)體材料的柵極區(qū)120 ;以及與柵極區(qū)120相鄰的柵電極130。緩沖區(qū)100提供電連接HEMT的源極(S)端和漏極(D)端的溝道(反轉(zhuǎn)層)。源極端和漏極端可電接觸各電極140、142。阻擋區(qū)110具有比緩沖區(qū)100寬的帶隙，并在溝道中引起由圖I中虛線所示的2D電子氣(2DEG)。S卩，阻擋區(qū)110為溝道中2D電子氣供應(yīng)電荷。由于外延處理，與阻擋區(qū)110相鄰的柵極區(qū)120為未摻雜的或者為n型或者p型(無意)輕摻雜的。即，外延處理導(dǎo)致在并未在所處理的步驟或多個步驟中被故意摻雜的柵極區(qū)120中存在有源摻雜原子(active dopant atom)。不管柵極區(qū)是未摻雜或是摻雜,柵極區(qū)120為足夠厚以耗盡溝道中2DEG，使得HEMT具有正閾值電壓，并且因此被視為常關(guān)。通過選擇柵極區(qū)120厚度，使得溝道中2DEG被耗盡，為了耗盡，柵極區(qū)120不必p型摻雜。HEMT的總電場被拆開或者分尚為垂直分量(Ey)和水平分量(Ex)?？瑟毩⒌厥褂秒妶龅拇怪焙退椒至恳源蜷_和關(guān)閉HEMT。如果相對厚，未摻雜或者n型或者p型輕摻雜的柵極區(qū)120確保HEMT為常關(guān)而無需要求對該區(qū)域進(jìn)行p型摻雜。此外，HEMT的閾值電壓的可調(diào)范圍可擴展為更多正值。此外，通過消除柵電極之下的P_n結(jié)并且通過具有極高效勢壘高度的肖特基(Schottky)柵極來替代所述p-n結(jié)，可以顯著降低不期望的柵極泄漏。因此，允許最大柵極電壓超過15V，而無任何大量的柵極泄漏。此外，由于溝 道上柵電極130所施加的改善的控制，所以實現(xiàn)了跨導(dǎo)的增加。在一個實施方式中，緩沖區(qū)100和柵極區(qū)120均包括未摻雜或者n型或者p型輕(無意)摻雜GaN，而阻擋區(qū)110包括AlGaN。AlGaN阻擋區(qū)110可包括具有不同Al濃度的多個AlGaN層。此外或者可選地，GaN緩沖區(qū)100可包括Al。GaN緩沖區(qū)100中的Al濃度低于整個AlGaN阻擋區(qū)110中的Al濃度。在另ー個實施方式中，阻擋區(qū)110包括與GaN晶格匹配的材料,例如,諸如InAIN。在一個實施方式中，柵極區(qū)120為未摻雜或者n型或者p型輕摻雜GaN層，所述層具有約150nm至200nm或者更大的厚度(TsX該相對厚的GaN柵極層120產(chǎn)生了耗盡在柵極下溝道中的2DEG的垂直場(Ey)，從而實現(xiàn)了常關(guān)型器件。GaN柵極層120上拉導(dǎo)導(dǎo)帯，因此耗盡溝道。因此，可調(diào)整GaN柵極層120的厚度，使得HEMT具有可控的正閾值電壓。在一個實施方式中，GaN柵極層120寬度(We)約在IOOnm至500nm之間。如果GaN柵極層120寬度減少至幾百納米的范圍，則溝道可通過垂直電場(Ey)以及如圖I中示意性示出的橫向邊緣電容(lateral fringe capacitance) (Cfl, Cf2)來控制。因此,相對于傳統(tǒng)的P型GaN方法，利用了ニ維效果，這增加了調(diào)整HEMT的電學(xué)特性的自由度。此外，有效肖特基勢壘高度隨著GaN柵極厚度的増加而增加，并且這里所披露的數(shù)值范圍允許將超過15V的電壓施加至柵電極130而不會引起任何顯著的柵極泄露。通過消除柵極區(qū)120和阻擋區(qū)110之間的p-n結(jié)并且通過用具有極高效阻擋的肖特基(Schottky)柵極來替代所述P-n結(jié)，顯著地降低了不期望的柵極泄漏。通過擴展有效肖特基(Schottky)勢壘高度抑制了柵極泄漏。即使在例如6V以上的高柵極電壓處，用于HEMT的柵極漏電流也可減少至比漏極電流低幾個數(shù)量級的大小。常關(guān)型HEMT的柵電極130通過絕緣材料150與阻擋區(qū)110隔開。絕緣材料150防止柵電極130接觸阻擋區(qū)110，防止肖特基(Schottky)勢壘被打開，這將導(dǎo)致較低的最大柵極電壓。在一個實施方式中，絕緣材料150為厚度(Tins)在30nm和80nm之間的氮化層。柵電極130還沿柵極區(qū)120的側(cè)壁122、124中的至少ー個設(shè)置，如圖I所示。通過將柵電極130僅設(shè)置在柵極區(qū)120側(cè)壁122、124上，可實現(xiàn)器件電學(xué)特性的更精確的控制。該配置提供了柵極區(qū)120左側(cè)和右側(cè)上的単獨柵極偏置。柵電極130還可覆蓋柵極區(qū)120頂側(cè)126，如圖2所示。在另ー個實施方式中，柵電極130通過柵極介電材料層160與柵極區(qū)120隔開，如圖3所示。圖4示出常關(guān)型HEMT的另ー個實施方式。根據(jù)本實施方式，HEMT柵極區(qū)120由被柵電極130彼此橫向分開的兩個不同部分120’、120”形成。通過以此方式將柵極區(qū)分離為兩個不同的柱狀體(pillar)或者片狀體(fin) 120’、120”，短溝道效應(yīng)對HEMT的特性幾乎沒有不利影響。例如，可以顯著降低DIBL(drain-induced barrier lowering,漏極引導(dǎo)阻擋降低)而基本上不會影響HEMT的電流驅(qū)動能力。圖4中未示出源電極和漏電極。圖5示出了具有被柵電極130橫向彼此分開的分離成三個不同區(qū)域120’、120”、120”’的柵極區(qū)120的常關(guān)型HEMT。一般地，柵極區(qū)120可被分離或者分割成任何期望數(shù)目的橫向隔開部分。圖5中未示出源電極和漏電極。
圖6示出了常關(guān)型HEMT的另ー實施方式。根據(jù)本實施方式，柵極區(qū)120具有錐形側(cè)壁122、124。具體地，柵極區(qū)120的背離阻擋區(qū)110的側(cè)面126的寬度(Wra)小干與柵極區(qū)120的鄰接阻擋區(qū)110的底側(cè)128的寬度(WBQT)。在一個實施方式中，Wbqt至少比Wtqp大4倍。圖6中未示出源電極和漏電極。本文所描述的常關(guān)型HEMT可通過形成第一 III-V半導(dǎo)體材料(諸如GaN)區(qū)來制造。第一區(qū)形成包括HEMT的溝道的緩沖區(qū)?？梢酝ㄟ^任何合適的傳統(tǒng)技術(shù)(例如，通過異質(zhì)外延)在諸如娃、藍(lán)寶石或者SiC的兼容性基板上形成第一區(qū),或者可通過在AlN、Si上或者在鎵酸鋰或者其他復(fù)合氧化物上形成第一區(qū)來形成第一區(qū)。例如，對于嚴(yán)重晶格失配基板，設(shè)置諸如GaN或者AlN的成核層，第一(緩沖)區(qū)形成于成核層上。然后，諸如AlGaN或者InAlN的第二 III-V半導(dǎo)體材料區(qū)通過任何合適的傳統(tǒng)技術(shù)(例如，通過外延生長)形成在第一(緩沖)區(qū)上。第二區(qū)形成HEMT的阻擋區(qū)，所述阻擋區(qū)為溝道中的2DEG供應(yīng)電荷并且用作肖特基柵極勢魚(Schottky-gate barrier,肖特基柵極阻擋)。第二(阻擋)區(qū)的帶隙比第一(緩沖)區(qū)的帶隙寬。第三III-V半導(dǎo)體材料區(qū)然后通過任何合適的傳統(tǒng)技術(shù)(例如，通過外延生長)形成在第二(阻擋)區(qū)上，使得第二(阻擋)區(qū)介于第一(緩沖)區(qū)和第三(柵極)區(qū)之間。第三(柵極)區(qū)具有足以耗盡形成在第一(緩沖)區(qū)中的溝道中的2DEG的厚度，從而使得HEMT具有正閾值電壓。然后相鄰于第三(柵極)區(qū)的至少ー個側(cè)壁形成柵電扱。柵電極可設(shè)置在第三(柵極)區(qū)的ー個以上側(cè)壁和/或頂側(cè)上。圖7A至圖7F示出制造常關(guān)型HEMT的一個實施方式。根據(jù)本實施方式，通過在諸如AlGaN的阻擋區(qū)210上生長(未圖案化)GaN外延層200來形成第三(柵極)區(qū)，如圖7A所示。阻擋區(qū)210設(shè)置于諸如GaN的緩沖區(qū)220上。GaN外延層200可具有約150nm至200nm的厚度(TsX例如通過傳統(tǒng)的光刻處理，蝕刻GaN外延層200以形成HEMT的柵極區(qū)200’，如圖7B所示。GaN柵極區(qū)可具有約200nm至500nm的寬度(We)。在蝕刻GaN外延層200之后，在柵極區(qū)200’和阻擋區(qū)210上沉積諸如氮化物的鈍化層230。這樣，柵極區(qū)200’和阻擋區(qū)210兩者均由鈍化層230覆蓋，如圖7C所示。然后，例如通過CMP (化學(xué)機械拋光)將鈍化層230平坦化，在柵極區(qū)200’頂部暴露之后停止，如圖7D所示。然后，蝕刻鈍化層230以部分暴露柵極區(qū)200’的各側(cè)壁202、204，如圖7E所示。剩余絕緣材料230的厚度影響HEMT的正閾值電壓(通過邊緣電容Cfl、Cf2)，因此，期望回蝕處理的精確控制?？墒褂枚〞r蝕刻處理，或者可選地(可替換地)，可在蝕刻期間執(zhí)行(現(xiàn)場)光學(xué)層厚度測量，以確定蝕刻處理應(yīng)該何時停止。在任ー情況下，柵極區(qū)側(cè)壁202、204上部被暴露。導(dǎo)電材料240 (諸如金屬)然后相鄰于柵極區(qū)200’的暴露側(cè)壁202、204 (以及可選地頂側(cè))沉積，以形成柵電極，所述柵電極通過剰余的絕緣材料230與阻擋區(qū)210隔開，如圖7F所示。圖8A至圖8E示出制造常關(guān)型HEMT的另ー個實施方式。根據(jù)本實施方式，在GaN緩沖層310上生長(未圖案化的)AlGaN外延層300，如圖8A所示。然后在AlGaN阻擋層300上沉積諸如氮化物的鈍化層320，如圖8B所示。在絕緣鈍化材料320中蝕刻開ロ 322以暴露AlGaN阻擋層300的一部分，如圖8C所示。在AlGaN層300的暴露的部分上的開ロ 322中選擇性地生長GaN外延層330，以形成柵極區(qū)，如圖8D所示。柵極區(qū)330具有比絕緣鈍化材料320厚度更大的厚度，使得柵極區(qū)330的側(cè)壁332、334被部分暴露。然后相鄰于柵極區(qū)330的暴露側(cè)壁332、334 (以及可選地頂側(cè))沉積諸如金屬的導(dǎo)電 材料340，以形成柵電極，所述柵電極通過剰余的絕緣材料320與AlGaN阻擋層300隔開，如圖SE所示。圖9A至圖9F示出制造HEMT的另ー個實施方式。根據(jù)本實施方式，通過在GaN緩沖層410上生長(未圖案化的)AlGaN外延層400來形成阻擋區(qū)，如圖9A所示。然后，在AlGaN阻擋層400上沉積氮化層420，并且在氮化層420上沉積氧化層430，如圖9B所示。穿過氧化層430和氮化層420蝕刻開ロ 432以暴露AlGaN阻擋層400的上部部分，如圖9C所示。然后通過蝕刻AlGaN層400在AlGaN阻擋層400的暴露部分中形成凹槽402，如圖9D所示。相應(yīng)地，AlGaN阻擋層400在中間區(qū)具有第一厚度(Tbi)而在其他處具有第二厚度(Tb2)，其中，TB2>TB1。在AlGaN阻擋層400的凹槽部分上的開ロ 432中選擇性地生長GaN外延層440，以形成柵極區(qū)，如圖9E所示。去除氧化層430，并且相鄰于柵極區(qū)440的暴露側(cè)壁442、444 (以及可選地頂側(cè))沉積諸如金屬的導(dǎo)電材料450，以形成柵電極，所述柵電極通過剩余的氮化層420與AlGaN阻擋層400隔開，如圖9F所示。在上述各制造實施方式中，例如，如圖3所示，在柵電極形成之前，可形成覆蓋柵極區(qū)的柵極介電材料。為了便于描述，使用諸如“在…之下”、“在…下面”、“下部”、“在…之上”、“上部”等空間相對術(shù)語來說明第一元件相對于第二元件的配置。這些術(shù)語意為包括除了圖中所示的不同定向之外的器件的不同定向。此外，還諸如“第一”、“第二”等的術(shù)語來描述各種元件、區(qū)域、部分等，并且也不是為了限制。在整個描述中，相同術(shù)語表示相同的元件。如本文中所使用，術(shù)i吾“具有(having)”,含有(containing)”、"包含(including) ”、“包括(comprising)”等為開放性的術(shù)語,表示所述元件或者特征的存在,但并不排除另外的元件或者特征。除非上下文另外清楚的表示，否則冠詞“ー(a)”、“一(an)”和“所述(the ) ”意在包括復(fù)數(shù)以及単數(shù)。應(yīng)該理解的是，本文所述的不同實施方式的特征可彼此組合，除非另外特別指出。雖然本文已經(jīng)示出和描述特定實施方式，但是本領(lǐng)域普通技術(shù)人員應(yīng)該理解的是，對于示出和描述的特定的實施方式，在不脫離本發(fā)明范圍情況下可以替換各種選擇和/或等同實施。本申請意在涵蓋這里所討論的特定實施方式的任何修改或變形。因此，本發(fā)明意在僅由權(quán)利要求和其等同替換所限制。
權(quán)利要求
1.一種常關(guān)型晶體管，包括 第一 III-V半導(dǎo)體材料區(qū)，提供所述晶體管的溝道； 在所述第一區(qū)上的第二 III-V半導(dǎo)體材料區(qū)，所述第二區(qū)具有比所述第一區(qū)的帶隙寬的帶隙，并在所述溝道中引起2D電子氣(2DEG)； 在所述第二區(qū)上的第三III-V半導(dǎo)體材料區(qū)，使得所述第二區(qū)介于所述第一區(qū)和所述第三區(qū)之間，所述第三區(qū)提供所述晶體管的柵極，并且具有足以耗盡所述溝道中的2DEG的厚度，從而使得所述晶體管具有正閾值電壓；以及 柵電極，相鄰于所述第三區(qū)的至少一個側(cè)壁。
2.根據(jù)權(quán)利要求I所述的常關(guān)型晶體管，其中，所述柵電極通過絕緣材料與所述第二區(qū)隔開。
3.根據(jù)權(quán)利要求2所述的常關(guān)型晶體管，其中，所述絕緣材料包括SiN，并且具有介于30nm和80nm之間的厚度。
4.根據(jù)權(quán)利要求I所述的常關(guān)型晶體管，其中，所述第三區(qū)是未摻雜的。
5.根據(jù)權(quán)利要求I所述的常關(guān)型晶體管，其中，所述第三區(qū)至少為150nm厚。
6.根據(jù)權(quán)利要求I所述的常關(guān)型晶體管，其中，所述柵電極設(shè)置在所述第三區(qū)的相對的側(cè)壁上以及所述第三區(qū)的背離所述第二區(qū)的一側(cè)上。
7.根據(jù)權(quán)利要求I所述的常關(guān)型晶體管，其中，所述第二區(qū)包括AlGaN或者InAIN。
8.根據(jù)權(quán)利要求I所述的常關(guān)型晶體管，其中，所述晶體管在所述第二區(qū)和所述第三區(qū)之間的界面處沒有P-η結(jié)。
9.根據(jù)權(quán)利要求I所述的常關(guān)型晶體管，其中，所述晶體管可操作為承受施加至所述柵電極的至少IOV的柵極電壓。
10.根據(jù)權(quán)利要求I所述的常關(guān)型晶體管，其中，所述第三區(qū)具有介于IOOnm和500nm之間的寬度。
11.根據(jù)權(quán)利要求I所述的常關(guān)型晶體管，其中，所述第三區(qū)被分開為多個部分，所述多個部分通過所述柵電極彼此隔開。
12.根據(jù)權(quán)利要求I所述的常關(guān)型晶體管，其中，所述第三區(qū)具有錐形側(cè)壁。
13.根據(jù)權(quán)利要求12所述的常關(guān)型晶體管，其中，所述第三區(qū)的相鄰于所述第二區(qū)的一側(cè)寬度比所述第三區(qū)的背離所述第二區(qū)域的相對側(cè)至少寬4倍。
14.根據(jù)權(quán)利要求I所述的常關(guān)型晶體管，其中，所述柵電極通過柵極介電材料與所述第三區(qū)隔開。
15.一種常關(guān)型晶體管，包括III-V半導(dǎo)體材料緩沖區(qū)； 在所述緩沖區(qū)上的πι-v半導(dǎo)體材料阻擋區(qū)，所述阻擋區(qū)具有比所述緩沖區(qū)的帶隙寬的帶隙； 在所述阻擋區(qū)上的III-V半導(dǎo)體材料柵極區(qū)，使得所述阻擋區(qū)介于所述緩沖區(qū)和所述柵極區(qū)之間，所述柵極區(qū)為未摻雜的或者為η型摻雜的，并且足夠厚以耗盡所述緩沖區(qū)中的2D電子氣，從而使得所述晶體管具有正閾值電壓；以及 柵電極，相鄰于所述柵極區(qū)。
16.根據(jù)權(quán)利要求15所述的常關(guān)型晶體管，其中，所述阻擋區(qū)在柵極區(qū)正下方處較薄，而在其他處較厚。
17.一種常關(guān)型晶體管，包括 第一 GaN層； 在所述第一 GaN層上的AlGaN層； 在所述AlGaN層上的第二 GaN層，使得所述AlGaN層介于所述第一 GaN層和所述第二GaN層之間，所述第二 GaN層為未摻雜的或者為η型摻雜的，并且至少為150nm厚；以及柵電極，相鄰于所述第二 GaN層。
18.根據(jù)權(quán)利要求17所述的常關(guān)型晶體管，其中，所述AlGaN層包括具有不同Al濃度的多個AlGaN層。
19.根據(jù)權(quán)利要求17所述的常關(guān)型晶體管，其中，所述第一GaN層包括Al，并且所述第一 GaN層中的Al濃度低于整個AlGaN層中的Al濃度。
20.一種制造常關(guān)型晶體管的方法，包括 形成第一 III-V半導(dǎo)體材料區(qū)； 在所述第一區(qū)上形成第二 III-V半導(dǎo)體材料區(qū)，所述第二區(qū)具有比所述第一區(qū)的帶隙寬的帶隙； 在所述第二區(qū)上形成第三III-V半導(dǎo)體材料區(qū)，使得所述第二區(qū)介于所述第一區(qū)和所述第三區(qū)之間，所述第三區(qū)具有足以耗盡所述第一區(qū)中的2D電子氣的厚度，從而使得所述晶體管具有正閾值電壓；以及 相鄰于所述第三區(qū)的至少一個側(cè)壁形成柵電極。
21.根據(jù)權(quán)利要求20所述的方法，其中，形成所述第三區(qū)包括蝕刻生長在所述第二區(qū)上的GaN外延層。
22.根據(jù)權(quán)利要求21所述的方法，進(jìn)一步包括 在蝕刻GaN外延層以形成所述第三區(qū)之后沉積絕緣材料，使得所述第二區(qū)和所述第三區(qū)由所述絕緣材料覆蓋； 蝕刻所述絕緣材料以部分暴露所述第三區(qū)的各側(cè)壁；以及 相鄰于所述第三區(qū)的所述暴露的側(cè)壁沉積導(dǎo)電材料，以形成柵電極，所述柵電極通過剩余絕緣材料與所述第二區(qū)隔開。
23.根據(jù)權(quán)利要求20所述的方法，其中，形成第三區(qū)包括 在所述第二區(qū)上沉積絕緣材料； 在所述絕緣材料中蝕刻開口，以暴露所述第二區(qū)的一部分； 在所述第二區(qū)的所述暴露的部分上的所述開口中選擇性地生長GaN外延層，以形成第三區(qū)，所述第三區(qū)具有比所述絕緣材料的厚度厚的厚度，從而使得所述第三區(qū)的側(cè)壁被部分暴露；以及 相鄰于所述第三區(qū)的所述暴露的側(cè)壁沉積導(dǎo)電材料，以形成柵電極，所述柵電極通過所述絕緣材料與所述第二區(qū)隔開。
24.根據(jù)權(quán)利要求20所述的方法，其中，形成所述第三區(qū)包括 在所述第二區(qū)上沉積氮化層； 在所述氮化層上沉積氧化層； 在所述氮化層和所述氧化層中蝕刻開口，以暴露所述第二區(qū)的一部分；在所述第二區(qū)的所述暴露的部分中形成凹槽； 在所述第二區(qū)的凹槽部分上的開口中選擇性地生長GaN外延層，以形成第三區(qū)，所述第三區(qū)具有比所述氮化層的厚度厚的厚度，使得所述第三區(qū)的側(cè)壁被部分地暴露； 去除所述氧化層；以及 相鄰于所述第三區(qū)的暴露的側(cè)壁沉積導(dǎo)電材料，以形成柵電極，所述柵電極通過所述氮化層與所述第二區(qū)隔開。
25.根據(jù)權(quán)利要求20所述的方法，進(jìn)一步包括在柵電極形成之前，形成覆蓋所述第三區(qū)的柵極介電材料。
26.根據(jù)權(quán)利要求20所述的方法，其中，所述第三區(qū)由于外延處理而被摻雜。
全文摘要
本發(fā)明公開了一種常關(guān)型高電子遷移率晶體管，包括第一III-V半導(dǎo)體材料區(qū)；在第一區(qū)上的第二III-V半導(dǎo)體材料區(qū)；在第二區(qū)上的第三III-V半導(dǎo)體材料區(qū)；以及相鄰于第三區(qū)的至少一個側(cè)壁的柵電極。第一區(qū)提供了晶體管的溝道。第二區(qū)具有比第一區(qū)帶隙寬的帶隙，并且引起溝道中的2D電子氣(2DEG)。第二區(qū)介于第一區(qū)和第三區(qū)之間。第三區(qū)提供了晶體管的柵極，并且具有足以耗盡溝道中2D電子氣的厚度，從而使得晶體管具有正閾值電壓。
文檔編號H01L21/335GK102769034SQ20121013592
公開日2012年11月7日 申請日期2012年5月3日 優(yōu)先權(quán)日2011年5月4日
發(fā)明者吉貝托·庫拉托拉, 奧利弗·黑貝倫, 詹毛羅·波佐維沃 申請人:英飛凌科技奧地利有限公司