本公開的實施例涉及一種薄膜晶體管及其制備方法、陣列基板和顯示裝置。

背景技術(shù)：

隨著生活水平的提高，當前用戶對顯示產(chǎn)品的要求也越來越高，尤其是在顯示畫面質(zhì)量的提升方面。但是，因受傳統(tǒng)薄膜晶體管的結(jié)構(gòu)限制，使用薄膜晶體管作為子像素的開關(guān)元件的顯示產(chǎn)品畫面閃爍的問題始終不能消除或改善，因此，如何有效改善這種顯示產(chǎn)品的畫面閃爍等不良成為當前各廠家面臨的難題。

公開內(nèi)容

本公開至少一個實施例提供一種薄膜晶體管及其制備方法、陣列基板和顯示裝置。

本公開至少一個實施例提供一種薄膜晶體管，包括：襯底基板以及設(shè)置于所述襯底基板上的柵電極和柵絕緣層；有源層，所述柵絕緣層設(shè)置于所述有源層和所述柵電極之間；所述有源層包括溝道區(qū)和設(shè)置在所述溝道區(qū)至少一側(cè)的摻雜區(qū)；其中，所述柵絕緣層設(shè)置有凸起部，所述凸起部位于所述摻雜區(qū)和柵電極之間。

例如，在本公開實施例提供的薄膜晶體管中，其中，所述凸起部包括彼此間隔設(shè)置的第一凸起部和第二凸起部，所述摻雜區(qū)包括分別設(shè)置在所述溝道區(qū)兩側(cè)的第一摻雜區(qū)和第二摻雜區(qū)，所述第一凸起部位于柵電極和第一摻雜區(qū)之間，所述第二凸起部位于柵電極和第二摻雜區(qū)之間。

例如，在本公開實施例提供的薄膜晶體管中，其中，所述柵絕緣層還包括設(shè)置在所述第一凸起部和所述第二凸起部之間的間隔區(qū)域，所述間隔區(qū)域位于所述柵電極和所述溝道區(qū)之間。

例如，在本公開實施例提供的薄膜晶體管中，其中，所述第一凸起部還包括第一露出部，所述第一露出部在所述襯底基板上的正投影超出所述柵電極在所述襯底基板上的正投影，以及所述第二凸起部還包括第二露出部，所述第二露出部在所述襯底基板上的正投影超出所述柵電極在所述襯底基板上的正投影，并且所述第一露出部和所述第二露出部在所述襯底基板上的正投影位于所述有源層的在所述襯底基板上的正投影內(nèi)。

例如，在本公開實施例提供的薄膜晶體管中，其中，所述柵電極設(shè)置在所述有源層遠離所述襯底基板的一側(cè)。

例如，在本公開實施例提供的薄膜晶體管中，其中，所述柵絕緣層至少包括第一柵絕緣層和第二柵絕緣層，以及所述第二柵絕緣層設(shè)置于所述第一柵絕緣層的遠離所述有源層的一側(cè)，并且所述第二柵絕緣層被配置為所述凸起部。

例如，在本公開實施例提供的薄膜晶體管中，其中，所述第一絕緣層的氫含量比所述第二絕緣層的氫含量低。

本公開至少一個實施例提供一種陣列基板，包括上述任一實施例中的薄膜晶體管。

本公開至少一個實施例提供一種顯示裝置，包括上述任一實施例中的陣列基板。

本公開至少一個實施例提供一種薄膜晶體管的制備方法，包括：提供襯底基板；在所述襯底基板上依次形成有源層、柵絕緣層和柵電極；在所述有源層中形成溝道區(qū)以及位于所述溝道區(qū)至少一側(cè)的摻雜區(qū)；其中，所述柵絕緣層中形成有位于所述摻雜區(qū)和所述柵電極之間的凸起部。

例如，在本公開實施例提供的制備方法中，形成所述凸起部包括：在所述柵絕緣層中形成彼此間隔的第一凸起部和第二凸起部；以及形成所述摻雜區(qū)包括：在所述有源層中形成位于所述溝道區(qū)兩側(cè)的第一摻雜區(qū)和第二摻雜區(qū)；其中，所述第一凸起部位于柵電極和第一摻雜區(qū)之間，所述第二凸起部位于柵電極和第二摻雜區(qū)之間，以及所述第一輕摻雜區(qū)的離子注入濃度小于所述第一重摻雜區(qū)的離子注入濃度，所述第二輕摻雜區(qū)的離子注入濃度小于所述第二重摻雜區(qū)的離子注入濃度。

例如，本公開實施例提供的制備方法還可以包括：在所述柵絕緣層中形成間隔區(qū)域；其中，所述間隔區(qū)域位于所述第一凸起部和所述第二凸起部之間，并且所述間隔區(qū)域位于所述柵電極和所述溝道區(qū)之間。

例如，在本公開實施例提供的制備方法中，其中，所述第一凸起部包括第一露出部，所述第一露出部在所述襯底基板上的正投影超出所述柵電極在所述襯底基板上的正投影，以及所述第二凸起部包括第二露出部，所述第二露出部在所述襯底基板上的正投影超出所述柵電極在所述襯底基板上的正投影，并且所述第一露出部和所述第二露出部在所述襯底基板上的正投影位于所述有源層的在所述襯底基板上的正投影內(nèi)。

例如，在本公開實施例提供的制備方法中，其中，在所述有源層中形成所述摻雜區(qū)包括：以所述設(shè)置有第一凸起部和第二凸起部的柵絕緣層和柵電極為掩膜對有源層進行離子注入以在有源層上與第一露出部對應(yīng)的位置形成第一輕摻雜區(qū)，在第二露出部對應(yīng)的位置上形成第二輕摻雜區(qū)，以及在所述有源層的未與所述第一凸起部、所述第二凸起部和所述柵電極重疊的部分形成第一重摻雜區(qū)和第二重摻雜區(qū)；其中，所述第一輕摻雜區(qū)位于所述第一重摻雜區(qū)和所述溝道區(qū)之間，所述第二輕摻雜區(qū)位于所述第二重摻雜區(qū)和所述溝道區(qū)之間。

例如，本公開實施例提供的制備方法還可以包括：在形成所述第一重摻雜區(qū)、所述第二重摻雜區(qū)、所述第一輕摻雜區(qū)和所述第二輕摻雜區(qū)之后，對所述有源層進行退火工藝處理。

例如，在本公開實施例提供的制備方法中，其中，形成所述柵絕緣層還包括：在所述襯底基板上依次形成第一柵絕緣層和第二柵絕緣層；以及對所述第二柵絕緣層進行圖案化處理以形成凸起部。

附圖說明

為了更清楚地說明本公開實施例的技術(shù)方案，下面將對實施例的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅涉及本公開的一些實施例，而非對本公開的限制。

圖1a為一種薄膜晶體管的截面圖；

圖1b為圖1a所示的薄膜晶體管的局部示意圖；

圖1c～圖1f為圖1b所示的薄膜晶體管的一種制備過程圖；

圖2a為本公開一個實施例提供的薄膜晶體管的截面圖；

圖2b為圖2a所示的薄膜晶體管的局部示意圖；

圖2c為本公開另一個實施例提供的薄膜晶體管的截面圖；

圖3為本公開一實施例提供的陣列基板的部分截面圖；

圖4a～圖4i為本公開一個實施例提供的一種薄膜晶體管的制備方法的過程圖；以及

圖5a～圖5d為本公開一個實施例提供的一種陣列基板的制備方法的過程圖。

附圖標記：

100-襯底基板；200-緩沖層；210-第一緩沖層；220-第二緩沖層；300-有源層；301-第一摻雜區(qū)；302-第二摻雜區(qū)；310-第一重摻雜區(qū)；320-第一輕摻雜區(qū)；330-第二輕摻雜區(qū)；340-第二重摻雜區(qū)；350-溝道區(qū)；400-柵絕緣層；401-第一凸起部；402-第二凸起部；410-第一柵絕緣層；420-第二柵絕緣層；430-第一露出部分；440-第二露出部分；450-平坦部；460-間隔區(qū)域；500-柵電極；600-層間介質(zhì)層；610-第一層間介質(zhì)層；620-第二層間介質(zhì)層；700-源漏電極層；710-源電極；720-漏電極；800-平坦層；900-第一電極層；1001-第一過孔；1002-第二過孔；1003-第三過孔。

具體實施方式

為使本公開實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本公開實施例的附圖，對本公開實施例的技術(shù)方案進行清楚、完整地描述。顯然，所描述的實施例是本公開的一部分實施例，而不是全部的實施例。基于所描述的本公開的實施例，本領(lǐng)域普通技術(shù)人員在無需創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本公開保護的范圍。

除非另外定義，本公開使用的技術(shù)術(shù)語或者科學術(shù)語應(yīng)當為本公開所屬領(lǐng)域內(nèi)具有一般技能的人士所理解的通常意義。本公開中使用的“第一”、“第二”以及類似的詞語并不表示任何順序、數(shù)量或者重要性，而只是用來區(qū)分不同的組成部分?！鞍ā被蛘摺鞍钡阮愃频脑~語意指出現(xiàn)該詞前面的元件或者物件涵蓋出現(xiàn)在該詞后面列舉的元件或者物件及其等同，而不排除其他元件或者物件。“連接”或者“相連”等類似的詞語并非限定于物理的或者機械的連接，而是可以包括電性的連接，不管是直接的還是間接的?！吧稀薄ⅰ跋隆?、“左”、“右”等僅用于表示相對位置關(guān)系，當被描述對象的絕對位置改變后，則該相對位置關(guān)系也可能相應(yīng)地改變。

在薄膜晶體管中，多晶硅的有源層(包括低溫多晶硅或高溫多晶硅的有源層)比非晶硅的有源層具有更高的載流子遷移率等優(yōu)勢，所以多晶硅薄膜晶體管的應(yīng)用越來越廣泛。但是多晶硅的較高的載流子遷移率容易產(chǎn)生熱載流子效應(yīng)等，導致包括多晶硅有源層的薄膜晶體管出現(xiàn)閾值電壓漂移等問題。為了避免多晶硅有源層中的熱載流子效應(yīng)，通常會在多晶硅有源層的源第二摻雜區(qū)以及溝道區(qū)域中形成不同的摻雜濃度的摻雜區(qū)。此外，當前的薄膜晶體管，其柵電極金屬與柵絕緣層之間通常設(shè)置為平坦的界面，在此結(jié)構(gòu)下，有源層的摻雜區(qū)尤其是重摻雜區(qū)與柵電極之間會產(chǎn)生寄生電容。而且，因?qū)嶋H生產(chǎn)中的工藝精度有限等問題，不能精準控制有源層中的輕摻雜區(qū)的長度，最終導致薄膜晶體管的電學性能和電性均勻性較差。

圖1a為一種薄膜晶體管的截面圖，圖1b為圖1a所示的薄膜晶體管的局部示意圖。如圖1a和圖1b所示，薄膜晶體管可以包括：襯底基板100’以及依次設(shè)置在襯底基板100’上的緩沖層200’、有源層300’、柵絕緣層400’、柵電極510’、層間介質(zhì)層600’以及源漏電極層700’，有源層300’包括摻雜區(qū)和溝道區(qū)350’，摻雜區(qū)可以包括第一摻雜區(qū)和第二摻雜區(qū)，重摻雜區(qū)例如可以包括第一重摻雜區(qū)310’和第二重摻雜區(qū)340’，不與溝道區(qū)350’相鄰，輕摻雜區(qū)例如可以包括第一輕摻雜區(qū)320’和第二輕摻雜區(qū)330’，與溝道區(qū)350’相鄰。

柵電極510’可以在被施加導通信號時導通有源層300’，以使得源漏電極層700’的源電極710’和漏電極720’電連接。但是柵電極510’和有源層300’的摻雜區(qū)因部分重疊會產(chǎn)生較大的寄生電容。例如，在柵電極510’和第二摻雜區(qū)的重疊區(qū)域a處，因柵電極510’和第二摻雜區(qū)的距離較近，兩者之間產(chǎn)生的寄生電容較大，會影響薄膜晶體管的電學性能；此外，當前的薄膜晶體管是在有源層300’中形成摻雜區(qū)之后，再設(shè)置柵電極510’，如此不能精確控制有源層300’中的摻雜區(qū)例如第一輕摻雜區(qū)320’的位置和長度，導致柵電極510’和輕摻雜區(qū)之間對準的精度不高，影響薄膜晶體管的電均勻性。

圖1c～圖1f為圖1b所示的薄膜晶體管的一種制備過程圖，其為薄膜晶體管的局部結(jié)構(gòu)的制備過程圖。如圖1c～圖1f所示，該薄膜晶體管的制備過程可以包括：如圖1c所示，在襯底基板100上依次形成有源層300’、柵絕緣層400’和柵電極500’之后，通過摻雜工藝例如離子注入，以柵電極500’為掩膜在有源層300’中形成第一重摻雜區(qū)310’和第二重摻雜區(qū)340’；如圖1d所示，對柵電極500’進行圖案化處理，去除柵電極500’的l1和l2部分以得到柵電極510’；如圖1e所示，通過摻雜工藝例如離子注入，以柵電極510’為掩膜在有源層300’中形成第一輕摻雜區(qū)320’和第二輕摻雜區(qū)330’，此時，柵電極500’的被去除部分l1和l2可以限定第一輕摻雜區(qū)320’和第二輕摻雜區(qū)330’的形成位置，即可以輕摻雜區(qū)在形成過程中可以實現(xiàn)自對準；如圖1f所示，對有源層300’進行活化例如退過工藝處理，有源層300’中的摻雜區(qū)會擴散，因此摻雜區(qū)會與柵電極500’部分重疊。上述薄膜晶體管的制備方法，雖然可以使得輕摻雜區(qū)在形成過程中實現(xiàn)自對準，但是工藝繁瑣，而且在實際工藝中，因設(shè)備精度和工藝變動等因素，柵電極510’和輕摻雜區(qū)之間對準的精度不高。

本公開至少一個實施例提供一種薄膜晶體管及其制備方法、陣列基板和顯示裝置以解決上述技術(shù)問題。該薄膜晶體管包括：襯底基板以及設(shè)置于襯底基板上的柵電極和柵絕緣層；有源層，柵絕緣層設(shè)置于有源層和柵電極之間；有源層包括溝道區(qū)和設(shè)置在溝道區(qū)至少一側(cè)的摻雜區(qū)；其中，柵絕緣層設(shè)置有凸起部，凸起部位于摻雜區(qū)和柵電極之間。凸起部可以增加有源層中的摻雜區(qū)和柵電極之間的間隔距離，降低因摻雜區(qū)和柵電極重疊產(chǎn)生的寄生電容，可以提高薄膜晶體管的電學性能。

需要說明是，有源層中的摻雜區(qū)可以設(shè)置一個也可以設(shè)置兩個或兩個以上，凸起部也可以設(shè)置一個或一個以上，只要凸起部可以位于摻雜區(qū)和柵電極之間即可降低摻雜區(qū)和柵電極重疊部分產(chǎn)生的寄生電容。有源層中通常可以設(shè)置有兩個摻雜區(qū)，為便于解釋本公開實施例中的技術(shù)方案，在下述所有實施例中，以有源層中設(shè)置有兩個摻雜區(qū)以及凸起部也相應(yīng)設(shè)置為兩個(例如第一凸起部和第二凸起部)為例，對本公開實施例中的技術(shù)方案進行說明。

在本公開的下述實施例中，在垂直于襯底基板的方向上，凸起部與有源層的重疊可以包括：在垂直于襯底基板的方向上，凸起部在襯底基板上的正投影位于有源層在襯底基板上的正投影之內(nèi)；或者凸起部在襯底基板上的正投影位有源層在襯底基板上的正投影部分重合；或者凸起部在襯底基板上的正投影與部分有源層在襯底基板上的正投影完全重合。只要凸起部可以將其所在處的部分柵電極和部分有源層間隔開即可。

如上所述，如果柵電極和有源層中的部分區(qū)域例如摻雜區(qū)重疊，會產(chǎn)生寄生電容，而在本公開至少一個實施例提供的薄膜晶體管中，設(shè)置于柵絕緣層上的第一凸起部和第二凸起部可以增加有源層中的摻雜區(qū)和柵電極之間的間隔距離，從而可以降低因摻雜區(qū)和柵電極重疊產(chǎn)生的寄生電容，由此可以提高薄膜晶體管的電學性能；而且，在本公開至少一個實施例提供的薄膜晶體管中，第一凸起部分和第二凸起部分與柵電極為部分重疊，第一凸起部分和第二凸起部分未與柵電極重疊的部分還可以用于摻雜區(qū)例如輕摻雜區(qū)在形成過程中的自對準，工藝簡單，而且可以進一步提高薄膜晶體管的電性均勻性。

為便于解釋本公開的技術(shù)方案，下面通過幾個實施例對本公開的技術(shù)方案進行說明。

實施例一

本公開至少一個實施例提供一種薄膜晶體管，圖2a為本公開一個實施例提供的薄膜晶體管的截面圖，圖2b為圖2a所示的薄膜晶體管的局部示意圖。

本公開至少一個實施例提供一種薄膜晶體管，例如如圖2a和圖2b所示，該薄膜晶體管可以包括：襯底基板100以及依次設(shè)置于襯底基板100上的有源層300、柵絕緣層400、柵電極500，有源層300包括溝道區(qū)350和設(shè)置在溝道區(qū)350至少一側(cè)的摻雜區(qū)(圖中未示出，可以參考下述第一摻雜區(qū)301或第二摻雜區(qū)302所在位置)；其中，柵絕緣層400設(shè)置有凸起部(圖中未示出，可以參考下述第一凸起部401或第二凸起部402所在位置)，凸起部位于摻雜區(qū)和柵電極500之間。凸起部可以增加有源層中的摻雜區(qū)和柵電極500之間的間隔距離，降低因摻雜區(qū)和柵電極500重疊產(chǎn)生的寄生電容，可以提高薄膜晶體管的電學性能。

例如，在本公開實施例提供的薄膜晶體管中，有源層300可以為多晶硅、氧化物半導體等材料，該多晶硅可以是高溫多晶硅或低溫多晶硅，該氧化物半導體可以為氧化銦鎵鋅(igzo)、氧化鋅等。

例如，在本公開至少一個實施例中，如圖2a和圖2b所示，凸起部可以包括彼此間隔設(shè)置的第一凸起部401和第二凸起部402，摻雜區(qū)可以包括分別設(shè)置在溝道區(qū)350兩側(cè)的第一摻雜區(qū)301和第二摻雜區(qū)302，第一凸起部401位于柵電極和第一摻雜區(qū)之間301，第二凸起部402位于柵電極500和第二摻雜區(qū)302之間。第一凸起部401和第二凸起部402可以使得柵電極500與有源層300的兩個摻雜區(qū)之間的間隔距離增加，進一步降低薄膜晶體管中的寄生電容。

例如，在本公開至少一個實施例中，如圖2a和圖2b所示，柵絕緣層400還可以包括設(shè)置在第一凸起部401和第二凸起部402之間的間隔區(qū)域460，間隔區(qū)域460位于柵電極500和溝道區(qū)350之間。間隔區(qū)域460可以保證薄膜晶體管的電學性能，即不會增加柵電極500與有源層300的溝道區(qū)350之間的間隔距離。例如，柵電極500的與第一凸起部401和第二凸起部402重疊的部分為第一部分，柵電極500的與間隔區(qū)域460重疊的部分為第二部分。與第二部分和有源層300之間的間隔距離相比，第一部分和有源層300的之間的間隔距離增加；在不影響柵電極500與溝道區(qū)350之間間隔距離的情況下，柵電極500的第一部分與有源層300中的摻雜區(qū)的間隔距離增加，例如柵電極500的第一部分與第一摻雜區(qū)301和第二摻雜區(qū)302之間的間隔距離增加，那么柵電極500和摻雜區(qū)之間因重疊產(chǎn)生的寄生電容降低，由此可以提升薄膜晶體管的電學性能。

例如，在本公開實施例提供的薄膜晶體管中，如圖2a和圖2b所示，第一摻雜區(qū)301可以包括彼此接觸的第一重摻雜區(qū)310和第一輕摻雜區(qū)320，第一輕摻雜區(qū)320位于第一重摻雜區(qū)310和溝道區(qū)350之間，且與溝道區(qū)相鄰設(shè)置；第二摻雜區(qū)302可以包括彼此接觸的第二重摻雜區(qū)340和第二輕摻雜區(qū)330，第二輕摻雜區(qū)330位于第二重摻雜區(qū)340和溝道區(qū)350之間，且與溝道區(qū)相鄰設(shè)置。

例如，在本公開實施例提供的薄膜晶體管中，如圖2a和圖2b所示，第一凸起部401還包括第一露出部430，第一露出部430在襯底基板100上的正投影超出柵電極500在襯底基板100上的正投影，以及第二凸起部402還包括第二露出部440，第二露出部440在襯底基板上的正投影超出柵電極500在襯底基板100上的正投影，并且第一露出部430和第二露出部440在襯底基板100上的正投影位于有源層300的在襯底基板100上的正投影內(nèi)。

第一露出部分430和第二露出部分440可以用于確定第一輕摻雜區(qū)320和第二輕摻雜區(qū)330的位置，并且在源電極710至漏電極720的方向上，通過第一輕摻雜區(qū)320和第二輕摻雜區(qū)330可以控制第一輕摻雜區(qū)320和第二輕摻雜區(qū)330的長度。在實際工藝中，有源層300中形成摻雜區(qū)之后還可能會繼續(xù)進行其它的工藝(例如在較高溫度下進行的沉積工藝或退火工藝等)，在此過程中摻雜區(qū)例如第一輕摻雜區(qū)320和第二輕摻雜區(qū)330的位置可能會發(fā)生變動。在本公開實施例中，關(guān)于通過第一露出部分430和第二露出部分440可以控制第一輕摻雜區(qū)320和第二輕摻雜區(qū)330的長度以實現(xiàn)第一輕摻雜區(qū)320和第二輕摻雜區(qū)330的自對準的說明，可以參考實施例四中的相關(guān)內(nèi)容，在此不做贅述。

例如，在本公開至少一個實施例中，如圖2a和圖2b所示，該薄膜晶體管還可以包括源漏電極層700。源漏電極層700包括源電極710和漏電極720，且第一摻雜區(qū)301與源電極710電連接，第二摻雜區(qū)302與漏電極720電連接，第一凸起部401設(shè)置于源電極710和柵電極500之間，第二凸起部402設(shè)置于漏電極720和柵電極500之間。

在本公開實施例中，第一凸起部401和第二凸起部402的設(shè)置位置只要可以減小柵電極500和摻雜區(qū)之間的寄生電容即可，例如降低柵電極500和重摻雜區(qū)(例如包括第一重摻雜區(qū)310和第二重摻雜區(qū)340)之間的寄生電容。

例如，在本公開實施例的一個示例中，柵電極500的與第一凸起部401和第二凸起部402重疊的部分為第一部分。在垂直于襯底基板100的方向上，重摻雜區(qū)(例如包括第一重摻雜區(qū)310和第二重摻雜區(qū)340)與第一部分部分重疊，但是重摻雜區(qū)與間隔區(qū)域460沒有重疊，則重摻雜區(qū)和柵電極500之間完全由第一凸起部401和第二凸起部402間隔，柵電極500和重摻雜區(qū)之間的寄生電容可減小。

例如，在本公開實施例的另一個示例中，第一露出部分401與第一輕摻雜區(qū)320部分至少重疊；第二露出部分402與第二輕摻雜區(qū)330至少部分重疊。在此情況下，在垂直于襯底基板100的方向上，重摻雜區(qū)與柵電極500之間不會存在重疊，所以重摻雜區(qū)與柵電極500之間不會產(chǎn)生寄生電容或寄生電容較小，而柵電極500的與間隔區(qū)域460重疊的第二部分和輕摻雜區(qū)(例如包括第一輕摻雜區(qū)320和第二輕摻雜區(qū)330)部分重疊，但是第二部分和輕摻雜區(qū)之間的寄生電容較小。因此，第一凸起部401和第二凸起部402的設(shè)置可以減小柵電極500和摻雜區(qū)之間的寄生電容。

例如，在本公開實施例的另一個示例中，第一露出部分401與第一輕摻雜區(qū)320部分至少重疊；第二露出部分402與第二輕摻雜區(qū)330至少部分重疊。在此情況下，在垂直于襯底基板100的方向上，重摻雜區(qū)與柵電極500之間不會存在重疊，所以重摻雜區(qū)與柵電極500之間不會產(chǎn)生寄生電容，而輕摻雜區(qū)和柵電極500之間也由第一凸起部401和第二凸起部402完全間隔，柵電極500和輕摻雜區(qū)之間的寄生電容減小。

需要說明的是，柵電極500、第一凸起部401、第二凸起部402以及摻雜區(qū)之間的位置關(guān)系可以根據(jù)實際需求進行設(shè)置，本公開對此不做限制，只要第一凸起部401和第二凸起部402的設(shè)置可以減小柵電極500和摻雜區(qū)之間的寄生電容即可。

例如，在本公開實施例的一些示例提供的薄膜晶體管中，柵絕緣層400還可以包括在相對于柵電極500位于第一凸起部401和第二凸起部402外側(cè)的平坦部450，在垂直于襯底基板100的方向上，第一重摻雜區(qū)310和第二重摻雜區(qū)340分別與平坦部450至少部分重疊。源漏電極層700中的源電極710和漏電極720通過平坦部450中形成的過孔與有源層300電連接，而第一重摻雜區(qū)310和第二重摻雜區(qū)340分別與平坦部450至少部分重疊，例如第一重摻雜區(qū)310可以和源電極710電連接，第二重摻雜區(qū)340可以和漏電極720電連接，可以提高有源層300和源漏電極層700之間的電學性能。

在本公開一些實施例提供的薄膜晶體管中，柵絕緣層400可以為單層結(jié)構(gòu)，也可以為兩層或兩層以上的結(jié)構(gòu)，只要絕緣層400中至少包括有符合上述實施例中要求的第一凸起部401和第二凸起部402即可。

例如，在本公開實施例的一個示例中，柵絕緣層400為一層(單層)結(jié)構(gòu)，并且柵絕緣層400的遠離有源層300的一部分被配置為第一凸起部401和第二凸起部402。

例如，在本實施例中，將一層結(jié)構(gòu)的柵絕緣層400的遠離有源層300的一部分形成為第一凸起部401和第二凸起部402的過程可以包括：采用雙色調(diào)掩模板(例如，半色調(diào)掩模板或者灰色調(diào)掩模板)對柵絕緣層薄膜進行圖案化，以同時形成設(shè)置有第一凸起部401和第二凸起部402的柵絕緣層400。

例如，該圖案化過程可如下進行。首先，形成柵絕緣層薄膜；在柵絕緣層薄膜上涂覆一層光刻膠，并采用雙色調(diào)掩模板對光刻膠進行曝光，和將曝光后的光刻膠層顯影以得到光刻膠圖案，該光刻膠圖案包括光刻膠完全保留部分、光刻膠部分保留部分和光刻膠完全去除部分，光刻膠完全保留部分對應(yīng)于要形成第一凸起部401和第二凸起部402的區(qū)域，光刻膠部分保留部分對應(yīng)于第一凸起部401和第二凸起部402之間的間隔區(qū)域(以及第一凸起部401和第二凸起部402外側(cè)的平坦部，如果有的話)，光刻膠完全去除部分對應(yīng)于其他區(qū)域；然后，使用光刻膠圖案作為刻蝕掩模，對柵絕緣層薄膜進行刻蝕，然后對光刻膠圖案進行灰化工藝，減薄光刻膠完全保留部分并去除光刻膠部分去除部分，然后使用剩余的光刻膠圖案，再對暴露的柵絕緣層薄膜進行部分刻蝕(僅去除部分厚度的柵絕緣層薄膜)，由此得到具有第一凸起部401和第二凸起部402、間隔區(qū)域(以及平坦部，如果有的話)的柵絕緣層。

例如，在本公開實施例的另一個示例中，柵絕緣層400至少包括彼此層疊的第一柵絕緣層410和第二柵絕緣層420，并且第二柵絕緣層420設(shè)置于第一柵絕緣層410的遠離有源層300的一側(cè)，并且第二柵絕緣層420的遠離有源層300的一部分被配置為形成第一凸起部401和第二凸起部402。

例如，在本公開實施例的另一個示例中，圖2c為本公開另一個實施例提供的薄膜晶體管的截面圖。例如如圖2c所示，柵絕緣層400至少包括第一柵絕緣層410和第二柵絕緣層420，以及第二柵絕緣層420設(shè)置于第一柵絕緣層410的遠離有源層300的一側(cè)，并且第二柵絕緣層420被配置為凸起部。

在本公開的至少一個實施例中，可以使得柵絕緣層400中的氫含量盡量低，以提高有源層的電學性能。例如，在本公開實施例提供的薄膜晶體管中，柵絕緣層400的材料可以包括氮化硅(sinx)、氧化硅(siox)、氧化鋁(al2o3)、氮化鋁(aln)或其他適合的材料等。當柵絕緣層400為上述的至少包括第一柵絕緣層410和第二柵絕緣層420的情況時，第一絕緣層410的氫含量可以低于第二絕緣層420中的氫含量。例如，第一柵絕緣層410可以為氧化硅，其例如可以通過一氧化二氮和正硅酸乙酯反應(yīng)形成，第二柵絕緣層420為氮化硅。例如，第一柵絕緣層410的厚度范圍可以為50～100納米，第二柵絕緣層的厚度范圍可以為40～80納米。

例如，在本公開至少一個實施例中，薄膜晶體管可以為頂柵型薄膜晶體管，例如柵電極500可以設(shè)置在有源層300的遠離襯底基板100的一側(cè)；薄膜晶體管也可以為雙柵型薄膜晶體管，例如，有源層300的遠離襯底基板100的一側(cè)以及靠近襯底基板100的一側(cè)都可以有柵電極。膜晶體管中設(shè)置的第一凸起部401和第二凸起部402可以降低柵電極500和有源層300之間的寄生電容，或者通過第一凸起部401和第二凸起部402可以實現(xiàn)輕摻雜區(qū)的自對準即可。為便于解釋本公開中的技術(shù)方案，在本公開的下述實施例中，以薄膜晶體管為頂柵型薄膜晶體管為例進行說明，但是顯然本公開的實施例不限于該示例。

例如，在本公開實施例中，薄膜晶體管還可以包括層間介質(zhì)層600。該層間介質(zhì)層600設(shè)置于源漏電極層700和柵電極500之間。例如，層間介質(zhì)層600可以為單層結(jié)構(gòu)，也可以為兩層或兩層以上的結(jié)構(gòu)。層間介質(zhì)層600的材料可以包括氮化硅、氧化硅等無機絕緣材料，也可以為有機絕緣材料。例如層間介質(zhì)層600可以包括第一層間介質(zhì)層610和第二層間介質(zhì)層620，例如二者之一為無機絕緣層(例如第一層間介質(zhì)層610)，而另一個為有機絕緣層(例如第二層間介質(zhì)層620)。

例如，在本公開的至少一個實施例中，薄膜晶體管還可以包括設(shè)置在襯底基板100和有源層300之間的緩沖層200。緩沖層200可以為單層結(jié)構(gòu)，也可以為兩層或兩層以上的結(jié)構(gòu)。該緩沖層的材料可以包括氮化硅、氧化硅等材料。例如緩沖層可以包括第一緩沖層210和第二緩沖層220，第一緩沖層210位于第二緩沖層220和襯底基板100之間，第二緩沖層220中的氫含量低于第一緩沖層中的氫含量，以避免影響有源層300的電學性能。例如，第一緩沖層210的材料可以為氮化硅，其厚度范圍可以為100～300納米；第二緩沖層220的材料可以為氧化硅，其厚度范圍可以為50～100納米。

需要說明的是，適用于常規(guī)薄膜晶體管的結(jié)構(gòu)改進也同樣可以適用于本公開實施例提供的薄膜晶體管。例如，對于頂柵型的薄膜晶體管，還可以在有源層300和襯底基板100之間設(shè)置與有源層300對應(yīng)的遮光層。在本公開實施例中，對于薄膜晶體管的其它結(jié)構(gòu)改進，本公開不做限制。

實施例二

本公開至少一個實施例提供一種陣列基板，該陣列基板可以包括上述實施例中的薄膜晶體管。該陣列基板包括多條柵線、多條數(shù)據(jù)線，該多條柵線和多條數(shù)據(jù)線彼此交叉由此界定了多個子像素，每個子像素包括像素電極和作為開關(guān)元件的薄膜晶體管。

圖3為本公開一實施例提供的陣列基板的部分截面圖，其為薄膜晶體管所在區(qū)域的截面圖。例如如圖3所示，在本公開的一個實施例中，陣列基板可以包括實施例一中的薄膜晶體管，還可以包括平坦層800以及第一電極層900，平坦層800中可以設(shè)置有過孔，第一電極層900可以通過該過孔與薄膜晶體管的源漏電極層700電連接，例如第一電極層900與源漏電極層700的漏電極720電連接。

例如，該陣列基板可應(yīng)用于例如液晶顯示面板、有機發(fā)光二極管顯示面板、電子紙顯示面板等。薄膜晶體管的各層結(jié)構(gòu)可參見實施例一中的相關(guān)內(nèi)容，在此不做贅述。更具體而言，例如，對于用于液晶顯示面板的陣列基板而言，子像素的薄膜晶體管的柵極與對應(yīng)于該子像素的柵線電連接，該薄膜晶體管的源極與對應(yīng)于該子像素的數(shù)據(jù)線電連接而漏極與該子像素的像素電極電連接。例如，對于有機發(fā)光二極管顯示面板的陣列基板而言，子像素的薄膜晶體管的柵極與存儲電容電連接，該薄膜晶體管的源極與對應(yīng)于該子像素的電源線電連接而漏極與該子像素的像素電極電連接。

例如，在本公開實施例中，平坦層800可以為氮化硅(sinx)、氧化硅(siox)等無機絕緣材料或丙烯酸類樹脂等有機絕緣材料，也可以為其它的亞克力系材料。

例如，在本公開實施例的一個示例中，第一電極層900為像素電極。像素電極900的材料可以包括氧化銦錫(ito)、氧化銦鋅(izo)、氧化銦鎵(igo)、氧化鎵鋅(gzo)、氧化鋅(zno)、氧化銦(in2o3)、氧化鋁鋅(azo)和碳納米管等。

例如，在本公開實施例的一個示例中第一電極層900可以為有機發(fā)光二極管的陽極或陰極。以第一電極層900為有機發(fā)光二極管的陽極為例，該陣列基板還可以包括位于有機發(fā)光二極管的陽極900上方的有機功能層和陰極。例如，該有機材料功能層可以包括：空穴傳輸層、發(fā)光層和電子傳輸層；為了能夠提高電子和空穴注入發(fā)光層的效率，該有機材料功能層還可以包括設(shè)置在陰極與電子傳輸層之間的電子注入層，以及設(shè)置在陽極900與空穴傳輸層之間的空穴注入層。

根據(jù)陽極900和陰極的材料的不同，有機發(fā)光二極管可以分為單面發(fā)光型和雙面發(fā)光型，即當陽極900和陰極中其中一個電極的材料為不透明或半透明材料時，該有機發(fā)光二極管為單面發(fā)光型，當陽極900和陰極的材料均為透明材料和/或半透明材料時，該有機發(fā)光二極管為雙面發(fā)光型。

對于單面發(fā)光型有機發(fā)光二極管，根據(jù)陽極900和陰極的材料的不同，又可以分為上發(fā)光型和下發(fā)光型。當陽極900靠近襯底基板100設(shè)置，陰極遠離襯底基板100設(shè)置，且陽極900的材料為透明導電材料，陰極的材料為不透明導電材料時，由于光從陽極900、再經(jīng)襯底基板100一側(cè)出射，可以稱為下發(fā)光型；當陽極900的材料為不透明導電材料，陰極的材料為透明或半透明導電材料時，由于光從陰極遠離襯底基板100一側(cè)出射，可以稱為上發(fā)光型。也可以將上述兩種陽極900和陰極的相對位置進行替換，在此再贅述。

對于雙面發(fā)光型柔性顯示基板，當陽極900靠近襯底基板100設(shè)置，陰極遠離襯底基板100設(shè)置，且陽極900和陰極的材料均為透明導電和/或半透明材料時，由于光一方面從陽極900、再經(jīng)襯底基板100一側(cè)出射，另一方面從陰極遠離襯底基板100一側(cè)出射，因此可以稱為雙面發(fā)光型。這里，也可以是陽極900遠離襯底基板100設(shè)置，陰極靠近襯底基板100設(shè)置。

需要說明的是，本公開實施例中提供的陣列基板的結(jié)構(gòu)不限于上述內(nèi)容。例如，圖3所示的陣列基板上還可以設(shè)置像素界定層和/或隔離柱等結(jié)構(gòu)；在陣列基板應(yīng)用于顯示面板時，隔離柱可以用于支撐陣列基板和對置基板之間的空間。在本公開實施例中，只要陣列基板包括本公開實施例中提供的薄膜晶體管即可，對于陣列基板的其它結(jié)構(gòu)改進，本公開不做限制。

實施例三

本公開至少一個實施例提供一種顯示裝置，該顯示裝置包括上述任一實施例中的陣列基板。該顯示裝置可以為：液晶面板、電子紙、oled面板、手機、平板電腦、電視機、顯示器、筆記本電腦、數(shù)碼相框、導航儀等任何具有顯示功能的產(chǎn)品或部件。

該顯示裝置的一個示例為液晶顯示裝置，該液晶顯示裝置中的液晶顯示面板可以包括陣列基板和對置基板，二者彼此對置以形成液晶盒，在液晶盒中填充有液晶材料。該對置基板例如為彩膜基板。陣列基板的每個像素單元的像素電極用于施加電場以對液晶材料的旋轉(zhuǎn)的程度進行控制從而進行顯示操作。

該顯示裝置的另一個示例為有機發(fā)光二極管(oled)顯示裝置，其中，該顯示裝置的顯示面板包括的陣列基板上可以形成有機發(fā)光功能材料的疊層，每個像素單元的陽極或陰極用于驅(qū)動有機發(fā)光材料發(fā)光以進行顯示操作。

該顯示裝置的再一個示例為電子紙顯示裝置，其中，該顯示裝置的陣列基板上形成有電子墨水層，每個像素單元的像素電極作為用于施加驅(qū)動電子墨水中的帶電微顆粒移動以進行顯示操作的電壓。

實施例四

本公開至少一個實施例提供一種薄膜晶體管的制備方法，該實施例的制備方法可以包括：提供襯底基板；在襯底基板上依次形成有源層、柵絕緣層和柵電極；在有源層中形成溝道區(qū)以及位于溝道區(qū)至少一側(cè)的摻雜區(qū)；其中，柵絕緣層中形成有位于摻雜區(qū)和柵電極之間的凸起部。

需要說明的是，由本公開實施例的制備方法制備的薄膜晶體管的具體結(jié)構(gòu)，可以參考實施例一中的薄膜晶體管的相關(guān)內(nèi)容，在此不做贅述。

為便于解釋本公開實施例中薄膜晶體管的制備方法，在本公開實施例的至少一個示例中對該制備方法的過程進行說明，圖4a～圖4i為本公開一個實施例提供的一種薄膜晶體管的制備方法的過程圖。以圖2a所示的薄膜晶體管的結(jié)構(gòu)為例，例如如圖4a～圖4i所示，本公開一個示例中的薄膜晶體管的制備方法可以包括如下過程：

如圖4a所示，提供襯底基板100，并在襯底基板100形成緩沖層200。襯底基板100的材料可以為透明材料，例如可以為玻璃或透明樹脂等。

緩沖層200可以為單層結(jié)構(gòu)也可以為兩層或兩層以上的多層結(jié)構(gòu)，其具體結(jié)構(gòu)和材料等可以參考實施例一中的相關(guān)內(nèi)容，在此不做贅述。

如圖4b所示，在所述緩沖層200上形成半導體薄膜并對其進行構(gòu)圖工藝以形成有源層300。

該有源層300的材料可以包括多晶硅、氧化物半導體等，其厚度范圍可以為40～50納米。以有源層300為多晶硅為例，形成有源層300的過程可以包括：在緩沖層200上形成一層非晶硅薄膜；將非晶硅薄膜進行退火處理以減少非晶硅薄膜中的氫含量，例如可以將氫的含量控制在原子百分比2％以下；對該非晶硅薄膜進行例如準分子激光退火處理使得非晶硅薄膜轉(zhuǎn)變?yōu)槎嗑Ч璞∧ぃ蝗缓髮Χ嗑Ч璞∧みM行構(gòu)圖工藝以形成有源層300。

在本實施例中，構(gòu)圖工藝例如可以包括：在需要被構(gòu)圖的結(jié)構(gòu)層上涂覆光刻膠層，使用掩膜板對光刻膠層進行曝光，對曝光的光刻膠層進行顯影以得到光刻膠圖案，使用光刻膠圖案作為掩模對結(jié)構(gòu)層進行蝕刻，然后可選地去除光刻膠圖案。

如圖4c所示，在襯底基板100上沉積一層柵絕緣層薄膜，并對其進行構(gòu)圖工藝以形成柵絕緣層400。柵絕緣層400的遠離有源層300的一側(cè)至少形成有第一凸起部401和第二凸起部402。有源層300的具體結(jié)構(gòu)以及第一凸起部401和第二凸起部402的設(shè)置方式可以參考實施例一中的相關(guān)內(nèi)容，在此不做贅述。

如圖4d所示，在襯底基板100上沉積一層柵電極薄膜并對其進行構(gòu)圖工藝以形成柵電極500。該柵電極500的結(jié)構(gòu)以及與第一凸起部401和第二凸起部402之間的位置關(guān)系可以參考實施例一中的相關(guān)說明，在此不做贅述。

例如，柵電極500的材料可以為銅基金屬，例如，銅(cu)、銅鉬合金(cu/mo)、銅鈦合金(cu/ti)、銅鉬鈦合金(cu/mo/ti)、銅鉬鎢合金(cu/mo/w)、銅鉬鈮合金(cu/mo/nb)等；該柵電極500的材料也可以為鉻基金屬，例如，鉻鉬合金(cr/mo)、鉻鈦合金(cr/ti)、鉻鉬鈦合金(cr/mo/ti)等；該柵電極500的材料還可以為鋁或鋁合金等。

如圖4e-1和圖4e-2所示，透過所述柵絕緣層400對有源層300進行摻雜工藝以在有源層300中形成重摻雜區(qū)、輕摻雜區(qū)以及溝道區(qū)。該摻雜工藝可以為離子注入。圖4e-1為對有源層300進行離子注入工藝的過程圖，圖4e-2為進行離子注入工藝之后的陣列基板的局部截面圖。

如圖4e-1和圖4e-2所示，通過離子注入在有源層300中可以形成第一重摻雜區(qū)310、第一輕摻雜區(qū)320、溝道區(qū)350、第二輕摻雜區(qū)330以及第二重摻雜區(qū)340。在垂直于襯底基板10的方向上，柵電極500作為掩膜形成摻雜區(qū)和溝道區(qū)350，溝道區(qū)350在襯底基板100上的投影與柵電極500在襯底基板100上的投影重合，即兩者的寬度相等。

柵絕緣層400上設(shè)置有第一凸起部401和第二凸起部402，導致在柵絕緣層400覆蓋有源層300的區(qū)域，第一凸起部401和第二凸起部402處的柵絕緣層400的厚度大于平坦部450處的柵絕緣層400的厚度，即使得第一輕摻雜區(qū)320的離子注入濃度小于第一重摻雜區(qū)310的離子注入濃度，第二輕摻雜區(qū)330的離子注入濃度小于第二重摻雜區(qū)340的離子注入濃度。在離子注入工序中，透過厚度較小的柵絕緣層400部分可以在有源層300中形成重摻雜區(qū)，透過厚度較大的柵絕緣層400部分可以在有源層300中形成輕摻雜區(qū)。因此，通過第一凸起部401的第一露出部分430可以在有源層300上與第一露出部分430相對應(yīng)的位置形成第一輕摻雜區(qū)320；通過第二凸起部分402的第二露出部分440可以在有源層300上與第二露出部分440相對應(yīng)的位置形成第二輕摻雜區(qū)330。即，第一露出部分430和第一輕摻雜區(qū)320在襯底基板100上的正投影重合，第二露出部分440和第二輕摻雜區(qū)330在襯底基板100上的正投影重合，第一露出部分430和第一輕摻雜區(qū)320的寬度相等，第二露出部分440和第二輕摻雜區(qū)330的寬度相等。如此，有源層300中的輕摻雜區(qū)(可以包括第一輕摻雜區(qū)320和第二輕摻雜區(qū)330)在形成過程中可以實現(xiàn)自對準。與圖1c～圖1f所示的薄膜晶體管的制備方法相比，不需要對柵電極500再次進行圖案工藝處理等步驟，簡化了工藝流程，降低因設(shè)備精度有限、工藝變動等因素導致的柵電極500和輕摻雜區(qū)之間對準的精度不高等問題，降低成本。

如圖4f-1和圖4f-2所示，在有源層300中形成第一重摻雜區(qū)310、第一輕摻雜區(qū)320、溝道區(qū)350、第二輕摻雜區(qū)330以及第二重摻雜區(qū)340之后，對有源層300進行退火處理。圖4f-1為對有源層300進行退火處理的過程圖，圖4f-2為對有源層300進行退火處理之后的陣列基板的局部截面圖。

如圖圖4f-1和圖4f-2所示，在對有源層300進行退火處理之后，有源層300中的摻雜區(qū)會擴散，即第一重摻雜區(qū)310和第一輕摻雜區(qū)320會向第二輕摻雜區(qū)330和第二重摻雜區(qū)340的位置移動，第二輕摻雜區(qū)330和第二重摻雜區(qū)340會向第一重摻雜區(qū)310和第一輕摻雜區(qū)320的位置移動。

如圖4g所示，在襯底基板100上形成層間介質(zhì)層600。層間介質(zhì)層600可以為單層結(jié)構(gòu)也可以為兩層或兩層以上的多層結(jié)構(gòu)，其具體結(jié)構(gòu)和材料等可以參考實施例一中的相關(guān)內(nèi)容，在此不做贅述。

如圖4h所示，形成透過層間介質(zhì)層600和柵絕緣層400的第一過孔1001和第二過孔1002，第一過孔1001和第二過孔1002可以分別暴露有源層300的第一重摻雜區(qū)310和第二重摻雜區(qū)340。

例如，在本公開實施例中，層間介質(zhì)層600可以為氧化硅和氮化硅的復(fù)合材料，在形成第一過孔1001和第二過孔1002之后，可以對層間介質(zhì)層600以及柵絕緣層400進行高溫退火處理，以使得其中的氫擴散，從而可以修復(fù)上述結(jié)構(gòu)中因形成第一過孔1001和第二過孔1002而被破壞的氫懸掛鍵，從而可以提升薄膜晶體管的電學性能。

如圖4i所示，在襯底基板100上沉積導電層薄膜并對其進行構(gòu)圖工藝以形成源漏電極層700，源漏電極層700可以包括源電極710和漏電極720。例如，源電極710可以通過第一過孔1001與有源層300的第一重摻雜區(qū)310電連接，漏電極720可以通過第二過孔1002與有源層300的第二重摻雜區(qū)340電連接。

例如，源漏電極層700的材料可以包括鉬、鈦、銅和鉻等金屬材料或者由上述金屬形成的合金材料，例如，銅基合金材料包括銅鉬合金(cumo)、銅鈦合金(cuti)、銅鉬鈦合金(cumoti)、銅鉬鎢合金(cumow)、銅鉬鈮合金(cumonb)等，鉻基合金材料包括鉻鉬合金(crmo)、鉻鈦合金(crti)、鉻鉬鈦合金(crmoti)等。

實施例五

本公開至少一個實施例提供一種陣列基板的制備方法，其中，該陣列基板包括上述實施例中的薄膜晶體管，以及該薄膜晶體管由實施例四中的制備方法制備。

為便于解釋本公開實施例中陣列基板的制備方法，以本公開實施例的至少一個示例對該制備方法的過程進行說明，圖5a～圖5d為本公開一個實施例提供的一種陣列基板的制備方法的過程圖。

以圖3所示的陣列基板的結(jié)構(gòu)為例，例如如圖5a～圖5d所示，本公開一個示例中的陣列基板的制備方法可以包括如下過程：

如圖5a所示，提供一制備有薄膜晶體管的陣列基板。該陣列基板上的薄膜晶體管的制備過程可以參考實施例四中的相關(guān)說明，本公開在此不做贅述。

如圖5b所示，在襯底基板100上形成平坦層800。形成該平坦層800的方法可以為旋涂法等。例如，平坦層800可以為氮化硅(sinx)、氧化硅(siox)以及丙烯酸類樹脂等，也可以為其它的亞克力系材料。

如圖5c所示，在平坦層800中形成第三過孔1003，第三過孔1003可以暴露部分源漏電極層700，例如，第三過孔1003可以暴露源漏電極層700中的部分漏電極720。

如圖5d所示，在襯底基板100上沉積一層導電層薄膜并對其進行構(gòu)圖工藝以形成第一電極層900。該第一電極層900的結(jié)構(gòu)及材料等可以參考實施例二中的相關(guān)內(nèi)容，本公開在此不做贅述。

對于本公開，還有以下幾點需要說明：

(1)本公開實施例附圖只涉及到與本公開實施例涉及到的結(jié)構(gòu)，其他結(jié)構(gòu)可參考通常設(shè)計。

(2)為了清晰起見，在用于描述本公開的實施例的附圖中，層或區(qū)域的厚度被放大或縮小，即這些附圖并非按照實際的比例繪制。

(3)在不沖突的情況下，本公開的實施例及實施例中的特征可以相互組合以得到新的實施例。

以上，僅為本公開的具體實施方式，但本公開的保護范圍并不局限于此，本公開的保護范圍應(yīng)以權(quán)利要求的保護范圍為準。