本揭露是關(guān)于一種半導(dǎo)體元件及其制造方法。

背景技術(shù)：

電子工業(yè)已經(jīng)歷對(duì)更小且更快電子元件的不斷增強(qiáng)的需求，這些電子元件同時(shí)能支持更大量更復(fù)雜且尖端的功能。因此，在半導(dǎo)體工業(yè)中持續(xù)趨向制造低成本、高效能及低功率集成電路(ics)。因此，目前已通過縮小半導(dǎo)體ic尺寸(例如，最小特征尺寸)及由此改良生產(chǎn)效率并降低相關(guān)成本達(dá)成大部分此等目的。然而，此縮小亦將增加復(fù)雜性引入半導(dǎo)體制造制程。因此，實(shí)現(xiàn)在半導(dǎo)體ic及元件中的持續(xù)進(jìn)步需要在半導(dǎo)體制造制程及技術(shù)中的相似進(jìn)步。

近期，已引入多柵極元件來力圖通過增加?xùn)艠O通道耦合、降低開路電流及降低短通道效應(yīng)(short-channeleffects,sces)改良柵極控制。已引入的一種此多柵極元件是鰭式場(chǎng)效晶體管(finfield-effecttransistor,finfet)。finfet由其上形成鰭的基板延伸并用以形成fet通道的鰭式結(jié)構(gòu)獲得其名。finfet是與已知互補(bǔ)金屬氧化物半導(dǎo)體(complementarymetal-oxide-semiconductor,cmos)制程相容且其三維結(jié)構(gòu)允許其經(jīng)大幅度縮小同時(shí)保持柵極控制并減輕sce。然而，已知finfet元件仍可具有某些缺點(diǎn)。例如，由于finfet元件的磊晶源極/漏極特征的橫向生長，可需要相鄰鰭間增加的間距以避免與相鄰finfet元件短路。在其中相鄰鰭間的間距是決定單元密度的主導(dǎo)因素的高密度靜態(tài)隨機(jī)存取記憶體(staticrandomaccessmemory,sram)單元中，相鄰鰭間增加的間距可限制sram單元的密度。進(jìn)一步舉例而言，相同基板可包含使用不同數(shù)量鰭的finfet、或具有不同密度需求的區(qū)域，且磊晶生長控制finfet的源極/漏極特征是難題。

因此，現(xiàn)有技術(shù)并非在全部方面均完全令人滿意。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本揭露的多個(gè)實(shí)施例，一種半導(dǎo)體元件包含基板、第一源極/漏極磊晶特征及第二源極/漏極磊晶特征?；灏谝祸捲⒌诙捲暗谌捲?。第一源極/漏極磊晶特征位于第一鰭元件及第二鰭元件上。第一源極/漏極磊晶特征位于第一鰭元件上的第一部分與第一源極/漏極磊晶特征位于第二鰭元件上的第二部分于合并點(diǎn)合并。第二源極/漏極磊晶特征位于第三鰭元件上。第二源極/漏極磊晶特征的第一側(cè)壁接合沿第三鰭元件的第一側(cè)壁設(shè)置的第一第三鰭隔層。第二源極/漏極磊晶特征的第二側(cè)壁接合沿第三鰭元件的第二側(cè)壁設(shè)置的第二第三鰭隔層。合并點(diǎn)具有第一高度，小于第一第三鰭隔層的第二高度。

附圖說明

圖1a、1b、1c及1d是根據(jù)本案的各實(shí)施例制造鰭式場(chǎng)效晶體管(finfield-effecttransistor,finfet)元件或其部分的方法的流程圖；

圖2、3a、4a、5a、6a及7a是依據(jù)圖1a、1b、1c及1d的方法態(tài)樣于不同制造階段半導(dǎo)體結(jié)構(gòu)200的實(shí)施例的等角視圖；

圖3b、4b、5b、6b及7b是根據(jù)圖1a、1b、1c及1d的方法態(tài)樣半導(dǎo)體結(jié)構(gòu)200實(shí)施例的對(duì)應(yīng)圖3a、4a、5a、6a及7a的等角視圖的橫截面圖；

圖8a是根據(jù)圖1a、1b、1c及1d的方法態(tài)樣半導(dǎo)體結(jié)構(gòu)200a的實(shí)施例的等角視圖；

圖8b是根據(jù)圖1a、1b、1c及1d的方法態(tài)樣半導(dǎo)體結(jié)構(gòu)200a的實(shí)施例的對(duì)應(yīng)圖8a的等角視圖的橫截面圖；

圖8c是根據(jù)圖1a、1b、1c及1d的方法態(tài)樣半導(dǎo)體結(jié)構(gòu)200a的實(shí)施例的對(duì)應(yīng)圖8a的等角視圖的簡化俯視圖；

圖9a、10a、11a及12a是根據(jù)圖1a、1b、1c及1d的方法態(tài)樣半導(dǎo)體結(jié)構(gòu)200a的實(shí)施例的等角視圖；

圖9b、10b、11b及12b是根據(jù)圖1a、1b、1c及1d的方法態(tài)樣半導(dǎo)體結(jié)構(gòu)200a的實(shí)施例的對(duì)應(yīng)圖9a、10a、11a及12a的等角視圖的橫截面圖；

圖13a、14a、15a及16a是根據(jù)圖1a、1b、1c及1d的方法態(tài)樣半導(dǎo)體結(jié)構(gòu)200b的實(shí)施例的等角視圖；

圖13b、14b、15b及16b是根據(jù)圖1a、1b、1c及1d的方法態(tài)樣半導(dǎo)體結(jié)構(gòu)200b的實(shí)施例的對(duì)應(yīng)圖13a、14a、15a及16a的等角視圖的橫截面圖；

圖17a、18a、19a、20a、21a、22a、23a及24a是根據(jù)圖1a、1b、1c及1d的方法態(tài)樣半導(dǎo)體結(jié)構(gòu)200c的實(shí)施例的等角視圖；

圖17b、18b、19b、20b、21b、22b、23b及24b是根據(jù)圖1a、1b、1c及1d的方法態(tài)樣半導(dǎo)體結(jié)構(gòu)200c的實(shí)施例的對(duì)應(yīng)圖17a、18a、19a、20a、21a、22a、23a及24a的等角視圖的橫截面圖；

圖25a、26、27a、28、29、30、31a、32a、33、34a是根據(jù)圖1a、1b、1c及1d的方法態(tài)樣半導(dǎo)體結(jié)構(gòu)200d的實(shí)施例的等角視圖；

圖25b及27b是根據(jù)圖1a、1b、1c及1d的方法態(tài)樣半導(dǎo)體結(jié)構(gòu)200d的實(shí)施例的對(duì)應(yīng)圖25a及27a的等角視圖的簡化俯視圖；

圖31b、32b及34b是根據(jù)圖1a、1b、1c及1d的方法態(tài)樣半導(dǎo)體結(jié)構(gòu)200d的實(shí)施例的對(duì)應(yīng)圖31a、32a及34a的等角視圖的橫截面圖。

具體實(shí)施方式

以下揭示內(nèi)容提供許多不同實(shí)施例或?qū)嵗?，以便?shí)施所提供標(biāo)的的不同特征。下文描述組件及排列的特定實(shí)例以簡化本揭露。當(dāng)然，這些實(shí)例僅為示例且并不意欲為限制性。舉例而言，以下描述中在第二特征上方或第二特征上形成第一特征可包含以直接接觸形成第一特征及第二特征的實(shí)施例，且亦可包含可在第一特征與第二特征之間形成額外特征以使得第一特征及第二特征可不處于直接接觸的實(shí)施例。另外，本揭露可在各實(shí)例中重復(fù)元件符號(hào)及/或字母。此重復(fù)是出于簡明性及清晰的目的，且本身并不指示所論述的各實(shí)施例及/或配置之間的關(guān)系。

進(jìn)一步地，為了便于描述，本文可使用空間相對(duì)性術(shù)語(諸如“之下”、“下方”、“下部”、“上方”、“上部”及類似者)來描述諸圖中所繪示一個(gè)元件或特征與另一元件(或多個(gè)元件)或特征(或多個(gè)特征)的關(guān)系。除了諸圖所描繪的定向外，空間相對(duì)性術(shù)語意欲包含使用或操作中裝置的不同定向。設(shè)備可經(jīng)其他方式定向(旋轉(zhuǎn)90度或處于其他定向)且因此可類似解讀本文所使用的空間相對(duì)性描述詞。

亦應(yīng)注意本案提供為多柵極晶體管或本文稱為鰭式場(chǎng)效晶體管(finfield-effecttransistor,finfet)元件的鰭型多柵極晶體管的形式的實(shí)施例。此元件可包含p型金屬氧化物半導(dǎo)體(p-typemetal-oxide-semiconductor,pmos)finfet元件或n型金屬氧化物半導(dǎo)體(n-typemetal-oxide-semiconductor,nmos)finfet元件。在各實(shí)施例中，finfet元件可包含任何數(shù)量鰭元件。例如，單鰭finfet元件可包含僅一個(gè)鰭元件，雙鰭finfet元件可包含兩個(gè)鰭元件，及多鰭finfet元件可包含多個(gè)鰭元件。

在圖1a、1b、1c及1d中繪示一種半導(dǎo)體制造方法100，此方法包含制造具有磊晶源極/漏極特征的finfet元件。應(yīng)了解半導(dǎo)體制造方法100包含具有互補(bǔ)金屬氧化物半導(dǎo)體(cmos)技術(shù)流程特征的步驟并因此，本文僅簡單描述。在半導(dǎo)體制造方法100之前、之后及/或期間可執(zhí)行額外步驟。

參看圖1a，半導(dǎo)體制造方法100起始于提供基板的步驟102。參看圖2的實(shí)例，在步驟102的實(shí)施例中，提供一種包含基板202的半導(dǎo)體結(jié)構(gòu)。在一些實(shí)施例中，基板202可是半導(dǎo)體基板諸如硅基板。在一些實(shí)施例中，基板202可包含在半導(dǎo)體基板上形成的各層，包含導(dǎo)電或絕緣層。在一些實(shí)施例中，基板202是鄰近的硅基板。如在此項(xiàng)技術(shù)中已知，基板202可包含取決于設(shè)計(jì)需求的各摻雜構(gòu)型?；?02亦包含其他半導(dǎo)體諸如鍺、碳化硅(sic)、鍺硅(sige)、或金剛石?；蛘?，基板202可包含化合物半導(dǎo)體及/或合金半導(dǎo)體。進(jìn)一步地，基板202可視情況包含磊晶層(epi-層)，可為獲得效能增強(qiáng)而經(jīng)應(yīng)變，可包含絕緣體上硅(soi)結(jié)構(gòu)，及/或具有其他適宜增強(qiáng)特征。

在圖2的實(shí)例中，在步驟102的實(shí)施例中，基板202包含第一區(qū)域206及第二區(qū)域208，其中第一區(qū)域206與第二區(qū)域208各者可包含隨后形成的finfet。在一些實(shí)施例中，第一區(qū)域206及第二區(qū)域208可包含用于不同類型元件(例如，包含邏輯柵極的邏輯元件諸如nand、nor，及/或反相器、sram單元)的finfet。例如，第一區(qū)域206可是包含各邏輯元件的核心區(qū)域。進(jìn)一步舉例而言，第二區(qū)域208可是包含sram單元的sram區(qū)域。在一些實(shí)施例中，在第一區(qū)域206及第二區(qū)域208中的相鄰鰭元件可具有不同鰭間距。例如，在第一區(qū)域206中相鄰鰭元件可具有小于在第二區(qū)域208中相鄰鰭元件間的間距。

在一些實(shí)施例中，基板202進(jìn)一步包含位于其上的硬遮罩層204。硬遮罩層204可包含氧化層(例如，可包含sio2的襯墊氧化層)及在此氧化層上形成的氮化層(例如，可包含si3n4的襯墊氮化層)。在一些實(shí)例中，硬遮罩層204包含熱生長氧化物、化學(xué)氣相沉積(chemicalvapordeposition,cvd)-沉積氧化物及/或原子層沉積(atomiclayerdeposition,ald)-沉積氧化物。在一些實(shí)施例中，硬遮罩層204包含通過cvd或其他適宜技術(shù)沉積的氮化層。硬遮罩層204可用于保護(hù)部分基板202及/或用于界定下文說明的圖案(例如，鰭元件)。舉例而言，硬遮罩層204的氧化層可具有介于約5納米(nm)與約40nm間的厚度。在一些實(shí)施例中，硬遮罩層204的氮化層可具有介于約20nm與約160nm間的厚度。

在實(shí)施例中，半導(dǎo)體制造方法100包含于步驟102執(zhí)行抗擊穿(anti-punchthrough,apt)布植(等)及/或其他制造制程以提供用于晶體管形成的適宜基板。

參看圖1a，半導(dǎo)體制造方法100隨后進(jìn)行至步驟104，其中在基板上形成用于隨后finfet形成的鰭元件。參看圖3a及3b的實(shí)例，在步驟104的實(shí)施例中，形成多個(gè)從基板202延伸的鰭元件306a、306b、306c及306d。特定言之，在圖3a及3b中繪示的實(shí)例中，兩個(gè)鰭元件306a及306b從第一區(qū)域206延伸，且兩個(gè)鰭元件306c及306d從第二區(qū)域208延伸。而示例性圖3a及3b繪示在第一區(qū)域206中的兩個(gè)鰭元件及在第二區(qū)域208中的兩個(gè)鰭元件，任何數(shù)量鰭元件在第一區(qū)域206及第二區(qū)域208各者中是可能，及任何數(shù)量鰭元件可與給定柵極結(jié)構(gòu)有關(guān)。

在一些實(shí)施例中，鰭元件306a、306b、306c及306d各者可具有兩個(gè)側(cè)壁314及316。對(duì)于相鄰鰭元件(例如，鰭元件306a及306b)而言，可將彼此相對(duì)的相鄰鰭元件的側(cè)壁(例如，鰭元件306a及306b的側(cè)壁314)稱為相鄰鰭元件的內(nèi)側(cè)壁。將遠(yuǎn)離相鄰鰭元件的兩個(gè)側(cè)壁(例如，鰭元件306a及306b的側(cè)壁316)稱為相鄰鰭元件的外側(cè)壁?？煽刂圃趦蓚€(gè)相鄰鰭元件的內(nèi)側(cè)壁間的間距(亦稱為鰭間距)(例如，通過控制硬遮罩層204中的圖案)以在兩個(gè)相鄰鰭元件間產(chǎn)生所需鰭間距。如在圖3a及3b中繪示，在一些實(shí)施例中，相鄰鰭元件306a及306b具有在鰭元件306a與306b的內(nèi)側(cè)壁間延伸的鰭間距308，且相鄰鰭元件306c及306d具有在鰭元件306c與306d的內(nèi)側(cè)壁314間延伸的鰭間距310。在實(shí)施例中，鰭間距308是介于約30納米(nm)與約60nm間。在實(shí)施例中，鰭間距310是介于約30nm與約60nm間。在實(shí)施例中，鰭間距310是大體上等于鰭間距308。在實(shí)施例中，鰭間距310是大于鰭間距308(例如，超過約20％)。在一些實(shí)施例中，相鄰鰭元件306a及306b可具有在鰭元件306a與306b的外側(cè)壁316間的間距318。在實(shí)施例中，間距318是介于約40nm與約90nm間。

在一些實(shí)施例中，控制鰭元件各者的鰭寬(例如，通過控制硬遮罩204中的圖案)以產(chǎn)生鰭元件306a、306b、306c及306d各者的所需鰭寬312。在實(shí)施例中，鰭寬312是介于約5nm與約15nm間。鰭元件306a、306b、306c及306d可具有彼此相同或不同的大體上相似鰭寬。

如參考基板202所描述，鰭元件306a、306b、306c及306d可包含硅或其他元素半導(dǎo)體，諸如鍺；化合物半導(dǎo)體，包含碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導(dǎo)體，包含sige、gaasp、alinas、algaas、ingaas、gainp及/或gainasp；或其組合?？墒褂冒馕⒂凹拔g刻制程的適宜制程制造鰭元件306a、306b、306c及306d。光微影制程可包含在基板202上(例如，在硬遮罩層204上)形成光阻層、將此光阻暴露至圖案、執(zhí)行暴露后烘焙制程及顯影此光阻以形成包含此光阻的遮罩元件。在一些實(shí)施例中，可使用電子束(e-束)微影制程執(zhí)行圖案化此光阻以形成遮罩元件。此遮罩元件可隨后用于保護(hù)基板202的區(qū)域及其上形成的層，同時(shí)蝕刻制程在未保護(hù)的區(qū)域中穿過經(jīng)圖案化的硬遮罩層204形成溝槽并進(jìn)入基板202中，由此保留多個(gè)延伸的鰭元件306a、306b、306c及306d?？墒褂酶墒轿g刻(例如，反應(yīng)性離子蝕刻)、濕式蝕刻及/或其他適宜制程蝕刻在鰭元件306a、306b、306c及306d間的溝槽。亦可使用在基板上形成鰭元件的方法的若干其他實(shí)施例。

參看圖1a、4a及4b，半導(dǎo)體制造方法100隨后進(jìn)行至步驟106，其中在鰭元件間形成隔離特征。隔離特征可是淺溝槽隔離(shallowtrenchisolation,sti)特征。參看圖4a及4b的實(shí)例，sti特征402位于鰭元件306a、306b、306c及306d間。舉例而言，在一些實(shí)施例中，在基板202上首先沉積介電層，使用介電材料填充插入鰭元件306a、306b、306c及306d的溝槽。在一些實(shí)施例中，介電層可包含sio2、氮化硅、氮氧化硅、氟摻雜的硅酸鹽玻璃(fsg)、低-k介電材料、其組合及/或在此項(xiàng)技術(shù)中已知的其他適宜材料。在各實(shí)例中，可通過化學(xué)氣相沉積(cvd)制程、低壓cvd(sacvd)制程、可流動(dòng)cvd制程、原子層沉積(ald)制程、物理氣相沉積(physicalvapordeposition,pvd)制程及/或其他適宜制程沉積介電層。在一些實(shí)施例中，在沉積介電層之后，可退火半導(dǎo)體結(jié)構(gòu)200，例如，以改良介電層品質(zhì)。在一些實(shí)施例中，介電層(及隨后形成的sti特征402)可包含多層結(jié)構(gòu)，例如，具有一或更多襯層。

在形成sti特征中，在沉積介電層之后，沉積的介電層可例如通過化學(xué)機(jī)械拋光(chemicalmechanicalpolishing,cmp)制程變薄并經(jīng)平坦化。cmp制程可使頂面平坦由此形成如在圖4a及4b中繪示的sti特征402。如在圖4a及4b中繪示，在一些實(shí)施例中，用于平坦化半導(dǎo)體結(jié)構(gòu)200的頂面并形成sti特征402的cmp制程亦可用以從鰭元件306a、306b、306c及306d各者移除硬遮罩層204。在一些實(shí)施例中，可通過使用適宜蝕刻制程(例如，干式或濕式蝕刻)交替執(zhí)行硬遮罩層204的移除。

參看圖1a、5a及5b，半導(dǎo)體制造方法100隨后進(jìn)行至步驟108，其中凹陷sti特征以暴露鰭元件。參看圖5a及5b的實(shí)例，已凹陷sti特征402以分別提供在sti特征402的頂面上延伸的鰭元件306a、306b、306c及306d。在一些實(shí)施例中，凹陷制程可包含干式蝕刻制程、濕式蝕刻制程及/或其組合。在一些實(shí)施例中，控制凹陷深度(例如，通過控制蝕刻時(shí)間)以分別產(chǎn)生鰭元件306a、306b、306c及306d的經(jīng)暴露上部的所需高度。例如，在第一區(qū)域206中鰭元件306a及306b可具有高度502，且在第二區(qū)域208中鰭元件306c及306d可具有高度504。在實(shí)施例中，高度502是介于約30nm與約60nm間。在實(shí)施例中，高度504是介于約30nm與約60nm間。高度504可大體上等于高度502。

參看圖1a、6a及6b，半導(dǎo)體制造方法100隨后進(jìn)行至步驟110，其中在鰭元件上形成虛設(shè)(亦稱為犧牲)柵極結(jié)構(gòu)。可隨后移除虛設(shè)柵極結(jié)構(gòu)并由如下文論述的功能柵極取代，稱為取代柵極制程。而本案包含此取代柵極方法的實(shí)例，吾人可了解其中未采用取代柵極制程并在步驟110中形成功能柵極的其他實(shí)施例。

現(xiàn)在參看圖6a的實(shí)例，在基板202上形成柵極堆疊602且至少部分分別位于鰭元件306a、306b、306c及306d上?？蓪⒅苯釉跂艠O堆疊602下方的部分鰭元件306a、306b、306c及306d稱為通道區(qū)域。柵極堆疊602亦可界定鰭元件306a、306b、306c及306d的源極/漏極區(qū)域，例如，為鄰近并在鰭元件306a、306b、306c及306d的通道區(qū)域兩相對(duì)面上的各鰭元件306a、306b、306c及306d的區(qū)域。

在一些實(shí)施例中，虛設(shè)柵極堆疊602包含介電層612、電極層604及可包含多個(gè)層(例如，氧化層608及氮化層610)的硬遮罩層606。通過各制程步驟諸如層沉積、圖案化、蝕刻、以及其他適宜處理步驟形成柵極堆疊602。示例性層沉積制程包含cvd(包含低壓cvd及等離子增強(qiáng)cvd)、pvd、ald、熱氧化、電子束蒸發(fā)、或其他適宜沉積技術(shù)、或其組合。在形成柵極堆疊中，舉例而言，圖案化制程包含微影制程(例如，光微影或電子束微影)，此微影制程可進(jìn)一步包含光阻涂覆(例如，旋涂式涂覆)、軟烘焙、遮罩對(duì)準(zhǔn)、暴露、暴露后烘焙、光阻顯影、沖洗、干燥(例如，離心干燥及/或硬烘焙)、其他適宜微影技術(shù)及/或其組合。在一些實(shí)施例中，蝕刻制程可包含干式蝕刻(例如，rie蝕刻)、濕式蝕刻及/或其他蝕刻方法。

在一些實(shí)施例中，介電層612亦可稱為虛設(shè)絕緣層或虛設(shè)氧化層，然而，并非特別需要限制氧化物的成分。在實(shí)施例中，介電層612亦形成i/o氧化物。可通過原子層沉積(ald)及/或其他適宜制程形成介電層612。如在圖6a的實(shí)例中繪示，介電層612位于鰭元件306a、306b、306c及306d上及/或在sti特征402的表面上。在一些實(shí)施例中，從鰭元件306a、306b、306c及306d的源極/漏極區(qū)域移除介電層612。在一些實(shí)施例中，從sti特征402的表面移除介電層612?？赏ㄟ^適宜選擇性蝕刻制程諸如干式蝕刻制程或其他適宜蝕刻制程移除介電層612。參看圖6a的實(shí)例，已經(jīng)從鰭元件306a、306b、306c及306d的源極/漏極區(qū)域移除介電層612。在一些實(shí)施例中，介電層612可包含sio2。然而，在其他實(shí)施例中，具有其他成分的介電層612是可能的，例如，包含氮化硅、高k介電材料或其他適宜材料。在各實(shí)例中，可通過cvd制程、低壓cvd(subatmosphericcvd,sacvd)、可流動(dòng)cvd制程、ald制程、pvd制程、或其他適宜制程沉積介電層612。舉例而言，介電層612可用于防止隨后處理(例如，隨后形成電極層層604)破壞鰭元件306a、306b、306c及306d。

在一些實(shí)施例中，柵極堆疊602的電極層604可包含多晶硅(多晶硅)。在一些實(shí)施例中，硬遮罩層606包含氧化層608諸如可包含sio2的襯墊氧化層。在一些實(shí)施例中，硬遮罩層606包含氮化層610諸如可包含si3n4、氮氧化硅或者包含碳化硅的襯墊氮化層。

參看圖1a、7a及7b，半導(dǎo)體制造方法100隨后進(jìn)行至步驟112，其中在包含虛設(shè)柵極結(jié)構(gòu)側(cè)壁的基板上形成第一隔層。第一隔層可是在基板上形成的共形介電層。舉例而言，第一隔層可包含介電材料諸如氧化硅、氮化硅、碳化硅、氮氧化硅、sicn膜、碳氧化硅、siocn膜及/或其組合。在一些實(shí)施例中，第一隔層包含多層，諸如主隔層壁、襯層及類似者。舉例而言，可通過使用制程諸如，cvd制程、低壓cvd(sacvd)制程、可流動(dòng)cvd制程、ald制程、pvd制程、或其他適宜制程沉積介電材料來形成第一隔層。

參看圖7a及7b的實(shí)例，第一隔層702位于基板202上。第一隔層702可具有厚度720。在實(shí)施例中，厚度720是介于約5nm與約10nm間。在沉積第一隔層702之后，在鰭元件306a與306b間界定的溝槽706具有溝槽寬712及溝槽深716，及在鰭元件306c與306d間界定的溝槽708具有溝槽寬714及溝槽深718。在一些實(shí)施例中，溝槽寬712及714與溝槽深716及718可受鰭間距308及310、高度502及504及第一隔層702的厚度720影響。在實(shí)施例中，溝槽寬712是介于約25nm與約55nm間。在實(shí)施例中，溝槽寬714是介于約25納米(nm)與約55nm間。在實(shí)施例中，溝槽寬712是大體上等于溝槽寬714。在實(shí)施例中，溝槽寬714是大于溝槽寬712(例如，超過約20％)。在實(shí)施例中，溝槽深716及718是大體上相同，且是介于約30nm與約60nm間。

舉例而言，第一隔層702的隔層材料可包含介電材料諸如氧化硅、氮化硅、碳化硅、氮氧化硅、sicn膜、碳氧化硅、siocn膜及/或其組合。在一些實(shí)施例中，第一隔層702可包含多層，諸如主隔層壁、襯層及類似者。舉例而言，可通過使用制程諸如，cvd制程、低壓cvd(sacvd)制程、可流動(dòng)cvd制程、ald制程、pvd制程、或其他適宜制程沉積介電材料來形成第一隔層702。

參看圖1a，在完成步驟112之后，半導(dǎo)體制造方法100可隨后進(jìn)行至根據(jù)各實(shí)施例的分支a、b、c之一。圖1b及在圖8a、8b、8c、9a、9b、10a、10b、11a、11b、12a、12b、13a、13b、14a、14b、15a、15b、16a及16b中提供的半導(dǎo)體結(jié)構(gòu)200a與200b繪示根據(jù)半導(dǎo)體制造方法100的分支a的本案的實(shí)施例。圖1c及在圖17a、17b、18a、18b、19a、19b、20a、20b、21a、21b、22a、22b、23a、23b、24a及24b中提供的半導(dǎo)體結(jié)構(gòu)200c繪示根據(jù)半導(dǎo)體制造方法100的分支b的本案的實(shí)施例。圖1d及在圖26、27a、27b、28、29、30、31a、31b、32a、32b、33、34a及34b中提供的半導(dǎo)體結(jié)構(gòu)200d繪示根據(jù)半導(dǎo)體制造方法100的分支c的本案的實(shí)施例。

現(xiàn)在參看圖1b、8a、8b及8c，在根據(jù)半導(dǎo)體制造方法100的分支a的一些實(shí)施例中，在步驟112中在基板上形成第一隔層之后，半導(dǎo)體制造方法100進(jìn)行至步驟114，其中執(zhí)行布植制程使得第一隔層的第一區(qū)域具有大于第一隔層的第二區(qū)域的摻雜劑濃度的摻雜劑濃度。第一隔層的第一區(qū)域與第二區(qū)域在隨后蝕刻制程中可具有不同蝕刻特征，其可用于控制如下文進(jìn)一步論述沿鰭元件的側(cè)壁隔層元件的構(gòu)型(例如，高度)。

在一些實(shí)施例中，在沉積第一隔層702之后且在執(zhí)行下文論述的布植制程800之前，可在虛設(shè)柵極結(jié)構(gòu)602上執(zhí)行回蝕刻第一隔層702的介電材料。參看圖8a的實(shí)例，已回蝕刻第一隔層702以暴露虛設(shè)柵極結(jié)構(gòu)602的氮化層610，且在虛設(shè)柵極結(jié)構(gòu)602的側(cè)壁上保留的第一隔層702形成隔層812。

參看圖8a及8b的實(shí)例，在一些實(shí)施例中，執(zhí)行布植制程800使得第一隔層包含具有第一摻雜劑濃度的經(jīng)布植部分804，及具有小于第一摻雜劑濃度的第二摻雜劑濃度的部分806。在一些實(shí)施例中，沿鰭元件306a及306b的內(nèi)側(cè)壁的經(jīng)布植部分804可從第一隔層702的頂面延伸內(nèi)側(cè)壁布植高度814。在一些實(shí)施例中，沿鰭元件306a及306b的內(nèi)側(cè)壁的部分806可從sti特征402的頂面延伸間距808。在一些實(shí)施例中，部分806亦可包含在第一區(qū)域206與第二區(qū)域208二者中沿虛設(shè)柵極結(jié)構(gòu)602的側(cè)壁的部分第一隔層702。經(jīng)布植的部分804可包含除部分806外第一隔層702的其他部分。

在一些實(shí)施例中，布植制程800包含將離子(例如，碳離子)布植至第一隔層702的經(jīng)布植部分804的離子布植制程。在一些實(shí)施例中，布植制程800是以傾斜角802施加至第一隔層702的傾斜的布植制程。在一些實(shí)施例中，控制傾斜角802使得布植經(jīng)布植部分804而第一隔層702的部分806保持大體上未由布植制程800改變。就將任何離子植入部分806來說，出于本案的目的其數(shù)量及濃度可是足夠低以忽略不計(jì)。在一實(shí)例中，在執(zhí)行布植制程800之后，部分806包含小于以重量計(jì)約1％的布植離子濃度。

在一些實(shí)施例中，控制布植制程800的傾斜角802以獲得經(jīng)布植部分804及部分806的所需尺寸。在一些實(shí)施例中，傾斜角802是關(guān)于溝槽深度716、溝槽寬712及高度808。在一些實(shí)例中，控制傾斜角802以滿足以下等式：tan(傾斜角802)＝(溝槽寬712)/(內(nèi)側(cè)壁布植高814)。在一些實(shí)施例中，控制傾斜角802等于或小于角810以確保通過布植制程800布植在第二區(qū)域208中的第一隔層702(例如，溝槽708的底部)。角810可關(guān)于溝槽寬714及溝槽深718。在一些實(shí)例中，角810滿足以下等式：tan(角810)＝(溝槽寬714)/(溝槽深718)。在針對(duì)繪示的特定實(shí)例中，溝槽寬712是約4nm，溝槽高716是約54nm，內(nèi)側(cè)壁布植高814是約15nm，高808是約44nm，第一隔層702的厚度720是約5nm，溝槽高718是約54nm，溝槽寬714是約19nm，傾斜角802是約15度，及角810是約20度。

在一些實(shí)施例中，控制在經(jīng)布植部分804中的摻雜劑濃度(例如，通過控制摻雜劑種類、離子束能量、布植制程800的布植劑量)以產(chǎn)生經(jīng)布植部分804的所需蝕刻特征(例如，所需蝕刻速度)。在一些實(shí)例中，在隨后蝕刻制程中經(jīng)布植部分804的蝕刻速度是大于部分806的蝕刻速度(例如，超過三倍)。在一些實(shí)施例中，經(jīng)布植部分804的摻雜劑濃度可大于部分806的摻雜劑濃度(例如，以重量計(jì)超過10％)。在一實(shí)例中，經(jīng)布植部分804的摻雜劑濃度與部分806的摻雜劑濃度間的差是在約10％至約50％間。

在一些實(shí)施例中，布植制程800包含兩步驟：第一步驟是具有向左傾斜角802的離子布植，使得離子束朝向溝槽706與708的左側(cè)壁，且第二步驟是具有向右傾斜角802的另一離子布植，使得離子束朝向溝槽706與708的右側(cè)壁。在一些實(shí)施例中，布植制程800在彼等兩個(gè)步驟的任一者中不使用任何遮罩元件。

參看圖8c的實(shí)例，繪示半導(dǎo)體結(jié)構(gòu)200的簡化俯視圖。在一些實(shí)施例中，控制布植制程800(例如，通過控制扭轉(zhuǎn)角)使得在第一區(qū)域206與第二區(qū)域208二者中隔層812不受布植制程800影響。如在圖8c中繪示，在一些實(shí)施例中，在與虛設(shè)柵極結(jié)構(gòu)602側(cè)壁平行的方向施加布植制程800，使得隔層812保持大體上相同。

參看圖1b、9a及9b，半導(dǎo)體制造方法100進(jìn)行至步驟106，其中執(zhí)行蝕刻制程使得移除第一隔層的頂部以在第一區(qū)域與第二區(qū)域二者中的沿鰭元件側(cè)壁的源極/漏極區(qū)域中形成側(cè)壁隔層。

參看圖9a及9b的實(shí)例，在步驟116的示例性實(shí)施例中，執(zhí)行蝕刻制程(例如，干式蝕刻制程、濕式蝕刻制程及/或其組合)以移除在源極/漏極區(qū)域中第一隔層702的頂部。在一些實(shí)施例中，此蝕刻制程包含干式蝕刻制程，此干式蝕刻制程使用包含含氟氣體、含氯氣體、其他蝕刻氣體、或其組合的蝕刻劑，諸如cf4、sf6、nf3、或cl2。在一些實(shí)施例中，控制蝕刻條件(例如，通過控制蝕刻劑及/或蝕刻時(shí)間)以獲得所需隔層高度。在一些實(shí)施例中，選擇蝕刻劑以獲得針對(duì)經(jīng)布植部分804及部分806的所需蝕刻選擇性。在一實(shí)例中，其中在布植制程800期間布植碳離子，蝕刻劑可無氧或具有低于以重量計(jì)約10％的氧濃度。

在一些實(shí)施例中，可在執(zhí)行蝕刻制程之后沿鰭元件306a、306b、306c及306d形成不同高度的隔層。在一些實(shí)施例中，在第一區(qū)域206中，完全移除沿鰭元件306a及306b的內(nèi)側(cè)壁的經(jīng)布植部分804，并可移除沿鰭元件306a及306b內(nèi)側(cè)壁的部分806的上部以形成隔層902。隔層902(亦稱為內(nèi)隔層902)可沿鰭元件306a及306b的內(nèi)側(cè)壁設(shè)置并具有內(nèi)隔層高908。在一些實(shí)施例中，可移除在第一區(qū)域206中的第一隔層702的經(jīng)布植部分804的上部以形成沿鰭元件306a及306b外壁設(shè)置的具有外隔層高906的隔層900(亦稱為外隔層900)。在一些實(shí)施例中，外隔層高906大于內(nèi)隔層高908(例如，至少大于約30％)。在一些實(shí)施例中，外隔層高906是在約20nm與約60nm間的范圍內(nèi)。在一些實(shí)施例中，內(nèi)隔層高908是在約1nm與約45nm間的范圍內(nèi)。

在一些實(shí)施例中，可設(shè)計(jì)各參數(shù)(例如，傾斜角802、摻雜劑種類、離子束能量、布植制程800的布植劑量、包含蝕刻劑及/或蝕刻制程的蝕刻時(shí)間的蝕刻條件)以獲得針對(duì)經(jīng)布植部分804及區(qū)域806的蝕刻選擇性、外隔層高906及內(nèi)隔層高908。例如，可設(shè)計(jì)使得在部分806的蝕刻速度與經(jīng)布植部分804的第二蝕刻速度間的比例是約(高度808-內(nèi)隔層高908)/(高度716+厚度720-外隔層高906)。在特定實(shí)例中，高度808是約44nm，內(nèi)隔層高908是約4nm，高度716是約54nm，厚度720是約5nm，外隔層高906是約39nm，且在第一蝕刻速度與第二蝕刻速度間的比例是約2。在一些實(shí)施例中，可在鰭元件306a與306b間形成具有內(nèi)隔層高908的溝槽912。

在一些實(shí)施例中，在第二區(qū)域208中，移除第一隔層702的經(jīng)布植部分804的上部以形成位于沿鰭元件306c及306d側(cè)壁設(shè)置的隔層904。在一些實(shí)例中，隔層904具有與外隔層高906大體上相同的高度。在一些實(shí)施例中，隔層904的高度是大于內(nèi)隔層高908(例如，至少大于約30％)。在一些實(shí)施例中，隔層904的高度是在約20nm與約60nm間的范圍內(nèi)。

在一些實(shí)施例中，干式蝕刻制程不大體上影響在第一區(qū)域206與第二區(qū)域208二者中虛設(shè)柵極結(jié)構(gòu)602的側(cè)壁上的隔層812。

在一些實(shí)施例中，使用分離的后續(xù)蝕刻制程或相同蝕刻制程移除鰭元件306a、306b、306c及306d的頂部。在圖9a及9b的實(shí)例中，移除在sti特征402上的部分鰭元件306a、306b、306c及306d。在第一區(qū)域206中，在隔層900與902間形成兩個(gè)溝槽910，分別暴露鰭元件306a及306b的頂面。在一些實(shí)施例中，由于內(nèi)隔層902具有小于外隔層900的外隔層高906的內(nèi)隔層高908，第一區(qū)域206包含在溝槽910及912上的具有寬度318的溝槽920。

在一些實(shí)施例中，在移除鰭元件的頂部后，在第二區(qū)域208中，在隔層904間形成兩個(gè)溝槽914，分別暴露鰭元件306c及306d頂面。

在一些實(shí)施例中，在sti特征402的頂面下方的鰭元件306a、306b、306c及306d未暴露，并因此在干式蝕刻制程期間未經(jīng)蝕刻。相似地，在一些實(shí)施例中，在虛設(shè)柵極結(jié)構(gòu)602下方的通道區(qū)域中未蝕刻鰭元件306a、306b、306c及306d。

參看圖1b、10a及10b，半導(dǎo)體制造方法100隨后進(jìn)行至步驟118，其中執(zhí)行磊晶生長制程以在鰭元件上形成源極/漏極特征。在一些實(shí)施例中，可通過在鰭元件的頂面上執(zhí)行磊晶生長制程形成源極/漏極特征。

參看圖10a及10b的實(shí)例，在一些實(shí)施例中，在半導(dǎo)體結(jié)構(gòu)200a的第一區(qū)域206中，可通過隔層900及902橫向限制源極/漏極特征1002在鰭元件306a及306b的頂面的生長。特定言之，源極/漏極特征1002包含分別在鰭元件306a及306b的暴露表面上通過磊晶生長半導(dǎo)體材料形成的源極/漏極特征1002a及源極/漏極特征1002b。通過沿各鰭元件側(cè)壁設(shè)置的內(nèi)隔層900及外隔層902橫向限制源極/漏極特征1002a及1002b各者的生長。在源極/漏極特征1002a及1002b分別填充溝槽910之后，源極/漏極特征1002a及1002b于合并點(diǎn)1012合并，并隨后生長為合并的源極/漏極特征1002。間距1006從合并點(diǎn)1012延伸至sti特征402的頂面。在一些實(shí)施例中，間距1006是小于外隔層900的隔層外隔層高906及/或隔層904的高度。在一些實(shí)施例中，間距1006可大于內(nèi)隔層902的隔層內(nèi)隔層高908。在一些實(shí)例中，高度1006是在約2nm與約5nm間的范圍內(nèi)。

在一些實(shí)施例中，形成源極/漏極特征1002亦提供形成具有高度1006的間隙1004。間隙1004可由空氣填充并由此，稱為“空氣隙”。由在合并點(diǎn)1012合并的源極/漏極特征1002的兩側(cè)壁、隔層902及sti特征402的頂面界定空氣隙1004。

在一些實(shí)施例中，如在圖10a及10b中繪示，在第二區(qū)域208中，源極/漏極特征1008及1010包含通過分別在鰭元件306c及306d上磊晶生長半導(dǎo)體材料形成的材料。通過沿對(duì)應(yīng)鰭元件的側(cè)壁設(shè)置的兩隔層904橫向約束源極/漏極特征1008及1010各者的生長。在實(shí)例中，在分別填充在鰭元件306c及306d上的溝槽914后，源極/漏極特征1008及1010突出溝槽914之外。在一些實(shí)施例中，源極/漏極特征1008及1010的突出部分不合并。

在各實(shí)施例中，源極/漏極特征1002、1008及/或1010的生長半導(dǎo)體材料可包含ge、si、gaas、algaas、sige、gaasp、sip、或其他適宜材料。在一些實(shí)施例中，可在磊晶制程期間原位摻雜源極/漏極特征1002、1008及/或1010的磊晶生長材料。在一些實(shí)施例中，源極/漏極特征1002、1008及/或1010的磊晶生長材料不經(jīng)原位摻雜，及(例如)執(zhí)行取代布植制程以摻雜源極/漏極特征1002、1008及/或1010的磊晶生長材料。

在實(shí)施例中，鰭元件306a、306b、306c及306d是硅及源極/漏極特征1002、1008及/或1010的磊晶生長材料亦是硅。在一些實(shí)施例中，鰭元件306a、306b、306c及306d及源極/漏極特征1002、1008及/或1010的材料可包含相似但經(jīng)不同摻雜的材料。在其他實(shí)施例中，鰭元件306a、306b、306c及306d包含第一半導(dǎo)體材料，及源極/漏極特征1002、1008及/或1010的磊晶生長材料包含與第一半導(dǎo)體材料不同的第二半導(dǎo)體。

在各實(shí)施例中，在不同制程或相同制程中可生長源極/漏極特征1002、1008及/或1010及/或包含不同材料及/或摻雜劑或摻雜劑分布。在實(shí)施例中，源極/漏極1002、1008及/或1010的磊晶生長材料是由磷摻雜的硅。在又一實(shí)施例中，磷摻雜劑濃度可在約5x10²⁰個(gè)與約2x10²¹個(gè)原子/cm³間。源極/漏極特征1002、1008及/或1010的磊晶生長材料可或者經(jīng)適宜摻雜以包含砷、銻、或其他n型供體材料。

參看圖1b、11a及11b，半導(dǎo)體制造方法100隨后進(jìn)行至步驟120，其中在基板上形成層間介電(inter-layerdielectric,ild)層。參看圖11a及11b的實(shí)例，在步驟120的實(shí)施例中，在半導(dǎo)體結(jié)構(gòu)200a的基板202上第一區(qū)域206及第二區(qū)域208二者中形成ild層1102。

在一些實(shí)施例中，在形成ild層1102前亦可在基板202上形成接觸蝕刻終止層(contactetchstoplayer,cesl)。在一些實(shí)例中，cesl包含氮化硅層、氧化硅層、氮氧化硅層及/或在此項(xiàng)技術(shù)中已知的其他材料。可通過等離子增強(qiáng)化學(xué)氣相沉積(plasma-enhancedchemicalvapordeposition,pecvd)制程及/或其他適宜沉積或氧化制程形成cesl。ild層1102的示例性材料包含，例如，正硅酸乙酯(teos)氧化物、未摻雜的硅酸鹽玻璃、或摻雜的氧化硅諸如硼磷硅玻璃(bpsg)、熔融硅石玻璃(fsg)、磷硅玻璃(psg)、硼摻雜硅玻璃(bsg)及/或其他適宜介電材料?？赏ㄟ^pecvd制程或其他適宜沉積技術(shù)沉積ild層1102。在一些實(shí)施例中，在形成ild層1102之后，半導(dǎo)體結(jié)構(gòu)200a可經(jīng)高溫預(yù)算制程以退火ild層。ild層1102可包含多個(gè)層。

在一些實(shí)例中，在沉積ild層之后，可執(zhí)行平坦化制程(例如，cmp)以暴露虛設(shè)柵極結(jié)構(gòu)的頂面。使用圖11a及11b作為實(shí)例，平坦化制程移除在虛設(shè)柵極結(jié)構(gòu)602上的部分ild層1102(及cesi層(若存在))并使半導(dǎo)體結(jié)構(gòu)200a的頂面平坦。此外，平坦化制程可移除在虛設(shè)柵極結(jié)構(gòu)602上的硬遮罩606以暴露電極層604。

參看圖1b、12a及12b，半導(dǎo)體制造方法100隨后進(jìn)行至步驟122，其中形成取代柵極及源極/漏極接觸。半導(dǎo)體制造方法100的步驟122包含移除虛設(shè)柵極結(jié)構(gòu)或其部分。作為一實(shí)例，從基板202移除先前形成的虛設(shè)柵極結(jié)構(gòu)602(例如，介電層612及電極層604)。移除虛設(shè)柵極結(jié)構(gòu)602的介電層612及電極層604產(chǎn)生開口或溝槽?？呻S后在溝槽或開口中形成最終柵極結(jié)構(gòu)(例如，包含高k介電層及金屬柵電極)，如下文描述。使用選擇性蝕刻制程，諸如選擇性濕式蝕刻、選擇性干式蝕刻、或其組合執(zhí)行虛設(shè)柵極堆疊特征的移除。

在一些實(shí)施例中，步驟122繼續(xù)包含形成包含高k/金屬柵極堆疊的取代功能柵極結(jié)構(gòu)。參看圖12a及12b的實(shí)例，在一些實(shí)施例中，在第一區(qū)域206中，可在通道區(qū)域中的鰭元件306a及306b上的溝槽或開口中形成最終柵極結(jié)構(gòu)1202a，使得鰭元件306a及306b成為finfet1208的鰭元件。在一些實(shí)施例中，在第二區(qū)域208中，可在通道區(qū)域中的鰭元件306c上的溝槽或開口中形成最終柵極結(jié)構(gòu)1202b，使得鰭元件306c成為finfet1210的鰭元件。在一些實(shí)施例中，可在通道區(qū)域中的鰭元件306d上的溝槽或開口中形成最終柵極結(jié)構(gòu)1202c，使得鰭元件306d成為finfet1212的鰭元件。

在各實(shí)施例中，柵極結(jié)構(gòu)1202a、1202b及1202c各者可包含高k柵極介電層及金屬柵電極堆疊。柵極結(jié)構(gòu)1202a、1202b及1202c各者亦可包含在鰭的通道區(qū)域上形成的界面層、在界面層上形成的高k電極介電層及在高-k柵極介電層上形成的金屬層。如本文使用及描述，高-k柵極介電層包含具有高介電常數(shù)的介電材料，例如，大于熱氧化硅的介電常數(shù)(～3.9)。在高k/金屬柵極堆疊中使用的金屬層可包含金屬、金屬合金。或金屬硅化物。此外，形成高k/金屬柵極堆疊包含形成各柵極材料的沉積及移除過量柵極材料并由此平坦化半導(dǎo)體結(jié)構(gòu)200a的頂面的一或更多cmp制程。

在一些實(shí)施例中，柵極結(jié)構(gòu)1202a、1202b及1202c的界面層可包含介電材料諸如氧化硅(sio2)、hfsio、或氮氧化硅(sion)?？赏ㄟ^化學(xué)氧化、熱氧化、原子層沉積(ald)、化學(xué)氣相沉積(cvd)及/或其他適宜方法形成界面層。柵極結(jié)構(gòu)1202a、1202b及1202c的柵極介電層可包含高k介電層諸如氧化鉿(hfo2)。或者，柵極堆疊1502的柵極介電層可包含其他介電材料，諸如tio2、hfzro、ta2o3、hfsio4、zro2、zrsio2、lao、alo、zro、tio、ta2o5、y2o3、srtio3(sto)、batio3(bto)、bazro、hfzro、hflao、hfsio、lasio、alsio、hftao、hftio、(ba,sr)tio3(bst)、al2o3、si3n4、氮氧化物(sion)、其組合、或其他適宜材料?？赏ㄟ^ald、物理氣相沉積(pvd)、cvd、氧化及/或其他適宜方法形成柵極介電層。柵極結(jié)構(gòu)1202a、1202b及1202c的金屬層可包含單層或者多層結(jié)構(gòu)，諸如具有經(jīng)選擇功函數(shù)的金屬層的各組合以增強(qiáng)元件效能(功函數(shù)金屬層)、襯層、濕潤層、粘合層、金屬合金或金屬硅化物。舉例而言，柵極結(jié)構(gòu)1202a、1202b及1202c的金屬層可包含ti、ag、al、tialn、tac、tacn、tasin、mn、zr、tin、tan、ru、mo、al、wn、cu、w、re、ir、co、ni、其他適宜金屬材料或其組合。此外，金屬層可提供n型或p型功函數(shù)，可充當(dāng)晶體管(例如，finfet)柵電極，及在至少一些實(shí)施例中，柵極結(jié)構(gòu)1202a、1202b及1202c的金屬層可包含多晶硅層。在各實(shí)施例中，可通過ald、pvd、cvd、電子束蒸發(fā)、或其他適宜制程形成柵極結(jié)構(gòu)1202a、1202b及1202c的金屬層。此外，可針對(duì)使用不同金屬層的n-fet及p-fet晶體管分別形成柵極結(jié)構(gòu)1202a、1202b及1202c的金屬層。在各實(shí)施例中，可執(zhí)行cmp制程以從柵極結(jié)構(gòu)1202a、1202b及1202c的金屬層移除過量金屬，并由此提供柵極結(jié)構(gòu)1202a、1202b及1202c的金屬層的大體上平坦頂面。

在一些實(shí)施例中，步驟122繼續(xù)而包含形成源極/漏極接觸。參看圖12a及12b的實(shí)例，分別在源極/漏極特征1002、1008及1010上形成源極/漏極接觸1204a、1204b及1204c。在一些實(shí)施例中，在第一區(qū)域206中，可在finfet1208的源極/漏極區(qū)域中的源極/漏極特征1002上形成源極/漏極接觸1204a。源極/漏極接觸1204a可包含具有u型橫截面的硅化特征1206a。在一些實(shí)施例中，硅化特征1206a可包含接觸源極/漏極特征1002的底面及兩個(gè)側(cè)壁。在一些實(shí)施例中，底面可具有介于約20nm與約90nm間的寬度1214。

在一些實(shí)施例中，在第二區(qū)域208中，可在finfet1210的源極/漏極區(qū)域中的源極/漏極特征1008上形成源極/漏極接觸1204b。源極/漏極接觸1204b可包含接觸源極/漏極特征1008的具有寬度312的底面的硅化特征1206b。在一些實(shí)施例中，可在finfet1212的源極/漏極區(qū)域中的源極/漏極特征1010上形成源極/漏極接觸1204c。硅化特征1206c可包含接觸源極/漏極特征1010且具有寬度312的底面。

如在圖12a的實(shí)例中繪示，沿柵極結(jié)構(gòu)的側(cè)壁設(shè)置的隔層812插入源極/漏極接觸1204a、1204b及1204c，與柵極結(jié)構(gòu)1202a、1202b及1202c?？赏ㄟ^各制程步驟諸如圖案化及蝕刻以在源極/漏極特征中形成接觸開口、層沉積、硅化、以及其他適宜處理步驟分別形成包含硅化特征1206a、1206b及1206c的源極/漏極接觸1204a、1204b及1204c。

在一些實(shí)施例中，硅化特征1206a、1206b及1206c可包含硅化鎳(nisi)、硅化鎳鉑(niptsi)、硅化鎳鉑鍺(niptgesi)、硅化鎳鍺(nigesi)、硅化鐿(ybsi)、硅化鉑(ptsi)、硅化銥(irsi)、硅化鉺(ersi)、硅化鈷(cosi)、硅化鈦(tisi)、其他適宜導(dǎo)電材料及/或其組合。可通過包含沉積金屬層、退火金屬層使得此金屬層能與硅反應(yīng)形成硅化物，并隨后移除未反應(yīng)的金屬層的制程，來形成硅化特征1206。

在一些實(shí)施例中，源極/漏極接觸1204a、1204b及1204c可包含各導(dǎo)電材料，這些導(dǎo)電材料包含銅、鎢、鈦、氮化鈦、其他適宜材料及/或其組合。在各實(shí)施例中，可通過ald、pvd、cvd、電子束蒸發(fā)、或其他適宜制程形成源極/漏極接觸1204a、1204b及1204c。在各實(shí)施例中，可執(zhí)行cmp制程以從源極/漏極接觸1204a、1204b及1204c移除過量金屬，并由此提供源極/漏極特征1204a、1204b及1204c的金屬層的大體上平坦頂面。

盡管示例性圖12a及12b繪示在finfet1208中的兩個(gè)鰭元件，但在各實(shí)施例中，finfet1208可包含任何數(shù)量鰭元件。進(jìn)一步而言，盡管示例性圖12a及12b繪示分別使用鰭元件306c及306d形成兩個(gè)單鰭finfet1210及1212，但在一些實(shí)施例中，多鰭finfet可包含鰭元件306c及306d二者，且在一些實(shí)施例中，第一多鰭finfet可包含鰭元件306c，及第二多鰭finfet可包含鰭元件306d。

在一些實(shí)施例中，第一區(qū)域206是包含各邏輯元件的核心區(qū)域。在一實(shí)例中，finfet1208可用于在核心區(qū)域中形成邏輯元件，例如，邏輯柵極諸如nand、nor及/或反相器。在一些實(shí)施例中，第二區(qū)域208是包含sram單元的sram區(qū)域。在一些實(shí)施例中，finfet1210及finfet1210可為相同sram單元的晶體管(例如，pmos上拉晶體管，nmos下拉晶體管及/或nmos通過柵極晶體管)。在一些實(shí)施例中，finfet1210可是第一sram單元的晶體管(例如，pmos上拉晶體管、nmos下拉晶體管、或nmos通過柵極晶體管)，且finfet1212可為第二sram單元的晶體管(例如，pmos上拉晶體管、nmos下拉晶體管、或nmos通過柵極晶體管)。

現(xiàn)在參看圖1b及圖13a、13b、14a、14b、15a、15b、16a及16b，在半導(dǎo)體制造方法100的分支a的示例性實(shí)施例中，在第一區(qū)域206中，完全移除沿第一區(qū)域206中鰭元件的內(nèi)側(cè)壁設(shè)置的第一隔層702。在這些實(shí)施例中，源極/漏極特征的生長不由沿鰭元件306a及306b的內(nèi)側(cè)壁設(shè)置的任何內(nèi)隔層橫向限制。此由如在圖13a、13b、14a、14b、15a、15b、16a及16b中繪示的半導(dǎo)體結(jié)構(gòu)200b說明。除下文指出的區(qū)別外，上文關(guān)于步驟114、116、118、120、122及圖9a、9b、10a、10b、11a、11b、12a及12b提供的相同描述可適用。

現(xiàn)在參看圖13a及13b的實(shí)例，于步驟116中，在執(zhí)行蝕刻制程之后，移除經(jīng)布植部分804的頂部以形成沿鰭元件設(shè)置的隔層。如在圖13a及13b中繪示，在一些實(shí)施例中，在執(zhí)行蝕刻制程之后，第一區(qū)域206包含沿鰭元件306a及306b外側(cè)壁設(shè)置的具有外隔層高906的外隔層900，但不包含沿鰭元件306a及306b內(nèi)側(cè)壁設(shè)置的內(nèi)隔層。在一些實(shí)施例中，可設(shè)計(jì)各參數(shù)(例如，鰭元件的尺寸、第一隔層702的厚度720、傾斜角802、摻雜劑種類、離子束能量、布植制程800的布植劑量)以獲得針對(duì)經(jīng)布植部分804及部分806的所需蝕刻選擇性，使得通過蝕刻制程完全移除部分806，同時(shí)形成具有外隔層高906的外隔層900。例如，設(shè)計(jì)成使得部分806的第一蝕刻速度與經(jīng)布植部分804的第二蝕刻速度間的比例是約(高度808)/(高度716+厚度720-外隔層高906)。在特定實(shí)例中，高度808是約44nm，高度716是約54nm，厚度720是約5nm，外隔層高906是約39nm，及第一蝕刻速度與第二蝕刻速度的比是約2.2。

在一些實(shí)施例中，移除鰭元件306a、306b、306c及306d的頂部(使用相同蝕刻制程或分離蝕刻制程)。如在圖13a及13b中所繪示，在第一區(qū)域206中，在隔層900間形成具有寬度318的溝槽1302，暴露鰭元件306a及306b的頂面。

現(xiàn)在參看圖1b、14a及14b，半導(dǎo)體制造方法100進(jìn)行至步驟118，其中在半導(dǎo)體結(jié)構(gòu)200b的第一與第二區(qū)域中形成源極/漏極特征?，F(xiàn)在參看圖14a及14b的實(shí)例，在第一區(qū)域206中，在溝槽1302中的鰭元件306a及306b上形成源極/漏極特征1402。由外隔層900橫向限制源極/漏極特征1402的生長，且不由沿鰭元件306a及306b的內(nèi)側(cè)壁設(shè)置的任何內(nèi)隔層橫向限制。特定言之，源極/漏極特征1402包含通過分別在鰭元件306a及306b的暴露表面上磊晶生長半導(dǎo)體材料形成的源極/漏極特征1402a及源極/漏極特征1402b。源極/漏極特征1402a及1402b各者的生長僅由單隔層900橫向限制。換言之，僅由隔層900界定源極/漏極特征1402a及1402b各者的側(cè)壁。在一些實(shí)施例中，源極/漏極特征1402a及1402b可包含在不垂直于sti特征402頂面的方向從鰭元件306a及306b的內(nèi)側(cè)壁延伸的側(cè)壁1410。源極/漏極特征1402a及1402b于合并點(diǎn)1408合并，并隨后生長為合并源極/漏極特征1402。間距1406可在合并點(diǎn)1408與sti特征402的頂面間延伸。在一些實(shí)施例中，間距1406是小于外隔層900的隔層外隔層高906及/或隔層904的高度。在一些實(shí)例中，高度1406是在約1nm與5nm間的范圍內(nèi)。在一些實(shí)施例中，在源極/漏極特征1402與sti特征402的頂面間形成空氣隙1404?？諝庀?404具有由在合并點(diǎn)1408合并的側(cè)壁1410與sti特征402的頂面界定的大體上三角形橫截面。

在各實(shí)施例中，源極/漏極特征1402、1008及/或1010的生長半導(dǎo)體材料可是大體上類似于上文關(guān)于圖10a及10b論述的源極/漏極特征1002、1008及/或1010的半導(dǎo)體材料。

現(xiàn)在參看圖1b、15a及15b，半導(dǎo)體制造方法100進(jìn)行至步驟120，其中形成ild層。參看圖15a及15b的實(shí)例，在步驟120的實(shí)施例中，在基板202上形成ild層1102。在一些實(shí)施例中，在形成ild層1102之前在基板202上亦形成接觸蝕刻終止層(cesl)。ild層1102可是大體上類似于上文關(guān)于圖11a及11b論述的ild層1102。在一些實(shí)例中，在沉積ild層1102之后，可執(zhí)行平坦化制程(例如，cmp)以暴露虛設(shè)柵極結(jié)構(gòu)602的頂面，例如，包含移除硬遮罩606。

現(xiàn)在參看圖1b、16a及16b，半導(dǎo)體制造方法100進(jìn)行至步驟122，其中形成取代柵極及源極/漏極接觸。現(xiàn)在參看圖16a及16b的實(shí)例，從基板202上移除先前形成的虛設(shè)柵極結(jié)構(gòu)602。移除虛設(shè)柵極結(jié)構(gòu)602產(chǎn)生開口或溝槽。在一些實(shí)施例中，在第一區(qū)域206中，可在通道區(qū)域中鰭元件306a及306b上的溝槽或開口中隨后形成最終柵極結(jié)構(gòu)1202a，使得鰭元件306a及306b成為finfet1602的鰭。在一些實(shí)施例中，步驟122繼續(xù)包含形成源極/漏極接觸。在一些實(shí)施例中，在第一區(qū)域206中，可在finfet1602的源極/漏極區(qū)域中源極/漏極特征1402上形成源極/漏極接觸1204a。源極/漏極接觸1204a可包含具有u型橫截面的硅化特征1206a。

在一些實(shí)施例中，盡管示例性圖16a及16b繪示在finfet1602中的兩個(gè)鰭元件，但在各實(shí)施例中，finfet1602可包含任何數(shù)量鰭元件。在一些實(shí)施例中，第一區(qū)域206是包含各邏輯元件的核心區(qū)域。在一實(shí)例中，finfet1602可用于在核心區(qū)域中形成邏輯元件，例如，邏輯柵極諸如nand柵極，nor柵極及/或反相器。

現(xiàn)在參看圖1a及1c，在半導(dǎo)體制造方法100的示例性實(shí)施例中，在步驟112之后，半導(dǎo)體制造方法100進(jìn)行至分支b，其中當(dāng)移除在第一區(qū)域中沿鰭元件的隔層時(shí)，覆蓋第二區(qū)域而非第一區(qū)域的保護(hù)層可用于保護(hù)第二區(qū)域。在這些實(shí)施例中，不由在第一區(qū)域中沿鰭元件的側(cè)壁形成的任何隔層橫向限制在第一區(qū)域中源極/漏極特征的生長，而由在第二區(qū)域中沿鰭元件的側(cè)壁形成的隔層橫向限制在第二區(qū)域中源極/漏極特征的生長。此通過在圖17a、17b、18a、18b、19a、19b、20a、20b、21a、21b、22a、22b、23a、23b、24a及24b中繪示的半導(dǎo)體結(jié)構(gòu)200c說明。

現(xiàn)在參看圖1c、17a及17b，在根據(jù)半導(dǎo)體制造方法100的分支b的一些實(shí)施例中，在在步驟112中基板上形成第一隔層之后，半導(dǎo)體制造方法100進(jìn)行至步驟124，此處執(zhí)行蝕刻制程以形成在第一區(qū)域與第二區(qū)域中沿鰭元件的隔層元件。

參看圖17a及17b的實(shí)例，在一些實(shí)施例中，對(duì)半導(dǎo)體結(jié)構(gòu)200c執(zhí)行干式蝕刻制程以移除在源極/漏極區(qū)域中第一隔層702的上表面部分(例如，覆蓋虛設(shè)柵極結(jié)構(gòu)603的頂面的部分第一隔層702，鰭元件306a、306b、306c及306d及在源極/漏極區(qū)域中的sti特征302)。在一些實(shí)施例中，在第一區(qū)域206中，沿鰭元件306a及306b的側(cè)壁形成隔層1702。在一些實(shí)施例中，在第二區(qū)域中，沿鰭元件306c及306d的側(cè)壁形成隔層1704。

在一些實(shí)施例中，在第一區(qū)域206與第二區(qū)域208二者中，可通過干蝕刻制程回蝕刻第一隔層702以暴露虛設(shè)柵極結(jié)構(gòu)602的氮化層610。干式蝕刻制程可大體上不影響在虛設(shè)柵極結(jié)構(gòu)602的側(cè)壁上形成的部分第一隔層702。因此，在虛設(shè)柵極結(jié)構(gòu)602的側(cè)壁上保留的第一隔層702形成隔層812。

現(xiàn)在參看圖1c、18a及18b，半導(dǎo)體制造方法100隨后進(jìn)行至分支b的步驟126，此處在第二區(qū)域上沉積保護(hù)層，同時(shí)第一區(qū)域保持暴露。參看圖18a及18b的實(shí)例，可在第二區(qū)域208中形成保護(hù)層1802，覆蓋鰭元件306c及306d。在一些實(shí)施例中，保護(hù)層1802包含光阻材料，并可通過微影制程在基板202上形成。保護(hù)層1802可包含暴露第一區(qū)域206同時(shí)保護(hù)第二區(qū)域208的開口。

現(xiàn)在參看圖1c、19a及19b，半導(dǎo)體制造方法100隨后進(jìn)行至步驟128，此處移除在第一區(qū)域中沿鰭元件側(cè)壁的隔層。參看圖19a及19b的實(shí)例，在一些實(shí)施例中，執(zhí)行蝕刻制程以移除在第一區(qū)域206中的隔層1702。在一些實(shí)施例中，蝕刻制程可大體上不影響沿虛設(shè)柵極結(jié)構(gòu)812的側(cè)壁形成的隔層812，及/或鰭元件306a及306b。在一些實(shí)施例中，蝕刻制程包含使用蝕刻劑的干式蝕刻制程，此蝕刻劑包含含氟氣體、含氯氣體、其他蝕刻氣體、或其組合，諸如cf4、sf6、nf3、或cl2。

同時(shí)，由于第二區(qū)域208具有其上形成的保護(hù)層1802，蝕刻制程大體上不影響第二區(qū)域208。換言之，在第二區(qū)域208中隔層1704、鰭元件306c及306d及虛設(shè)柵極結(jié)構(gòu)602保持大體上相同。于此制造階段處，第二區(qū)域208包含沿鰭元件306c及306d側(cè)壁的隔層1704，同時(shí)第一區(qū)域206不包含沿鰭元件306a及306b側(cè)壁的任何隔層。

現(xiàn)在參看圖1c、20a及20b，半導(dǎo)體制造方法100隨后進(jìn)行至步驟130，此處移除在第二區(qū)域上的保護(hù)層。參看圖20a及20b的實(shí)例，在一些實(shí)施例中，在移除保護(hù)層1802之后，暴露第一區(qū)域206及第二區(qū)域208二者。在一些實(shí)施例中，可通過光阻剝離或灰化制程移除保護(hù)層1802。

參看圖1c、21a及21b，半導(dǎo)體制造方法100隨后進(jìn)行至步驟132，此處移除在第一及第二區(qū)域二者中暴露的鰭元件。參看圖21a及21b的實(shí)例，執(zhí)行蝕刻制程以移除在第一區(qū)域206及第二區(qū)域208二者中的源極/漏極區(qū)域中的sti特征402的頂面上的鰭元件306a、306b、306c及306d，同時(shí)隔層1704及812保持大體上未經(jīng)蝕刻。

在一些實(shí)施例中，在第一區(qū)域206中，在移除源極/漏極區(qū)域中的鰭元件306a及306b的頂部之后，在源極/漏極區(qū)域中鰭元件306a及306b的經(jīng)暴露頂面2102大體上與sti特征402的頂面共面。

在一些實(shí)施例中，在第二區(qū)域208中，在移除在源極/漏極區(qū)域中的鰭元件306c及306d的頂部之后，鰭元件306c及306d的暴露頂面2102大體上與sti特征402的頂面共面。可在由隔層1704界定的溝槽2106中暴露鰭元件306c及306d的頂面2102。在一些實(shí)施例中，干式蝕刻制程可大體上不影響在第二區(qū)域中沿鰭元件306c及306d的側(cè)壁形成的隔層1704。例如，干式蝕刻制程可使用包含氟及/或氧的蝕刻劑。

參看圖1c、22a及22b，半導(dǎo)體制造方法100進(jìn)行至步驟134，此處在半導(dǎo)體結(jié)構(gòu)200c的第一及第二區(qū)域中形成源極/漏極特征?，F(xiàn)在參看圖22a及22b的實(shí)例，在一些實(shí)施例中，在第一區(qū)域206中，在鰭元件306a及306b上形成源極/漏極特征2202。未由任何隔層橫向限制源極/漏極特征2202的生長。特定言之，源極/漏極特征2202包含通過分別在鰭元件306a及306b的暴露表面上磊晶生長半導(dǎo)體材料形成的源極/漏極特征2202a及源極/漏極特征2202b。未由任何隔層橫向限制源極/漏極特征2202a及2202b各者的生長。在一些實(shí)施例中，源極/漏極特征2202a及2202b可包含在不垂直于sti特征402頂面的方向從鰭元件306a及306b的內(nèi)側(cè)壁延伸的側(cè)壁1410。在一些實(shí)施例中，源極/漏極特征2202a及2202b可包含在不垂直于sti特征402頂面的方向從鰭元件306a及306b的外壁延伸的外側(cè)壁2204。

在一些實(shí)施例中，源極/漏極特征2202a及2202b于合并點(diǎn)1408合并，并隨后生長為源極/漏極特征2202。間距1406在合并點(diǎn)1408與sti特征402的頂面間延伸。在一些實(shí)施例中，間距1406是小于隔層904的高度。在一實(shí)例中，間距1406是在介于約2nm與5nm間的范圍。在一些實(shí)施例中，可形成在源極/漏極特征2202與sti特征402的頂面間的空氣隙1404?？諝庀?404可具有高度1406且具有由各磊晶特征2202a及2202b的側(cè)壁2206與sti特征402的頂面界定的大體上三角形橫截面。

在一些實(shí)施例中，在第二區(qū)域208中，源極/漏極特征1008及1010包含通過分別在鰭元件306c及306d上磊晶生長半導(dǎo)體材料形成的材料。由沿各鰭元件側(cè)壁設(shè)置的兩個(gè)隔層1704橫向限制源極/漏極特征1008及1010各者的生長。在實(shí)例中，在分別在鰭元件306c及306d上填充溝槽2106之后，源極/漏極特征1008及1010突出溝槽2106之外。在一些實(shí)施例中，不合并源極/漏極特征1008及1010的突出部分。

在各實(shí)施例中，源極/漏極特征2202、1008及/或1010的生長半導(dǎo)體材料可大體上類似于上文關(guān)于圖10a及10b論述的源極/漏極特征1002、1008及/或1010的半導(dǎo)體材料。

參看圖1c、23a及23b，半導(dǎo)體制造方法100進(jìn)行至步驟136，此處形成層間介電(ild)層。步驟136可大體上類似于半導(dǎo)體制造方法100的步驟120。參看圖23a及23b的實(shí)例，在步驟136的實(shí)施例中，在基板202上形成ild層1102。在一些實(shí)施例中，在形成ild層1102之前在基板202上亦形成接觸蝕刻終止層(cesl)。ild層1102可大體上類似于上文關(guān)于圖11a及11b論述的ild層1102。在一些實(shí)例中，在沉積ild層1102之后，可執(zhí)行平坦化制程(例如，cmp)以暴露虛設(shè)柵極結(jié)構(gòu)602的頂面，例如，包含移除硬遮罩606。

現(xiàn)在參看圖1c、24a及24b，半導(dǎo)體制造方法100進(jìn)行至步驟138，此處形成取代柵極及源極/漏極接觸。步驟138包含移除虛設(shè)柵極結(jié)構(gòu)或其部分并由功能柵極將其取代，例如，由高k/金屬柵極堆疊取代。步驟123亦可包含形成源極/漏極接觸。步驟138可大體上類似于半導(dǎo)體制造方法100的步驟122?，F(xiàn)在參看圖24a及24b的實(shí)例，從基板202移除先前形成的虛設(shè)柵極結(jié)構(gòu)602。移除虛設(shè)柵極結(jié)構(gòu)602產(chǎn)生開口或溝槽。

在一些實(shí)施例中，在第一區(qū)域206中，可在通道區(qū)域中的鰭元件306a及306b上的溝槽或開口中隨后形成最終柵極結(jié)構(gòu)1202a，使得鰭元件306a及306b成為finfet2402的鰭。

在一些實(shí)施例中，在第二區(qū)域208中，可在通道區(qū)域中的鰭元件306c上的溝槽或開口中隨后形成最終柵極結(jié)構(gòu)1202b，使得鰭元件306c成為finfet1210的鰭。在一些實(shí)施例中，可在通道區(qū)域中的鰭元件306d上的溝槽或開口中隨后形成最終柵極結(jié)構(gòu)1202c，使得鰭元件306d成為finfet1212的鰭。

在一些實(shí)施例中，步驟138繼續(xù)以包含形成源極/漏極接觸。在一些實(shí)施例中，在第一區(qū)域206中，可在finfet2402的源極/漏極區(qū)域中的源極/漏極特征2202上形成源極/漏極接觸1204a。源極/漏極接觸1204a可包含具有u形橫截面的硅化特征1206a。在一些實(shí)施例中，硅化特征1206a可包含接觸源極/漏極特征2202的具有寬度1214的底面及接觸源極/漏極特征2202的兩個(gè)側(cè)壁。在一些實(shí)施例中，寬度1214可等于或大于在相鄰鰭元件306a及306b的外側(cè)壁間的寬度318。在一些實(shí)施例中，寬度1214是介于約40nm與100nm間。

在一些實(shí)施例中，在第二區(qū)域208中，可在finfet1210的源極/漏極區(qū)域中的源極/漏極特征1008上形成源極/漏極接觸1204b。源極/漏極接觸1204b可包含接觸源極/漏極特征1008的具有寬度312的底面的硅化特征1206b。在一些實(shí)施例中，可在finfet1212的源極/漏極區(qū)域中的源極/漏極特征1010上形成源極/漏極接觸1204c。硅化特征1206c可包含接觸源極/漏極特征1010的具有寬度312的底面。

在一些實(shí)施例中，移除虛設(shè)柵極結(jié)構(gòu)并形成柵極結(jié)構(gòu)及源極/漏極接觸可大體上類似于上文關(guān)于步驟122，圖12a及12b的柵極結(jié)構(gòu)1202a、1202b、1202c，及源極/漏極接觸1204a、1204b及1204c論述的彼等。

盡管示例性圖24a及24b繪示在finfet2402中的兩個(gè)鰭元件，但在各實(shí)施例中，finfet2402可包含任何數(shù)量鰭元件。進(jìn)一步而言，盡管示例性圖24a及24b繪示兩個(gè)單鰭finfet1210及1212分別包含鰭元件306c及306d，但在一些實(shí)施例中，多鰭finfet可包含鰭元件306c及306d二者，且在一些實(shí)施例中，第一多鰭finfet可包含鰭元件306c，及第二多鰭finfet可包含鰭元件306d。

在一些實(shí)施例中，第一區(qū)域206是包含各邏輯元件的核心區(qū)域。在一實(shí)例中，finfet2402可用于在核心區(qū)域中形成邏輯元件，例如，邏輯柵極諸如nand、nor及/或反相器。在一些實(shí)施例中，第二區(qū)域208是包含sram單元的sram區(qū)域，且finfet1210及1212可是相同sram單元或不同sram單元的晶體管(例如，pmos上拉晶體管、nmos下拉晶體管及/或nmos通過柵極晶體管)。

現(xiàn)在參看圖1a及1d，在半導(dǎo)體制造方法100的示例性實(shí)施例中，在步驟112之后，半導(dǎo)體制造方法100進(jìn)行至分支c，其中覆蓋第一區(qū)域而非第二區(qū)域的保護(hù)層可用于在隨后布植制程期間保護(hù)第一區(qū)域。在第一區(qū)域與第二區(qū)域上亦可形成第二隔層。在這些實(shí)施例中，不由沿鰭元件側(cè)壁的任何隔層橫向限制在第一區(qū)域中源極/漏極特征的生長，而由包含在第二區(qū)域中沿鰭元件側(cè)壁的兩個(gè)層的隔層橫向限制在第二區(qū)域中源極/漏極特征的生長。此通過如在圖25a、25b、26、27a、27b、28、29、30、31a、31b、32a、32b、33、34a及34b中繪示的半導(dǎo)體結(jié)構(gòu)200d說明。

現(xiàn)在參看圖25a及25b的實(shí)例，其中繪示在根據(jù)半導(dǎo)體制造方法100的示例性實(shí)施例完成步驟112之后的半導(dǎo)體結(jié)構(gòu)200d。如在圖25a及25b中繪示，在一些實(shí)施例中，半導(dǎo)體結(jié)構(gòu)200d包含第一區(qū)域206及第二區(qū)域208。第一區(qū)域206包含兩個(gè)相鄰鰭元件306a及306b。第二區(qū)域208包含四個(gè)鰭元件306c、306d、306e及306f。于此制造階段，第一隔層702位于鰭元件306a、306b、306c、306d、306e及306f上。在一些實(shí)施例中，控制相鄰鰭元件間的間距(亦稱為鰭間距)以產(chǎn)生鰭元件306a及306b的所需鰭間距308、鰭元件306c及306d的所需鰭間距310及鰭元件306e及306f的所需鰭間距2502。在實(shí)施例中，鰭間距308是介于約30納米(nm)與約60nm間。在實(shí)施例中，鰭間距310是介于約30nm與約60nm間。在實(shí)施例中，鰭間距2502是介于約30nm與約60nm間。在實(shí)施例中，鰭間距310是大體上等于鰭間距308。在實(shí)施例中，鰭間距310是大于鰭間距308(例如，超過約20％)。在實(shí)施例中，鰭間距2502是大于鰭間距310(例如，超過約20％)。

在一些實(shí)施例中，溝槽706在鰭元件306a與306b間形成，且具有溝槽寬712。溝槽708在鰭元件306c與306d間形成，且具有溝槽寬714。溝槽2504在鰭元件306e與306f間形成，且具有溝槽寬2506。在一些實(shí)施例中，溝槽寬712、714及2506受鰭間距308、310、2504，及第一隔層702的厚度720影響。

現(xiàn)在參看圖1d及26，半導(dǎo)體制造方法100進(jìn)行至步驟140，此處在第一區(qū)域中形成保護(hù)層，同時(shí)暴露第二區(qū)域。參看圖26的實(shí)例，保護(hù)層2602可在第一區(qū)域206中形成，覆蓋鰭元件306a及306b。在一些實(shí)施例中，保護(hù)層2602包含光阻材料，并可在基板202上通過微影制程形成。保護(hù)層2602可包含暴露第二區(qū)域208同時(shí)保護(hù)第一區(qū)域206的開口。

現(xiàn)在參看圖1d、27a及27b，半導(dǎo)體制造方法100進(jìn)行至步驟142，執(zhí)行布植制程使得第一隔層包含經(jīng)布植部分。參看圖27a及27b的實(shí)例，對(duì)半導(dǎo)體結(jié)構(gòu)200d執(zhí)行布植制程2700。在一些實(shí)施例中，布植制程800包含將離子(例如，碳離子)植入部分第一隔層702的離子布植制程，并在第二區(qū)域208中形成第一隔層702的經(jīng)布植部分2704。在一些實(shí)施例中，經(jīng)布植部分2704可包含覆蓋虛設(shè)柵極結(jié)構(gòu)602的頂面的部分第一隔層702，鰭元件306a、306b、306c及306d，及在第二區(qū)域208中的源極/漏極區(qū)域中的sti特征302。

在一些實(shí)施例中，布植制程2700是以傾斜角2702施加至第一隔層702的傾斜布植。在一些實(shí)施例中，控制布植制程的傾斜角2702使得在鰭元件306a、306b、306c及306d的源極/漏極區(qū)域中，布植在第二區(qū)域208中的源極/漏極區(qū)域中的全部第一隔層702(例如，包含界定溝槽708及2504的部分)。在一些實(shí)施例中，傾斜角2702可是在約10度至約45度的范圍內(nèi)。

在一些實(shí)施例中，布植制程2700包含兩步驟：第一步驟是具有向左傾斜角2702的離子布植，使得離子束朝向溝槽708與2504的左側(cè)壁，及第二步驟是具有向右傾斜角2702的另一離子布植，使得離子束朝向溝槽708與2504的右側(cè)壁。

在一些實(shí)施例中，在第二區(qū)域208中第一隔層702(例如，沿虛設(shè)柵極結(jié)構(gòu)602側(cè)壁設(shè)置的部分)是大體上不受布植制程800影響。就將任何離子植入這些部分而言，出于本案的目的量及濃度是足夠低以致忽略不計(jì)。

現(xiàn)在參看圖27b，其中繪示半導(dǎo)體結(jié)構(gòu)200d的簡化俯視圖，其中僅繪示鰭元件306a、306b、306c、306d、306e及306f與虛設(shè)柵極結(jié)構(gòu)602。在一些實(shí)施例中，控制布植制程2700(例如，通過控制扭轉(zhuǎn)角)使得未由布植制程2700布植沿虛設(shè)柵極結(jié)構(gòu)602的第一隔層702的側(cè)壁。如在圖27b中繪示，在一些實(shí)施例中，此可通過在平行于虛設(shè)柵極結(jié)構(gòu)602側(cè)壁的方向施加布植制程2700達(dá)成，使得沿虛設(shè)柵極結(jié)構(gòu)602側(cè)壁的第一隔層702保持大體上相同。

在一些實(shí)施例中，控制在經(jīng)布植部分2704中的摻雜劑濃度(例如，通過控制摻雜劑種類、離子束能量、布植制程2700的布植劑量)以產(chǎn)生經(jīng)布植部分2704的所需蝕刻特征(例如，所需蝕刻速度)。在一些實(shí)施例中，經(jīng)布植部分2704可包含大于第一隔層702的其他部分的摻雜劑濃度的摻雜劑濃度(例如，超過以重量計(jì)10％)。在一實(shí)例中，在經(jīng)布植部分2704與第一隔層702的其他部分間的摻雜劑濃度的區(qū)別是介于約10％至約50％。在一些實(shí)例中，在隨后蝕刻制程中第一隔層702的其他部分的蝕刻速度是大于經(jīng)布植部分2704的蝕刻速度(例如，超過三倍)。

同時(shí)，保護(hù)層2700保護(hù)第一區(qū)域206下方的各層(包含第一隔層702)不經(jīng)布植制程2700中的離子布植。換言之，當(dāng)將離子植入在第二區(qū)域208中的部分第一隔層702時(shí)，由于存在保護(hù)層2602，無離子植入在第一區(qū)域206中的第一隔層702中。

現(xiàn)在參看圖1d及28，半導(dǎo)體制造方法100進(jìn)行至步驟144，此處移除在第一區(qū)域中的保護(hù)層。參看圖28的實(shí)例，在第一區(qū)域206中，移除保護(hù)層2602以暴露在第一區(qū)域206中的第一隔層702。在一些實(shí)施例中，可通過光阻剝離或灰化制程移除保護(hù)層2602。

現(xiàn)在參看圖1d及29，半導(dǎo)體制造方法100進(jìn)行至步驟146，此處執(zhí)行蝕刻制程以移除除經(jīng)布植部分2704外的第一隔層。參看圖29的實(shí)例，在步驟146的示例性實(shí)施例中，執(zhí)行蝕刻制程以移除在第一區(qū)域206與第二區(qū)域208二者中除經(jīng)布植部分2704外的第一隔層702。在一些實(shí)施例中，蝕刻制程包含使用蝕刻劑的干式蝕刻制程，此蝕刻劑包含含氟氣體、含氯氣體、其他蝕刻氣體、或其組合，諸如cf4、sf6、nf3、或cl2。在一些實(shí)施例中，控制蝕刻條件(例如，通過控制蝕刻劑及/或蝕刻時(shí)間)以完全移除在第一區(qū)域206中的第一隔層702，而在第二區(qū)域208中的源極/漏極區(qū)域中第一隔層702的經(jīng)布植部分2704保持大體上未經(jīng)蝕刻。在一些實(shí)施例中，選擇蝕刻劑以獲得針對(duì)經(jīng)布植部分2704及第一隔層702的其他部分的所需蝕刻選擇性。在一實(shí)例中，其中在布植制程2700期間布植碳離子，蝕刻劑可是無氧或具有小于以重量計(jì)約10％的氧濃度。

在一些實(shí)施例中，由于經(jīng)布植部分2704與第一隔層702的其他部分的不同蝕刻特征，在執(zhí)行蝕刻制程之后，在第一區(qū)域206中，移除第一隔層702，暴露鰭元件306a及306b、虛設(shè)柵極結(jié)構(gòu)602及sti特征402。在一些實(shí)施例中，在執(zhí)行蝕刻制程之后，在第二區(qū)域208中，經(jīng)布植部分2704保持在源極/漏極區(qū)域中，而移除沿虛設(shè)柵極結(jié)構(gòu)602側(cè)壁設(shè)置的第一隔層702，暴露虛設(shè)柵極結(jié)構(gòu)602的側(cè)壁。

參看圖30的實(shí)例，在包含虛設(shè)柵極結(jié)構(gòu)的側(cè)壁的基板202上共形形成第二隔層3002。第二隔層可是在基板202上形成的共形介電層。舉例而言，第二隔層3002的隔層材料可包含介電材料諸如氧化硅、氮化硅、碳化硅、氮氧化硅、sicn膜、碳氧化硅、sion膜及/或其組合。在一些實(shí)施例中，第二隔層3002可包含多層，諸如主隔層壁、襯層及類似者。在一些實(shí)施例中，第二隔層3002的隔層材料可是與第一隔層702的隔層材料相同的材料。在一些實(shí)施例中，第二隔層3002及第一隔層702的隔層材料不同。舉例而言，可通過使用制程諸如，cvd制程、低壓cvd(sacvd)制程、可流動(dòng)cvd制程、ald制程、pvd制程、或其他適宜制程沉積介電材料來形成第二隔層3002。在一些實(shí)施例中，第二隔層3002具有介于約5nm與約10nm間的厚度3006。

在一些實(shí)施例中，在第一區(qū)域206中，由于已經(jīng)從第一區(qū)域206移除第一層702，第二隔層3002可直接接觸在源極/漏極區(qū)域中的鰭元件306a及306b及/或虛設(shè)柵極結(jié)構(gòu)602的側(cè)壁。在一些實(shí)施例中，在第二區(qū)域208中，在沿虛設(shè)柵極結(jié)構(gòu)602的側(cè)壁的源極/漏極區(qū)域中第一隔層702的經(jīng)布植部分2704上及在虛設(shè)柵極結(jié)構(gòu)602的頂面上第一隔層702的經(jīng)布植部分2704上形成第二隔層3002。

在一些實(shí)施例中，在第二區(qū)域208中，第二隔層3002完全填充在鰭元件306c與306d間的溝槽708，并在源極/漏極區(qū)域中的鰭元件306c及306d上形成大體上平坦表面3008。在一些實(shí)施例中，第二隔層3002部分填充在鰭元件306e與306f間的溝槽2504，并在鰭元件306e與306f間形成溝槽3010。

在一些實(shí)施例中，于此制造階段，在第一區(qū)域206中，具有厚度3006的第二隔層3002位于在源極/漏極區(qū)域中的鰭元件306a及306b上。相比之下，在第二區(qū)域208中，具有大于厚度3006的厚度3014的合并的隔層3012位于在源極/漏極區(qū)域中的鰭元件306c、306d、306e及306f上，其中隔層3012包含第一隔層702及第二隔層3002的經(jīng)布植部分2704。

現(xiàn)在參看圖1d、31a及31b，半導(dǎo)體制造方法100進(jìn)行至步驟150，此處對(duì)第一及第二區(qū)域二者執(zhí)行蝕刻制程，使得第一區(qū)域不包含沿鰭元件側(cè)壁的任何隔層，而第二區(qū)域包含沿鰭元件側(cè)壁的隔層。

參看圖31a及31b的實(shí)例，在步驟150的示例性實(shí)施例中，在半導(dǎo)體結(jié)構(gòu)200d的第一及第二區(qū)域二者上執(zhí)行蝕刻制程。由于在第一區(qū)域206中位于鰭元件306a及306b上的單一第二隔層3002與在第二區(qū)域208中位于鰭元件306c、306d、306e及306f上的合并的隔層3012的不同蝕刻特征，可通過蝕刻制程獲得在第一區(qū)域206與第二區(qū)域208中的不同隔層構(gòu)型。在一些實(shí)施例中，蝕刻制程包含使用蝕刻劑的干式蝕刻制程，此蝕刻劑包含含氟氣體、含氯氣體、其他蝕刻氣體、或其組合，諸如cf4、sf6、nf3、或cl2。

在一些實(shí)施例中，在第一區(qū)域206中，蝕刻制程移除在鰭元件306a及306b上的全部第二隔層3002及在源極/漏極區(qū)域中的sti特征402，使得第一區(qū)域206不包含沿鰭元件306a及306b側(cè)壁的任何隔層。

在一些實(shí)施例中，在第二區(qū)域208中，蝕刻制程移除在源極/漏極區(qū)域中的合并隔層3012的頂部(例如，在鰭元件306c、306d、306e及306f上的部分，及sti特征402)以形成沿鰭元件306c、306d、306e及306f側(cè)壁的隔層。由于相鄰鰭元件306c與306d的鰭間距310可與相鄰鰭元件306e與306f的鰭間距2502不同，可了解在第二區(qū)域208中針對(duì)相鄰鰭元件鰭元件306c及306d及針對(duì)相鄰鰭元件鰭元件306e及306f的不同隔層構(gòu)型。

在一些實(shí)施例中，針對(duì)相鄰鰭元件306c及306d，沿鰭元件306c與306d的內(nèi)側(cè)壁形成隔層3108(亦稱為內(nèi)隔層3108)，及沿鰭元件306c及306d的外側(cè)壁形成兩個(gè)隔層3110(亦稱為外隔層3110)。在一些實(shí)施例中，控制此蝕刻制程(例如，通過控制蝕刻時(shí)間)以產(chǎn)生內(nèi)隔層3108及外隔層3110的所需高度。在一些實(shí)施例中，內(nèi)隔層具有在約15nm至約70nm范圍內(nèi)的所需高度3114。在一些實(shí)施例中，外隔層3110具有在約10nm與約40nm范圍內(nèi)的所需高度3116。在一些實(shí)施例中，高度3114是大于高度3116(例如，至少約30％)。在一實(shí)例中，高度3114與高度3116相比大出約5nm至約30nm范圍的間距。

在一些實(shí)施例中，內(nèi)隔層3108及外隔層3110各者包含合并隔層3012，其包含第一隔層702及第二隔層3002的經(jīng)布植部分2704。在一些實(shí)施例中，在外隔層3110中，第二隔層3002可具有高度3118。在一些實(shí)施例中，高度3118是小于高度3116。在一些實(shí)施例中，高度3118是在約5nm至約30nm的范圍內(nèi)。

在一些實(shí)施例中，針對(duì)相鄰鰭元件306e及306f，沿鰭元件306e及306f的內(nèi)側(cè)壁及外側(cè)壁形成隔層3112。在一些實(shí)施例中，通過間隙3128分離沿鰭元件306e及306f的內(nèi)側(cè)壁的隔層3112。在一些實(shí)施例中，控制此蝕刻制程(例如，通過控制蝕刻時(shí)間)以產(chǎn)生隔層3112的所需高度。在一些實(shí)施例中，隔層3112具有大體上與高度3116相同的所需高度3110。在一些實(shí)施例中，高度3120是在約10nm至約40nm的范圍內(nèi)。在一些實(shí)施例中，隔層3112各者包含合并隔層3012，其包含第一隔層702及第二隔層3002的經(jīng)布植部分704。在一些實(shí)施例中，在隔層3112中，第二隔層3002具有高度3122。在一些實(shí)施例中，高度3122是與高度3118大體上相同。在一些實(shí)施例中，高度3122是在約5nm至約30nm的范圍內(nèi)。

在一些實(shí)施例中，在第一區(qū)域206及第二區(qū)域208二者中，此蝕刻制程大體上不影響沿虛設(shè)柵極結(jié)構(gòu)602側(cè)壁設(shè)置的第二隔層3002。在一些實(shí)施例中，通過蝕刻制程移除位于頂部虛設(shè)柵極結(jié)構(gòu)602上的隔層(例如，在第一區(qū)域206中的第二隔層3002、在第二區(qū)域208中的合并隔層3012)的上部，并沿虛設(shè)柵極結(jié)構(gòu)602的側(cè)壁形成隔層3106。

在一些實(shí)施例中，使用相同蝕刻制程或分離后續(xù)蝕刻制程移除在sti特征402上的鰭元件306a、306b、306c、306d、306e及306f的頂部。在移除鰭元件的頂部之后，在第一區(qū)域206中，在源極與漏極區(qū)域中暴露大體上與sti特征402的頂面共面的鰭元件306a及306b的頂面3102。在第二區(qū)域208中，在內(nèi)隔層3108與外隔層3118間形成兩個(gè)溝槽3124，分別暴露鰭元件306c及306d的頂面。在隔層3112間形成兩個(gè)溝槽3126，分別暴露鰭元件306e及306f的頂面。

在一些實(shí)施例中，在sti特征402的頂面下方的鰭元件306a、306b、306c、306d、306e及306f未暴露，并因此在蝕刻制程期間不經(jīng)蝕刻。類似地，在一些實(shí)施例中，在虛設(shè)柵極結(jié)構(gòu)602下方的通道區(qū)域中未蝕刻鰭元件306a、306b、306c、306d、306e及306f。

參看圖1d、32a及32b，半導(dǎo)體制造方法100進(jìn)行至步驟152，此處在半導(dǎo)體結(jié)構(gòu)200d的第一及第二區(qū)域中形成源極/漏極特征。參看圖32a及32b的實(shí)例，在一些實(shí)施例中，在第一區(qū)域206中，在鰭元件306a及306b上形成源極/漏極特征3202。源極/漏極特征3202的生長不受任何隔層橫向限制。特定言之，源極/漏極特征3202包含通過分別在鰭元件306a及306b的暴露表面上磊晶生長半導(dǎo)體材料形成的源極/漏極特征3202a及源極/漏極特征3202b。源極/漏極特征3202a及3202b各者的生長不受任何隔層橫向限制。在一些實(shí)施例中，源極/漏極特征3202a及3202b可包含在不垂直于sti特征402頂面的方向從鰭元件306a及306b的內(nèi)側(cè)壁及外側(cè)壁延伸的側(cè)壁1410及2204。

在一些實(shí)施例中，源極/漏極特征3202a及3202b于合并點(diǎn)1408合并，并隨后生長為源極/漏極特征3202。間隔1406在合并點(diǎn)1408及sti特征402的頂面間延伸。在一些實(shí)施例中，間距1406是小于隔層904的高度。在一些實(shí)施例中，間距1406可是在約1nm與5nm的范圍內(nèi)。在源極/漏極特征3202與sti特征402的頂面間可形成空氣隙1404?？諝庀?404具有由各磊晶特征3202a與3202b的側(cè)壁1410及sti特征402的頂面界定的大體上三角形橫截面。在一些實(shí)施例中，空氣隙1404具有高度1406。

在一些實(shí)施例中，側(cè)壁1410及2204可是面對(duì)基板202的平面?；蛘撸谝恍?shí)施例中，在完成生長制程時(shí)，磊晶生長材料3202可具有彎曲表面。可通過使用多個(gè)磊晶生長制程以形成源極/漏極特征3202來形成此彎曲表面，其中在各沉積之后進(jìn)行蝕刻制程。在示例性制程中，在磊晶生長設(shè)備中提供蝕刻劑前驅(qū)體(例如，hcl)以提供磊晶生長中的原位蝕刻制程。

在一些實(shí)施例中，在第二區(qū)域208中，兩個(gè)源極/漏極特征3212及3214包含分別在鰭元件306c及306d上通過磊晶生長半導(dǎo)體材料形成的材料。源極/漏極特征3212及3214各者的生長可受外隔層3110及內(nèi)隔層3108在兩相對(duì)面上橫向限制。在一些實(shí)施例中，由于外隔層3110及內(nèi)隔層3108可具有不同高度，源極/漏極特征3212及3215各者可具有由具有高度3116的外隔層3110界定的第一側(cè)壁，及由具有高度3114的內(nèi)隔層3108界定的面對(duì)第一側(cè)壁的第二側(cè)壁。在實(shí)例中，在分別于鰭元件306c及306d上填充溝槽3124之后，源極/漏極特征3212及3214可突出溝槽3124之外。在一些實(shí)施例中，源極/漏極特征3212及3214的突出部分不合并。

在一些實(shí)施例中，在第二區(qū)域208中，兩個(gè)源極/漏極特征3216及3218包含通過分別在鰭元件306e及306f上磊晶生長半導(dǎo)體材料形成的材料。源極/漏極特征3216及3218各者的生長可受沿各鰭元件設(shè)置的兩個(gè)隔層3112在兩相對(duì)面上橫向限制。源極/漏極特征3216及3218各者可具有由具有高度3120的隔層3112界定的兩個(gè)側(cè)壁。在實(shí)例中，在分別于鰭元件306e及306f上填充溝槽3126之后，源極/漏極特征3216及3218可突出溝槽3126之外。在一些實(shí)施例中，源極/漏極特征3216及3218的突出部分不合并。

在各實(shí)施例中，源極/漏極特征3202、3212、3214、3216及3218的生長半導(dǎo)體材料可大體上類似于上文關(guān)于圖10a及10b論述的源極/漏極特征1002、1008及/或1010的半導(dǎo)體材料。

參看圖1d及33，半導(dǎo)體制造方法100進(jìn)行至步驟154，此處形成層間介電(ild)層。步驟154可大體上類似于半導(dǎo)體制造方法100的步驟120。參看圖33的實(shí)例，在步驟154的實(shí)施例中，在基板202上形成ild層1102。在一些實(shí)施例中，在形成ild層1102之前在基板202上亦形成接觸蝕刻終止層(cesl)。ild層1102可大體上類似于上文關(guān)于圖11a及11b論述的ild層1102。在一些實(shí)例中，在沉積ild層1102之后，可執(zhí)行平坦化制程(例如，cmp)以暴露虛設(shè)柵極結(jié)構(gòu)602的頂面，例如，包含移除硬遮罩606。

現(xiàn)在參看圖1d、34a及34b，半導(dǎo)體制造方法100進(jìn)行至步驟156，此處形成取代柵極及源極/漏極接觸。步驟156包含移除虛設(shè)柵極結(jié)構(gòu)或其部分并由功能柵極將其取代，例如，由高k/金屬柵極堆疊取代。步驟156可大體上類似于半導(dǎo)體制造方法100的步驟122。現(xiàn)在參看圖34a及34b的實(shí)例，從基板202移除先前形成的虛設(shè)柵極結(jié)構(gòu)602。虛設(shè)柵極結(jié)構(gòu)602的移除產(chǎn)生開口或溝槽。

在一些實(shí)施例中，在第一區(qū)域206中，可在通道區(qū)域中的鰭元件306a及306b上的溝槽或開口中隨后形成最終柵極結(jié)構(gòu)1202a，使得鰭元件306a及306b成為finfet3402的鰭。

在一些實(shí)施例中，在第二區(qū)域208中，可在通道區(qū)域中的鰭元件306c及306d上的溝槽或開口中隨后形成最終柵極結(jié)構(gòu)1202b，使得鰭元件306c及306d成為finfet3404的鰭。

在一些實(shí)施例中，在第二區(qū)域208中，在通道區(qū)域中的鰭元件306e上可形成最終柵極結(jié)構(gòu)1202c，使得鰭元件306e成為finfet1210的鰭。類似地，可在通道區(qū)域中的鰭元件306f上形成最終柵極結(jié)構(gòu)1202d，使得鰭元件306f成為finfet1212的鰭。

在一些實(shí)施例中，步驟156繼續(xù)以包含形成源極/漏極接觸。在一些實(shí)施例中，在第一區(qū)域206中，在finfet3402的源極/漏極區(qū)域中的源極/漏極特征3202上形成源極/漏極接觸1204a。源極/漏極接觸1204a可包含具有u型橫截面的硅化特征1206a。在一些實(shí)施例中，硅化特征1206a可包含接觸源極/漏極特征3202的具有寬度1214的底面，及接觸源極/漏極特征3202的兩個(gè)側(cè)壁。在一些實(shí)施例中，寬度1214可等于或大于在相鄰鰭元件306a及306b的側(cè)壁間的寬度318。在一些實(shí)施例中，寬度1214是介于約40nm與100nm間。

在一些實(shí)施例中，在第二區(qū)域208中，在finfet3404的源極/漏極區(qū)域中的源極/漏極特征3212及3214上形成源極/漏極接觸1204b。源極/漏極接觸1204b可包含硅化特征1206b。硅化特征1206b的第一部分可具有接合源極/源極特征3212的l型橫截面。硅化特征1206b的第二部分可具有接合源極/漏極特征3214的反l型橫截面。

在一些實(shí)施例中，在第二區(qū)域208中，可在finfet1210的源極/漏極區(qū)域中的源極/漏極特征3216上形成源極/漏極接觸1204c。源極/漏極接觸1204c可包含具有接合源極/漏極特征3216的反l型橫截面的硅化特征1206c。在一些實(shí)施例中，可在finfet1212的源極/漏極區(qū)域中的源極/漏極特征3218上形成源極/漏極接觸1204d。源極/漏極接觸1204d可包含具有接合源極/漏極特征3216的l型橫截面的硅化特征1206d。

盡管示例性圖34a及34b繪示在finfet3402及3404各者中的兩個(gè)鰭元件，但在各實(shí)施例中，finfet3402及3404各者可包含任何數(shù)量鰭元件。進(jìn)一步而言，盡管示例性圖34a及34b繪示兩個(gè)單鰭finfet1210及1212分別包含鰭元件306e及306f，但在一些實(shí)施例中，多鰭finfet可包含鰭元件306e及306f二者，且在一些實(shí)施例中，第一多鰭finfet可包含鰭元件306e，及第二多鰭finfet可包含鰭元件306f。

在一些實(shí)施例中，第一區(qū)域206是包含各邏輯元件的核心區(qū)域。在一實(shí)例中，finfet3402可用于在核心區(qū)域中形成邏輯元件，例如，邏輯柵極諸如nand柵極、nor柵極及/或反相器。在一些實(shí)施例中，第二區(qū)域208是包含sram單元的sram區(qū)域，及finfet3404、1210及1212可是相同sram單元或不同sram單元的晶體管(例如，pmos上拉晶體管、nmos下拉晶體管及/或nmos通過柵極晶體管)。

半導(dǎo)體結(jié)構(gòu)200a、200b、200c及/或200d各者可經(jīng)進(jìn)一步處理以形成在此項(xiàng)技術(shù)中已知的各特征及區(qū)域。例如，隨后處理可在基板202上形成接觸開口、接觸金屬、以及各接觸、孔、導(dǎo)線及多層互連特征(例如，金屬層及層間介電層)，經(jīng)配置以連接各特征來形成可包含一或更多多柵極元件的功能電路。此實(shí)例進(jìn)一步而言，多層互連可包含垂直互連，諸如孔及接觸，及水平互連，諸如金屬線。各互連特征可采用包含銅、鎢及/或硅化物的各導(dǎo)電材料。在一實(shí)例中，金屬鑲嵌及/或雙重金屬鑲嵌制程用于形成銅相關(guān)多層互連結(jié)構(gòu)。此外，可在半導(dǎo)體制造方法100之前、期間及之后實(shí)施額外制程步驟，及可依照半導(dǎo)體制造方法100的各實(shí)施例取代或消除上文描述的一些制程步驟。

本案的實(shí)施例提供優(yōu)于現(xiàn)存技術(shù)的優(yōu)點(diǎn)，盡管應(yīng)了解其他實(shí)施例可提供不同優(yōu)點(diǎn)，并非全部優(yōu)點(diǎn)必須在本文論述，及就全部實(shí)施例而言不需要特定優(yōu)點(diǎn)。通過在相同基板的不同區(qū)域中使用針對(duì)finfet的不同鰭側(cè)壁構(gòu)型，可基于針對(duì)特定區(qū)域的元件效能及/或密度需求控制在特定區(qū)域中finfet的源極/漏極特征的磊晶生長。在一些實(shí)例中，就相同元件的相鄰鰭而言基板的第一區(qū)域包含高于內(nèi)隔層的外隔層，使得允許相同元件的相鄰鰭的源極/漏極特征的磊晶生長在低于外隔層高度的合并點(diǎn)合并。由此，可增加彼元件的磊晶源極/漏極特征的體積以獲得較低電阻及較高sige源極/漏極應(yīng)變。在一些實(shí)例中，對(duì)于相同元件的相鄰鰭，基板的第一區(qū)域不包含任何內(nèi)隔層，此可進(jìn)一步降低合并點(diǎn)并增加合并的源極/漏極特征的體積。在一些實(shí)例中，基板的第一區(qū)域不包含任何外隔層，使得彼元件的源極/漏極特征的外側(cè)壁的橫向生長不受任何隔層限制，此進(jìn)一步增加源極/漏極特征的體積。在一些實(shí)例中，基板的第二區(qū)域包含沿鰭的各側(cè)壁的隔層，使得鰭的磊晶源極/漏極特征不過度突出鰭之外并與相鄰鰭的磊晶源極/漏極特征合并，由此避免與相鄰元件短路并確保元件密度。

因此，在實(shí)施例中，提供一種包含基板的半導(dǎo)體元件，此基板包含第一、第二及第三鰭元件。第一源極/漏極磊晶特征位于第一及第二鰭元件上。第一源極/漏極磊晶特征位于第一鰭元件上的第一部分及第一源極/漏極磊晶特征位于第二鰭元件上的第二部分于合并點(diǎn)合并。第二源極/漏極磊晶特征位于第三鰭元件上。第二源極/漏極磊晶特征的第一側(cè)壁接合沿第三鰭元件的第一側(cè)壁設(shè)置的第一第三鰭隔層。第二源極/漏極磊晶特征的第二側(cè)壁接合沿第三鰭元件的第二側(cè)壁設(shè)置的第二第三鰭隔層。合并點(diǎn)具有小于第一第三鰭隔層的第二高度的第一高度。

根據(jù)多個(gè)實(shí)施例，半導(dǎo)體元件進(jìn)一步包含淺溝槽隔離(sti)特征及空氣隙。sti特征位于第一及第二鰭元件之間?？諝庀恫迦氲谝辉礃O/漏極磊晶特征與sti特征之間?？諝庀妒侵辽俨糠钟傻谝辉礃O/漏極磊晶特征的第一部分的第一側(cè)壁、第一源極/漏極磊晶特征的第二部分的第二側(cè)壁及sti特征的頂面界定。合并點(diǎn)由空氣隙界定。

根據(jù)多個(gè)實(shí)施例，第一源極/漏極磊晶特征的第三側(cè)壁接合沿第一鰭元件的第二第一鰭側(cè)壁設(shè)置的第一鰭隔層。第一源極/漏極磊晶特征的第四側(cè)壁接合沿第二鰭元件的第二第二鰭側(cè)壁設(shè)置的第二鰭隔層。

根據(jù)多個(gè)實(shí)施例，半導(dǎo)體元件進(jìn)一步包含第三源極/漏極磊晶特征。第三源極/漏極磊晶特征設(shè)置于位于基板上的第四鰭元件上。第四鰭元件鄰近第三鰭元件。第一及第二鰭元件之間的第一距離小于第三及第四鰭元件之間的第二距離。第三源極/漏極磊晶特征的第一側(cè)壁接合沿第四鰭元件的第一側(cè)壁設(shè)置的第一第四鰭隔層。第三源極/漏極磊晶特征的第二側(cè)壁接合沿第四鰭元件的第二側(cè)壁設(shè)置的第二第四鰭隔層。

根據(jù)多個(gè)實(shí)施例，第一第三鰭隔層及第二第三鰭隔層每一個(gè)皆包含第一隔層及第二隔層。第一隔層設(shè)置于基板上。第二隔層設(shè)置于第一隔層上。

根據(jù)多個(gè)實(shí)施例，半導(dǎo)體元件進(jìn)一步包含第三隔層、第四隔層及第五隔層。第三隔層設(shè)置于位于基板上的第四鰭元件及第五鰭元件上。第三隔層的第一側(cè)壁接合第四鰭元件的第一第四鰭側(cè)壁。第三隔層的第二側(cè)壁接合第五鰭元件的第一第五鰭側(cè)壁。第四隔層沿第四鰭元件的第二第四鰭側(cè)壁設(shè)置。第五隔層沿第五鰭元件的第二第五鰭側(cè)壁設(shè)置。第三隔層的第一高度大于第四隔層的第二高度。

根據(jù)多個(gè)實(shí)施例，第三、第四及第五隔層每一個(gè)皆包含第一隔層及第二隔層。第一隔層設(shè)置于基板上。第二隔層設(shè)置于第一隔層上。

根據(jù)多個(gè)實(shí)施例，第一高度至少比第二高度還大30％。

在另一實(shí)施例中，一種半導(dǎo)體元件包含含有第一鰭元件及鄰近第一鰭元件的第二鰭元件的基板，及位于第一與第二鰭元件間的淺溝槽隔離(sti)特征。第一源極/漏極磊晶特征位于第一及第二鰭元件上。源極/漏極磊晶特征的第一側(cè)壁接合沿遠(yuǎn)離第二鰭元件的第一鰭元件的第一第一鰭側(cè)壁設(shè)置的第一隔層。源極/漏極磊晶特征的第二側(cè)壁接合沿遠(yuǎn)離第一鰭元件的第二鰭元件的第一第二鰭側(cè)壁設(shè)置的第二隔層。空氣隙插入第一源極/漏極磊晶特征與sti特征之間。空氣隙具有小于第一隔層高度的高度，及是至少部分由第一源極/漏極磊晶特征的第三側(cè)壁與第四側(cè)壁及sti特征的頂面界定。

根據(jù)多個(gè)實(shí)施例，第一高度至少比第二高度還小30％。

根據(jù)多個(gè)實(shí)施例，半導(dǎo)體元件進(jìn)一步包含第三隔層及第四隔層。第三隔層沿面向第二鰭元件的第一鰭元件的第二第一鰭側(cè)壁設(shè)置。第四隔層沿面向第一鰭元件的第二鰭元件的第二第二鰭側(cè)壁設(shè)置。第三隔層的第三高度小于空氣隙的第一高度。

根據(jù)多個(gè)實(shí)施例，第三及第四隔層的第一材料具有第一摻雜劑濃度。第一及第二隔層的第二材料具有大于第一摻雜劑濃度的第二摻雜劑濃度。

根據(jù)多個(gè)實(shí)施例，第一摻雜劑濃度及第二摻雜劑濃度間的差是大于10％。

根據(jù)多個(gè)實(shí)施例，半導(dǎo)體元件進(jìn)一步包含第二源極/漏極磊晶特征及第三源極/漏極磊晶特征。第二源極/漏極磊晶特征設(shè)置于位于基板上的第三鰭元件上。第二源極/漏極磊晶特征接合沿第三鰭元件的側(cè)壁設(shè)置的兩第三鰭隔層。第三源極/漏極磊晶特征設(shè)置于鄰近第三鰭元件的第四鰭元件上。第三源極/漏極磊晶特征接合沿第三鰭元件的側(cè)壁設(shè)置的兩第三鰭隔層。第一及第二鰭元件之間的第一距離小于第三及第四鰭元件之間的第二距離。

在另一實(shí)施例中，一種半導(dǎo)體元件制造的方法包含提供從基板延伸的多個(gè)相鄰的第一鰭。多個(gè)相鄰的第一鰭包含彼此相對(duì)的至少兩個(gè)相鄰內(nèi)第一鰭側(cè)壁。提供從基板延伸的第二鰭。在基板上沉積第一材料的第一隔層。執(zhí)行布植制程以將在第一隔層的第一部分中的第一材料轉(zhuǎn)變?yōu)榈诙牧?。在第一隔層的第二部分中的第一材料保持大體上相同。執(zhí)行第一蝕刻制程以形成沿第二鰭的側(cè)壁的兩個(gè)第二鰭隔層。在這些相鄰的第一鰭上沉積第一磊晶層。第一磊晶層具有多個(gè)第一表面。多個(gè)第一表面各者位于多個(gè)相鄰第一鰭上。在第二鰭上生長第二磊晶層。第二磊晶層的生長受兩個(gè)第二鰭隔層橫向限制。第二磊晶層具有位于第二鰭上的第二表面。

根據(jù)多個(gè)實(shí)施例，第一摻雜劑濃度至少比第二摻雜劑濃度還大10％。

根據(jù)多個(gè)實(shí)施例，執(zhí)行蝕刻制程還包含移除第一區(qū)域的頂部以及部分地移除第一區(qū)域的底部，以沿至少兩個(gè)內(nèi)第一鰭側(cè)壁形成內(nèi)第一鰭隔層。第一磊晶層的生長受兩個(gè)第一鰭隔層橫向限制。

根據(jù)多個(gè)實(shí)施例，內(nèi)第一鰭隔層具有第一高度，其小于兩個(gè)外第一鰭隔層的第二高度。

根據(jù)多個(gè)實(shí)施例，執(zhí)行蝕刻制程還包含完整移除第一區(qū)域。形成第一磊晶層包含形成空氣隙接合第一磊晶層及設(shè)置于多個(gè)相鄰第一鰭之間的淺溝槽隔離(sti)特征?？諝庀妒怯傻谝焕诰拥膬蓚?cè)壁及sti特征的頂面界定。

根據(jù)多個(gè)實(shí)施例，基板包含具有兩個(gè)橫向相對(duì)的第二鰭側(cè)壁的第二鰭。第一隔層包含具有第一摻雜劑濃度且設(shè)置于第二鰭上的第三區(qū)域。半導(dǎo)體元件制造的方法進(jìn)一步包含通過使用蝕刻制程沿第二鰭側(cè)壁形成第二鰭隔層，以移除第三區(qū)域的頂部；以及在第二鰭上生長第二磊晶層。第二磊晶層的生長受兩個(gè)第二鰭隔層橫向限制。

上文概述若干實(shí)施例的特征，使得熟悉此項(xiàng)技術(shù)者可更好地理解本揭露的態(tài)樣。熟悉此項(xiàng)技術(shù)者應(yīng)了解，可輕易使用本揭露作為設(shè)計(jì)或修改其他制程及結(jié)構(gòu)的基礎(chǔ)，以便實(shí)施本文所介紹的實(shí)施例的相同目的及/或?qū)崿F(xiàn)相同優(yōu)勢(shì)。熟悉此項(xiàng)技術(shù)者亦應(yīng)認(rèn)識(shí)到，此類等效結(jié)構(gòu)并未脫離本揭露的精神及范疇，且可在不脫離本揭露的精神及范疇的情況下產(chǎn)生本文的各種變化、替代及更改。