本發(fā)明涉及一種新型的VDMOS器件截止環(huán)結(jié)構(gòu)，應(yīng)用在集成電路或分立器件制造技術(shù)領(lǐng)域。

背景技術(shù)：

VDMOS是垂直雙擴(kuò)散金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的簡(jiǎn)稱，本發(fā)明所述的VDMOS是基于硅制造工藝。在芯片制造過(guò)程以及后期的芯片封裝中，芯片表面的氧化物容易產(chǎn)生或者引入表面電荷（包括固定電荷及可動(dòng)電荷），當(dāng)其數(shù)量達(dá)到一定程度時(shí)，就有可能在硅表面感應(yīng)出載流子，硅表面會(huì)發(fā)生積累、耗盡、反型三種情形之一。對(duì)于反型即會(huì)在有源區(qū)與劃片槽之間形成表面導(dǎo)電溝道，嚴(yán)重影響器件的性能甚至造成芯片失效。而從實(shí)際的芯片制造經(jīng)驗(yàn)看，硅表面的反型導(dǎo)致形成表面導(dǎo)電溝道的現(xiàn)象非常普遍、常見(jiàn)，表面導(dǎo)電溝道的存在不可忽視。截止環(huán)的設(shè)計(jì)就是截?cái)嘤性磪^(qū)與劃片槽之間形成的表面導(dǎo)電溝道，解決溝道漏電問(wèn)題。傳統(tǒng)的截止環(huán)的結(jié)構(gòu)如圖1所示，在有源區(qū)與劃片槽之間的高阻區(qū)摻雜形成同型的高濃度低阻區(qū)，這樣由于摻雜濃度較高，氧化物內(nèi)的電荷數(shù)量不足以造成硅表面反型。VDMOS是同窗口摻雜P型、N型的雜質(zhì)，利用結(jié)深差在表面形成MOS器件的溝道。這樣，為了形成截止環(huán)結(jié)構(gòu)的高濃度摻雜區(qū)，就必須增加一次光刻工藝，在摻雜Body摻雜區(qū)雜質(zhì)時(shí)，需要用光刻膠對(duì)截止環(huán)的摻雜窗口進(jìn)行掩蔽，這樣在Source摻雜區(qū)摻雜時(shí)就形成了獨(dú)立的高濃度摻雜區(qū)。如果不在摻雜Body摻雜區(qū)雜質(zhì)時(shí)增加一次光刻用光刻膠對(duì)截止環(huán)摻雜窗口進(jìn)行掩蔽，那在Source摻雜區(qū)外還包圍著結(jié)深較深的Body摻雜區(qū)，且與Source區(qū)的雜質(zhì)類型相異，該環(huán)形成了天然的反型通道，就不能起到溝道截止的作用（參見(jiàn)圖2）。即對(duì)于VDMOS器件而言，為了形成一般的截止環(huán)結(jié)構(gòu)，需要額外增加一次光刻工藝，造成芯片制造成本額外增加。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問(wèn)題是針對(duì)上述現(xiàn)有技術(shù)提供一種新型的VDMOS截止環(huán)結(jié)構(gòu)設(shè)計(jì)，在不額外增加光刻次數(shù)的前提下，達(dá)到與常規(guī)截止環(huán)結(jié)構(gòu)相同的截?cái)嘤性磪^(qū)與劃片槽之間表面導(dǎo)電溝道的目的。

本發(fā)明解決上述問(wèn)題所采用的技術(shù)方案為：一種VDMOS器件截止環(huán)結(jié)構(gòu)，它包括作為襯底的高阻摻雜區(qū)；在所述的高阻摻雜區(qū)上形成有Field氧化層；在所述的Field氧化層上刻蝕形成AA窗口；在所述AA窗口區(qū)域內(nèi)的高阻摻雜區(qū)上形成Gate氧化層，Gate氧化層只覆蓋部分AA窗口區(qū)域內(nèi)的高阻摻雜區(qū)；在所述的Gate氧化層上覆蓋有GatePoly層，GatePoly層的左側(cè)延伸到AA窗口左側(cè)Field氧化層上，GatePoly層的右側(cè)只覆蓋AA窗口一部分；所述AA窗口未覆蓋GatePoly層的區(qū)域形成與高阻摻雜區(qū)相反摻雜類型的Body摻雜區(qū)；在所述Body摻雜區(qū)上形成與其相反摻雜類型的Source摻雜區(qū)；在所述的Field氧化層及GatePoly層表面上覆蓋有BPSG+USG層；在所述的GatePoly層及Source摻雜區(qū)上刻蝕氧化層形成Cont孔；在所述的Cont孔上覆蓋Metal層，并且Metal層左側(cè)延伸到Field氧化層上。

與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)在于：

本發(fā)明的截止環(huán)結(jié)構(gòu)與標(biāo)準(zhǔn)的VDMOS晶胞工藝流程相同，不需要任何額外的工藝流程，避免了常規(guī)截止環(huán)結(jié)構(gòu)需要增加一次光刻工藝才能實(shí)現(xiàn)的弊端，同時(shí)適用于大部分類型的MOS器件。

附圖說(shuō)明

圖1為VDMOS增加一次光刻形成的常規(guī)截止環(huán)剖面結(jié)構(gòu)圖。

圖2為VDMOS不增加一次光刻形成的“截止環(huán)”剖面結(jié)構(gòu)圖。

圖3為本發(fā)明的新型截止環(huán)剖面結(jié)構(gòu)圖。

具體實(shí)施方式

以下結(jié)合實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述。

本發(fā)明涉及一種VDMOS器件截止環(huán)結(jié)構(gòu)，它包括作為襯底的高阻摻雜區(qū)1；在所述的高阻摻雜區(qū)上形成有Field（場(chǎng)氧）氧化層2；在所述的Field氧化層2上刻蝕形成AA（有源）窗口3（與有源區(qū)同步形成）；在所述的AA窗口3區(qū)域內(nèi)的高阻摻雜區(qū)1上形成Gate（柵氧）氧化層4,（與有源區(qū)晶胞的Gate氧化層同步形成），Gate（柵氧）氧化層4只覆蓋部分AA窗口3區(qū)域內(nèi)的高阻摻雜區(qū)1；在所述的Gate氧化層4上覆蓋有GatePoly（柵極多晶硅）層5，GatePoly層5的左側(cè)延伸到AA窗口3左側(cè)Field氧化層2上，GatePoly層5的右側(cè)只覆蓋AA窗口3一部分；所述AA窗口3未覆蓋GatePoly層5的區(qū)域形成與高阻摻雜區(qū)1相反摻雜類型的Body（體）摻雜區(qū)6（與有源區(qū)晶胞的Body摻雜區(qū)同步形成）；在所述Body摻雜區(qū)6上（相同摻雜窗口）形成與其相反摻雜類型的Source（源）摻雜區(qū)7（與有源區(qū)晶胞的Source摻雜區(qū)同步形成）；在所述的Field氧化層2及GatePoly層5表面上覆蓋有BPSG（硼磷硅玻璃）+USG（純二氧化硅）層8；在所述的GatePoly層5及Source摻雜區(qū)7上刻蝕氧化層形成Cont（引線）孔9；在所述的Cont孔9上覆蓋Metal（金屬）層10，以使得Gate Poly與Source摻雜區(qū)實(shí)現(xiàn)短接，并且Metal層10左側(cè)延伸到Field氧化層2上。上述所述結(jié)構(gòu)的剖面圖參見(jiàn)圖3，對(duì)應(yīng)的其左側(cè)未示意結(jié)構(gòu)為VDMOS芯片有源區(qū)，右側(cè)未示意結(jié)構(gòu)為劃片槽。

本發(fā)明的截止環(huán)結(jié)構(gòu)實(shí)現(xiàn)截?cái)啾砻鎸?dǎo)電溝道的原理：

眾所周知，PN結(jié)存在內(nèi)建電勢(shì)差，并且其內(nèi)建電勢(shì)差大小由其N、P型雜質(zhì)摻雜濃度（所述摻雜濃度均為凈摻雜濃度）決定，摻雜雜質(zhì)濃度差越高，內(nèi)建電勢(shì)越大，并且N型一側(cè)的內(nèi)建電勢(shì)為正，P型一側(cè)的內(nèi)建電勢(shì)為負(fù)。在本發(fā)明中，高阻摻雜區(qū)與Body摻雜區(qū)與Source摻雜區(qū)三者形成了NPN或者PNP的結(jié)構(gòu)，高阻摻雜區(qū)與Source摻雜區(qū)同型，而與Body摻雜區(qū)異型，并且摻雜濃度大小依次為Source摻雜區(qū)?Body摻雜區(qū)?高阻摻雜區(qū)。顯而易見(jiàn)的，由于摻雜濃度Source摻雜區(qū)?高阻摻雜區(qū)，因此在Source與Body形成的內(nèi)建電勢(shì)大于高阻摻雜區(qū)與Body形成的內(nèi)建電勢(shì)，兩者的電勢(shì)差一般在0.2V~0.3V。本發(fā)明的Source摻雜區(qū)與GatePoly與Metal短接為等電勢(shì)，這樣由于Gate氧化層較薄，在Gate氧化層下方的高阻摻雜區(qū)表面就會(huì)因前述的電勢(shì)差感應(yīng)出與高阻摻雜區(qū)同型的載流子，增加了其表面的摻雜濃度，這樣就避免了此高阻摻雜區(qū)的表面反型。另外，GatePoly與Metal短接為等電勢(shì)，在兩者之間的氧化層存在的電荷影響將會(huì)被屏蔽，并且外界可能存在的電荷沾污也能夠被GatePoly與Metal短接結(jié)構(gòu)所阻擋，因此在Gate氧化層區(qū)域的高阻摻雜區(qū)表面難以再因氧化層內(nèi)的積累電荷感應(yīng)出載流子。在上述的兩種機(jī)理作用下，在Gate氧化層區(qū)域的高阻摻雜區(qū)表面，難以再出現(xiàn)反型的情形，表面的反型導(dǎo)電溝道被截?cái)唷?/p>

除上述實(shí)施例外，本發(fā)明還包括有其他實(shí)施方式，凡采用等同變換或者等效替換方式形成的技術(shù)方案，均應(yīng)落入本發(fā)明權(quán)利要求的保護(hù)范圍之內(nèi)。