本申請(qǐng)案參考2015年6月23日在韓國(guó)知識(shí)產(chǎn)權(quán)局申請(qǐng)的且標(biāo)題為“SEMICONDUCTOR DEVICE”的第10-2015-0089245號(hào)韓國(guó)專利申請(qǐng)案，主張其優(yōu)先權(quán)且主張其權(quán)益，所述專利申請(qǐng)案的內(nèi)容在此以全文引用的方式并入本文中。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體裝置和一種制造半導(dǎo)體裝置的方法。

背景技術(shù)：

目前的半導(dǎo)體裝置和用于制造半導(dǎo)體裝置的方法不適當(dāng)，例如，導(dǎo)致成本過量、可靠度降低或封裝大小過大。通過比較常規(guī)和傳統(tǒng)方法與在本申請(qǐng)案的其余部分中參考圖式闡述的本發(fā)明，所屬領(lǐng)域的技術(shù)人員將顯而易見此類方法的另外的局限性和缺點(diǎn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的各種方面提供一種半導(dǎo)體裝置和一種制造半導(dǎo)體裝置的方法。作為非限制實(shí)例，本發(fā)明的各種方面提供一種半導(dǎo)體裝置及其制造方法，所述半導(dǎo)體裝置包括形成于加強(qiáng)層上的再分布結(jié)構(gòu)。

附圖說明

圖1為根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置的橫截面圖。

圖2A為說明使用鑲嵌工藝形成于加強(qiáng)件中的導(dǎo)電通孔的放大橫截面圖，且圖2B為說明使用等離子蝕刻工藝形成于襯底上的硅穿孔的放大橫截面圖。

圖3為根據(jù)本發(fā)明的另一實(shí)施例的半導(dǎo)體裝置的橫截面圖。

圖4為根據(jù)本發(fā)明的再一實(shí)施例的半導(dǎo)體裝置的橫截面圖。

圖5A至5K為依序說明根據(jù)本發(fā)明的再一實(shí)施例的制造半導(dǎo)體裝置的方法的橫截面圖。

圖6A至6G為依序說明根據(jù)本發(fā)明的再一實(shí)施例的制造半導(dǎo)體裝置的方法的橫截面圖。

具體實(shí)施方式

以下論述通過提供其實(shí)例來呈現(xiàn)本發(fā)明的各種方面。此類實(shí)例是非限制性的，并且由此本發(fā)明的各種方面的范圍應(yīng)不必受所提供的實(shí)例的任何特定特征限制。在以下論述中，短語(yǔ)“舉例來說”、“例如”和“示范性”是非限制性的且通常與“借助于實(shí)例而非限制”、“例如且非限制”等等同義。

如本文中所使用，“和/或”意指通過“和/或”聯(lián)結(jié)的列表中的項(xiàng)目中的任何一個(gè)或多個(gè)。作為一實(shí)例，“x和/或y”意指三元素集合{(x),(y),(x,y)}中的任一元素。換句話說，“x和/或y”意指“x和y中的一個(gè)或兩個(gè)”。作為另一實(shí)例，“x、y和/或z”意指七元素集合{(x),(y),(z),(x,y),(x,z),(y,z),(x,y,z)}中的任一元素。換句話說，“x、y和/或z”意指“x、y和z中的一個(gè)或多個(gè)”。

本文中所使用的術(shù)語(yǔ)僅出于描述特定實(shí)例的目的，且并不意圖限制本發(fā)明。如本文中所使用，除非上下文另外明確指示，否則單數(shù)形式也意圖包含復(fù)數(shù)形式。將進(jìn)一步理解，術(shù)語(yǔ)“包括(comprise、comprising)”、“包含(include、including)”、“具有(has、have、having)”等等當(dāng)在本說明書中使用時(shí)，表示所陳述特征、整體、步驟、操作、元件和/或組件的存在，但是不排除一或多個(gè)其它特征、整體、步驟、操作、元件、組件和/或其群組的存在或添加。

應(yīng)理解，盡管本文中可使用術(shù)語(yǔ)第一、第二等來描述各種元件，但這些元件不應(yīng)受這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅用于將一個(gè)元件與另一元件區(qū)分開來。因此，例如，在不脫離本發(fā)明的教示的情況下，下文論述的第一元件、第一組件或第一部分可被稱為第二元件、第二組件或第二部分。類似地，例如“上部”、“以上”、“下部”、“以下”、“側(cè)”等各種空間術(shù)語(yǔ)可用于以相對(duì)方式將一個(gè)元件與另一元件區(qū)分開來。然而，應(yīng)理解，組件可以不同方式定向，例如，在不脫離本發(fā)明的教示內(nèi)容的情況下，半導(dǎo)體裝置可以側(cè)向轉(zhuǎn)動(dòng)使得其“頂部”表面水平地朝向且其“側(cè)”表面垂直地朝向。

在圖式中，為了清楚起見可以放大層、區(qū)和/或組件的厚度或尺寸。因此，本發(fā)明的范圍應(yīng)不受此類厚度或大小限制。另外，在圖式中，類似參考標(biāo)號(hào)可在整個(gè)論述中指代類似元件。

還應(yīng)理解，當(dāng)元件A被提及為“連接到”或“耦合到”元件B時(shí)，元件A可以直接連接到元件B或間接連接到元件B(例如，插入元件C(和/或其它元件)可存在于元件A與元件B之間)。

本發(fā)明的各種方面涉及一種半導(dǎo)體裝置及其制造方法。

通常，通過將半導(dǎo)體裸片安裝在插入件上及將插入件堆疊在另一半導(dǎo)體裸片或襯底(例如，封裝襯底等)上制造的半導(dǎo)體裝置在本文中可被稱作2.5D封裝。3D封裝通常通過在不使用插入件的情況下將一個(gè)半導(dǎo)體裸片直接堆疊在另一半導(dǎo)體裸片或襯底上而獲得。

2.5D封裝的插入件可包含多個(gè)硅穿孔以允許電信號(hào)在上半導(dǎo)體裸片與下半導(dǎo)體裸片或襯底之間流動(dòng)。

本發(fā)明的各種方面提供一種半導(dǎo)體裝置及其制造方法，其通過經(jīng)由在加強(qiáng)件上形成的再分布層(或結(jié)構(gòu))加強(qiáng)機(jī)械剛度而具有提高的可靠性。

根據(jù)本發(fā)明的一方面，提供一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包含：插入件，其包含具有導(dǎo)電通孔的加強(qiáng)件和連接到導(dǎo)電通孔的再分布層(或結(jié)構(gòu))；以及半導(dǎo)體裸片，其連接到插入件的再分布層(或結(jié)構(gòu))。

如本文中所描述，本發(fā)明的一個(gè)實(shí)施例提供一種半導(dǎo)體裝置，所述半導(dǎo)體裝置通過經(jīng)由在加強(qiáng)件上形成的再分布結(jié)構(gòu)(或?qū)?加強(qiáng)機(jī)械剛度而具有提高的可靠性。也就是說，根據(jù)本發(fā)明的各種方面，再分布層(或結(jié)構(gòu))形成于由具有高硬度和/或強(qiáng)度的材料(諸如，硅、玻璃或陶瓷)制成以相較常規(guī)插入件加強(qiáng)插入件的機(jī)械剛度的加強(qiáng)件上，由此便于在制造半導(dǎo)體裝置的過程中操作插入件以及提高完成的半導(dǎo)體裝置的機(jī)械可靠性。特別地，根據(jù)本發(fā)明的各種方面，插入件的機(jī)械剛度得到加強(qiáng)，從而抑制凸塊下金屬與導(dǎo)電凸塊之間的界面分層。

本發(fā)明的另一實(shí)施例提供一種半導(dǎo)體裝置，其可通過使用相對(duì)較便宜的鑲嵌工藝形成導(dǎo)電通孔而非使用相對(duì)較貴的等離子蝕刻或激光鉆孔工藝形成硅穿孔來降低插入件的制造成本。也就是說，根據(jù)本發(fā)明的各種方面，溝槽形成于加強(qiáng)件中，且導(dǎo)電層隨后填充于溝槽中，接著使用平坦化工藝或研磨工藝去除加強(qiáng)件的區(qū)域，由此完成電連接加強(qiáng)件的頂部表面和底部表面的導(dǎo)電通孔。因此，根據(jù)本發(fā)明的各種方面，能夠與常規(guī)硅穿孔執(zhí)行相同功能的導(dǎo)電通孔可在不使用相對(duì)較貴的等離子蝕刻或激光鉆孔工藝的情況下以低成本制造。

本發(fā)明的再一實(shí)施例提供一種半導(dǎo)體裝置，所述半導(dǎo)體裝置通過使用鑲嵌工藝在插入件上形成導(dǎo)電柱包含具有細(xì)節(jié)距的導(dǎo)電柱。也就是說，根據(jù)本發(fā)明的各種方面，溝槽形成于加強(qiáng)件中，且導(dǎo)電層隨后填充于溝槽中，接著使用平坦化或研磨工藝和蝕刻工藝去除加強(qiáng)件的預(yù)定區(qū)域，由此完成連接加強(qiáng)件的頂部表面和底部表面的導(dǎo)電通孔以及一體形成于導(dǎo)電通孔中的導(dǎo)電柱。因此，根據(jù)本發(fā)明的各種方面，可以低成本形成具有細(xì)節(jié)距的導(dǎo)電柱。

下文中，將參看附圖詳細(xì)地描述本發(fā)明的實(shí)施例的實(shí)例使得其可由所屬領(lǐng)域的技術(shù)人員容易地制造和使用。

參看圖1，說明根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置(100)的橫截面圖。

如圖1所示，根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置100包含插入件110、半導(dǎo)體裸片120、底膠130、包封物140和導(dǎo)電凸塊150。

插入件110包含具有導(dǎo)電通孔112的加強(qiáng)件111、包含再分布圖案114的再分布層113(或再分布結(jié)構(gòu))以及凸塊下金屬117。插入件110準(zhǔn)許電信號(hào)在半導(dǎo)體裸片120與電路板(或外部裝置)之間流動(dòng)。

加強(qiáng)件111具有大體上平坦的頂部表面和與頂部表面相對(duì)的大體上平坦的底部表面，且可由選自由硅、玻璃、陶瓷和其等效物組成的群組中的一或多個(gè)制成。然而，本發(fā)明并不將加強(qiáng)件111的材料限于本文所揭示的那些材料。加強(qiáng)件111大體上提高了插入件110的機(jī)械剛度，由此提高半導(dǎo)體裝置100的可靠性。導(dǎo)電通孔112形成于加強(qiáng)件111中，且將形成于加強(qiáng)件111的頂部表面上的再分布圖案114與形成于加強(qiáng)件111的底部表面上的凸塊下金屬117連接。導(dǎo)電通孔112通常由選自由銅、鋁、金、銀及合金及其等效物組成的群組中的一或多個(gè)制成，但本發(fā)明的各方面并不限于此。

再分布層113(或再分布結(jié)構(gòu))通常形成于加強(qiáng)件111的頂部表面上，且包含再分布圖案114(例如，一或多個(gè)導(dǎo)電層)、介電層115以及微凸塊襯墊116。再分布圖案114電連接到導(dǎo)電通孔112，且必要時(shí)可由多個(gè)層形成。另外，介電層115覆蓋加強(qiáng)件111和再分布圖案114，且必要時(shí)也可由多個(gè)層形成。微凸塊襯墊116連接到最頂部再分布圖案114，但未由介電層115覆蓋以電連接到半導(dǎo)體裸片120。此處，再分布圖案114和微凸塊襯墊116可由選自由銅、鋁、金、銀和合金及其等效物組成的群組中的一或多個(gè)制成，但本發(fā)明的各方面并不限于此。另外，介電層115可由選自由氧化硅、氮化硅、聚酰亞胺、苯并環(huán)丁烯、聚苯并噁唑及其等效物組成的群組中的一或多個(gè)制成，但本發(fā)明的各方面并不限于此。

凸塊下金屬117形成于加強(qiáng)件111的底部表面上，且連接到導(dǎo)電通孔112。凸塊下金屬117可由選自由鉻、鎳、鈀、金、銀和合金及其等效物組成的群組的至少一個(gè)中的一或多個(gè)制成，但本發(fā)明的各方面并不限于此。凸塊下金屬117防止金屬間化合物形成于導(dǎo)電通孔112與導(dǎo)電凸塊150之間(例如，在其界面處)，由此提高導(dǎo)電凸塊150的可靠性。

半導(dǎo)體裸片120電連接到再分布層113(或再分布結(jié)構(gòu))。為此目的，半導(dǎo)體裸片120包含諸如Cu柱或Cu立柱的微凸塊121(例如，裸片互連結(jié)構(gòu))，且可電連接到通過焊料122設(shè)置于再分布層113(或再分布結(jié)構(gòu))的微凸塊襯墊116中。另外，半導(dǎo)體裸片120可包含(例如)電路，例如數(shù)字信號(hào)處理器(DSP)、微處理器、網(wǎng)絡(luò)處理器、功率管理處理器、音頻處理器、RF電路、無(wú)線基帶片上系統(tǒng)(SoC)處理器、傳感器或?qū)Ｓ眉呻娐?ASIC)。

底膠130插入半導(dǎo)體裸片120與插入件110之間，且允許半導(dǎo)體裸片120以更安全的方式機(jī)械連接到插入件110。此處，底膠130包圍微凸塊121和焊料122。特別地，底膠130防止半導(dǎo)體裸片120與插入件110之間的分層，由此防止其由于半導(dǎo)體裸片120與插入件110之間的熱膨脹系數(shù)的差異而彼此電分離。在一些情況下，可不設(shè)置底膠130。

包封物140將位于插入件110的頂部表面上的半導(dǎo)體裸片120進(jìn)行包封。也就是說，包封物140包圍底膠130和半導(dǎo)體裸片120，由此安全地保護(hù)底膠130和半導(dǎo)體裸片120免受外部環(huán)境影響。在一些情況下，包封物140可能不覆蓋半導(dǎo)體裸片120的頂部表面，以使半導(dǎo)體裸片120的頂部表面直接暴露于外部，由此提高半導(dǎo)體裸片120的散熱效率。在其它實(shí)例實(shí)施中，包封物140可覆蓋半導(dǎo)體裸片120的頂部表面。

同時(shí)，當(dāng)形成包封物140的無(wú)機(jī)填充劑的直徑小于半導(dǎo)體裸片120與插入件110之間的間隙尺寸時(shí)，(例如)可不使用底膠130。舉例來說，當(dāng)使用小于間隙尺寸的成型底膠(MUF)時(shí)，兩個(gè)工藝步驟(底部填充和包封)可減少為一個(gè)工藝步驟(包封)。

導(dǎo)電凸塊150可連接到形成于插入件110的底部表面上的凸塊下金屬117或直接連接到導(dǎo)電通孔112。導(dǎo)電凸塊150可由選自由共晶焊料(Sn37Pb)、高鉛焊料(Sn95Pb)、無(wú)鉛焊料(SnAg、SnAu、SnCu、SnZn、SnZnBi、SnAgCu或SnAgBi)及其等效物組成的群組中的一個(gè)制成，但本實(shí)施例的各方面并不限于此。

如上文所描述，根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置100提供具有形成于加強(qiáng)件111上的再分布層113(或再分布結(jié)構(gòu))的插入件110，由此提高插入件110的機(jī)械剛度。也就是說，根據(jù)本發(fā)明的半導(dǎo)體裝置100包含具有再分布層113(或再分布結(jié)構(gòu))的插入件110，所述再分布層(或再分布結(jié)構(gòu))形成于由具有高硬度和/或強(qiáng)度的材料(諸如，硅、玻璃或陶瓷等)制成以相較常規(guī)插入件加強(qiáng)插入件110的機(jī)械剛度的加強(qiáng)件111上，由此便于在制造半導(dǎo)體裝置100的過程中操作插入件110以及提高完成的半導(dǎo)體裝置100的機(jī)械可靠性。特別地，根據(jù)本發(fā)明的各種方面，插入件110的機(jī)械剛度得以加強(qiáng)，由此有效地抑制凸塊下金屬117與導(dǎo)電凸塊150之間的界面分層。

參看圖2A，說明了說明使用鑲嵌工藝形成于加強(qiáng)件(111)中的導(dǎo)電通孔(112)的放大橫截面圖，且參看圖2B，說明了說明使用等離子蝕刻工藝形成于硅襯底(111')上的硅穿孔(112')的放大橫截面圖。

如圖2A所說明，使用鑲嵌工藝形成穿過加強(qiáng)件111的頂部表面和底部表面的導(dǎo)電通孔112，且導(dǎo)電通孔112的橫截面形狀大體為倒置梯形。實(shí)際上，導(dǎo)電通孔112(例如，遠(yuǎn)離導(dǎo)電凸塊150的導(dǎo)電通孔112的末端)的頂部表面直徑稍大于導(dǎo)電通孔112(例如，朝向?qū)щ娡箟K150的導(dǎo)電通孔112的末端)的底部表面直徑。另外，面向彼此的導(dǎo)電通孔112的側(cè)表面為大體上平坦的傾斜表面。應(yīng)注意，導(dǎo)電通孔112可(例如)為截錐形。

然而，如圖2B所說明，使用等離子蝕刻工藝形成于硅襯底111'(或其它加強(qiáng)件材料)上的硅穿孔112'的橫截面具有大體上矩形形狀。也就是說，硅穿孔112'的頂部表面直徑與硅穿孔112'的底部表面直徑大體上相同。另外，由于工藝特征，多個(gè)凹坑(或凸起特征)112c'形成于硅穿孔112'的相對(duì)側(cè)表面上。也就是說，硅穿孔112'的相對(duì)側(cè)表面可能(例如)不是平坦表面，而可能是具有多個(gè)凹坑或凸起112c'的粗糙表面。應(yīng)注意，導(dǎo)電通孔112'可(例如)為圓柱形。

另外，雖然使用鑲嵌工藝形成于加強(qiáng)件111上的導(dǎo)電通孔112的縱橫比在約1:1至約1:2的范圍內(nèi)，但使用等離子蝕刻工藝形成于硅襯底111'上的硅穿孔112'的縱橫比在約1:10至約1:15的范圍內(nèi)。因此，根據(jù)本發(fā)明的導(dǎo)電通孔112的電路徑遠(yuǎn)短于常規(guī)硅穿孔112'的電路徑。另外，使用鑲嵌工藝形成于加強(qiáng)件111上的導(dǎo)電通孔112的直徑可在約10μm至約20μm的范圍內(nèi)。然而，使用等離子蝕刻工藝形成于硅襯底111'上的硅穿孔112'的直徑遠(yuǎn)大于20μm。

另外，絕緣層112a和晶種層112b可進(jìn)一步插入于加強(qiáng)件111與導(dǎo)電通孔112之間。當(dāng)加強(qiáng)件111由硅制成時(shí)，絕緣層112a可為無(wú)機(jī)層(諸如氧化硅層或氮化硅層)，但本發(fā)明的各方面并不限于此。同時(shí)，當(dāng)加強(qiáng)件111由玻璃或陶瓷制成時(shí)，絕緣層112a可為有機(jī)層(諸如聚酰亞胺、苯并環(huán)丁烯或聚苯并噁唑)，但本發(fā)明的各方面并不限于此。另外，晶種層112b可大體上由選自由鈦/銅、鈦鎢/銅及合金及其等效物組成的群組中的一個(gè)制成，但本發(fā)明的各方面并不限于此。

同時(shí)，絕緣層112a'和晶種層112b'還可進(jìn)一步插入在硅襯底111'與硅穿孔112'之間。在此情況下，由于工藝特征，多個(gè)凹坑(或凸起特征)112c'仍可保留在絕緣層112a'和晶種層112b'上。

也就是說，根據(jù)本發(fā)明，凹坑或凸起由于工藝特征并未形成于導(dǎo)電通孔112中，而凹坑(或凸起特征)由于常規(guī)工藝特征仍保留在硅穿孔112'上。

參看圖3，說明根據(jù)本發(fā)明的另一實(shí)施例的半導(dǎo)體裝置200的橫截面圖。如圖3中所說明，根據(jù)本發(fā)明的另一實(shí)施例的半導(dǎo)體裝置200可進(jìn)一步包含電路板210、覆蓋薄片220以及導(dǎo)電球230。

也就是說，半導(dǎo)體裝置100通過導(dǎo)電凸塊150電連接到電路板210。必要時(shí)，各種無(wú)源元件211可進(jìn)一步安裝在電路板210上。此外，底膠212在必要時(shí)可插入于半導(dǎo)體裝置100與電路板210之間。另外，覆蓋薄片220覆蓋半導(dǎo)體裝置100和安裝在電路板210上的無(wú)源元件211，由此保護(hù)半導(dǎo)體裝置100和無(wú)源元件211免受外部環(huán)境影響。另外，導(dǎo)電球230電連接到電路板210，且安裝在外部裝置(例如，主板或母板)上。此處，覆蓋薄片220可使用粘合劑221粘附到電路板210，及/或可使用粘合劑222(例如，導(dǎo)熱膠等)粘附到半導(dǎo)體裝置100。

參看圖4，說明根據(jù)本發(fā)明的再一實(shí)施例的半導(dǎo)體裝置100的橫截面圖。

如圖4中所說明，根據(jù)本發(fā)明的再一實(shí)施例的半導(dǎo)體裝置100可直接安裝在外部裝置240(諸如主板或母板)上，而非電路板210上。

參看圖5A至圖5K，說明了連續(xù)說明根據(jù)本發(fā)明的再一實(shí)施例的制造半導(dǎo)體裝置100的方法的橫截面圖。

如圖5中所說明，具有預(yù)定深度的溝槽111a形成于加強(qiáng)件111中。由于溝槽111a通常為使用相對(duì)較便宜的蝕刻工藝形成，因此溝槽111a的橫截面的形狀大體上為倒置梯形。也就是說，溝槽111a的橫截面具有底部表面111b和相對(duì)側(cè)表面111c。此處，底部表面111b在大體上水平方向可為平坦的，且相對(duì)側(cè)表面111c可為大體上垂直的傾斜平坦表面。換句話說，溝槽111a被配置成在其深度增加時(shí)具有較小直徑。溝槽111a的橫截面歸因于在蝕刻工藝期間產(chǎn)生的各向異性蝕刻特征。

如圖5B中所說明，絕緣層112a和晶種層112b連續(xù)形成于溝槽111a和溝槽111a的外部區(qū)域中。此處，當(dāng)加強(qiáng)件111由硅制成時(shí)，絕緣層112a可為無(wú)機(jī)層(諸如氧化硅層或氮化硅層)，但本發(fā)明的各方面并不限于此。同時(shí)，當(dāng)加強(qiáng)件111由玻璃或陶瓷制成時(shí)，絕緣層112a可為有機(jī)層(諸如聚酰亞胺、苯并環(huán)丁烯或聚苯并噁唑)，但本發(fā)明的各方面并不限于此。

在示范性實(shí)施例中，諸如氧化硅層或氮化硅層的無(wú)機(jī)層可通過將氧氣和/或氮?dú)夤?yīng)至約900℃或更高的大氣中的硅而形成為具有預(yù)定厚度，但本發(fā)明的各方面并不限于此。

在另一示范性實(shí)施例中，諸如聚酰亞胺層的有機(jī)層可通過旋涂、噴涂、浸涂或棒涂形成，但本發(fā)明的各方面并不限于此。

同時(shí)，晶種層112b可由鈦/銅、鈦鎢/銅等制成，但本發(fā)明的范圍并不限于此。晶種層112b可通過(例如)無(wú)電極電鍍、電解電鍍和/或?yàn)R鍍形成，但本發(fā)明的各方面并不限于此。

如圖5C中所說明，具有預(yù)定厚度的導(dǎo)電層1120可形成于具有形成于其中的絕緣層112a和晶種層112b的溝槽111a和溝槽111a的外部區(qū)域中。導(dǎo)電層1120可由銅、鋁、金或銀制成，但本發(fā)明的各方面并不限于此。同時(shí)，導(dǎo)電層1120可通過(例如)無(wú)電極電鍍、電解電鍍和/或?yàn)R鍍形成，但本發(fā)明的各方面并不限于此。

如圖5D中所說明，形成于溝槽111a和溝槽111a的外部區(qū)域中的導(dǎo)電層1120的預(yù)定部分可通過(例如)平面化工藝或化學(xué)機(jī)械拋光(CMP)工藝去除。在示范性實(shí)施例中，形成于位于加強(qiáng)件111的上側(cè)的溝槽111a的外部區(qū)域中的導(dǎo)電層1120得以完全去除，以使得導(dǎo)電層1120可僅保留在溝槽111a內(nèi)。在下文中，導(dǎo)電層1120將被稱作導(dǎo)電通孔112。

如圖5E中所說明，再分布圖案114的一層或多層(例如，導(dǎo)電層)和介電層115形成于加強(qiáng)件111上，且微凸塊襯墊116形成于最頂部再分布圖案114上，由此完成再分布層113(或再分布結(jié)構(gòu))。也就是說，再分布晶種層圖案114a形成為連接到加強(qiáng)件111的導(dǎo)電通孔112，再分布圖案114形成于再分布晶種層圖案114a上，且再分布圖案114使用介電層115加工。另外，襯墊晶種層116a形成于最頂部再分布圖案114上，且微凸塊襯墊116隨后形成于襯墊晶種層116a上。此處，微凸塊襯墊116并未由介電層115覆蓋，但暴露于外部以在后續(xù)工藝步驟中電連接到半導(dǎo)體裸片120。

此處，再分布晶種層圖案114a和襯墊晶種層116a可使用無(wú)電極電鍍、電解電鍍或?yàn)R鍍的一般工藝由鈦/銅、鈦鎢/銅等制成，但本發(fā)明的范圍不限于此類材料和/或此類工藝。另外，再分布層113(或再分布結(jié)構(gòu))和微凸塊襯墊116可使用無(wú)電極電鍍、電解電鍍或?yàn)R鍍和/或光刻由銅、鋁、金或銀制成，但本發(fā)明的范圍不限于此類材料和/或此類工藝。另外，介電層115可使用旋涂、噴涂、浸涂或棒涂由聚酰亞胺、苯并環(huán)丁烯或聚苯并噁唑制成，但本發(fā)明的范圍不限于此類材料和/或此類工藝。

如圖5F中所說明，使用平面化工藝或CMP工藝去除加強(qiáng)件111中的溝槽111a的下部區(qū)域，但本發(fā)明的范圍不限于此。因此，形成于溝槽111a中的導(dǎo)電通孔112的底部表面暴露于外部。同時(shí)，還可去除形成于導(dǎo)電通孔112的底部表面上的絕緣層112a和晶種層112b。也就是說，平面化工藝或CMP工藝可允許導(dǎo)電通孔112(例如，銅的底部表面)直接暴露于較下端。此處，加強(qiáng)件111的底部表面和導(dǎo)電通孔112的底部表面為共面的(或共面定位)。

如圖5G中所說明，凸塊下金屬117形成于通過加強(qiáng)件111的底部表面暴露的導(dǎo)電通孔112中。也就是說，金屬晶種層117a形成于導(dǎo)電通孔112的底部表面上，且凸塊下金屬117隨后形成于金屬晶種層117a上。金屬晶種層117a可使用無(wú)電極電鍍、電解電鍍或?yàn)R鍍的一般工藝由鈦/銅、鈦鎢/銅等制成，但本發(fā)明的范圍不限于此類材料和/或此類工藝。另外，凸塊下金屬117可由選自由鉻、鎳、鈀、金、銀及合金及其等效物組成的群組中的至少一個(gè)制成，但本發(fā)明的各方面并不限于此。另外，凸塊下金屬117還可使用無(wú)電極電鍍、電解電鍍和/或?yàn)R鍍的一般工藝形成，但本發(fā)明的范圍不限于此。凸塊下金屬117防止金屬間化合物形成于導(dǎo)電通孔112與下文描述的導(dǎo)電凸塊150之間(例如，在其界面處)，由此提高導(dǎo)電凸塊150的板層級(jí)可靠性。另外，必要時(shí)，介電層115可進(jìn)一步形成于凸塊下金屬117與加強(qiáng)件111之間。在一些情況下，可不提供凸塊下金屬117。

以此方式，完成包含具有導(dǎo)電通孔112的加強(qiáng)件111和包含再分布圖案114、介電層115、微凸塊襯墊116和凸塊下金屬117的再分布層113(或再分布結(jié)構(gòu))的插入件110。

如圖5H中所說明，至少一個(gè)半導(dǎo)體裸片120電連接到插入件110。在示范性實(shí)施例中，半導(dǎo)體裸片120可通過微凸塊121和焊料122電連接到插入件110的微凸塊襯墊116。在示范性實(shí)施例中，揮發(fā)性助熔劑布于插入件110的微凸塊襯墊116上，且具有微凸塊121的半導(dǎo)體裸片120在其上對(duì)準(zhǔn)。在其之后，如果施加在約150℃至約250℃的范圍內(nèi)的溫度，那么當(dāng)形成于微凸塊121的底端的焊料122熔化時(shí)，微凸塊121與微凸塊襯墊116稠合。隨后，所得產(chǎn)物經(jīng)受冷卻工藝以允許形成于微凸塊121的底端的焊料122固化，由此完成將半導(dǎo)體裸片120以電子和機(jī)械方式連接到插入件110。替代地，將半導(dǎo)體裸片120連接到插入件110的方法可以各種方式實(shí)施。

如圖5I中所說明，底膠130填充于半導(dǎo)體裸片120與插入件110之間的間隙或空間中。例如，分配器中含有的底膠130分配到半導(dǎo)體裸片120與插入件110之間的間隙，隨后進(jìn)行固化，由此通過底膠130將半導(dǎo)體裸片120和插入件110以機(jī)械方式彼此連接。

在一些情況下，可不執(zhí)行底膠130的填充。

如圖5J中所說明，形成于插入件110的頂部表面上的半導(dǎo)體裸片120和底膠130由包封物140包封。此處，半導(dǎo)體裸片120的頂部表面可通過包封物140暴露于外部。包封物140可(例如)包圍底膠130(如果形成的話)。又例如，包封物140的一部分可底部填充半導(dǎo)體裸片120作為成型底膠。

如圖5K中所說明，導(dǎo)電凸塊150連接到形成于插入件110的底部表面上的凸塊下金屬117。在示范性實(shí)施例中，揮發(fā)性助熔劑布于凸塊下金屬117上，且導(dǎo)電凸塊150臨時(shí)定位于其上。在其之后，如果施加在約150℃至約250℃的范圍內(nèi)的溫度，那么導(dǎo)電凸塊150熔化且與凸塊下金屬117稠合。隨后，所得產(chǎn)物經(jīng)受冷卻工藝以允許導(dǎo)電凸塊150固化，由此完成將導(dǎo)電凸塊150以電子和機(jī)械方式連接到插入件110。另外，可采用各種方法將半導(dǎo)體裸片120連接到插入件110。

此處，可以各種方式執(zhí)行將導(dǎo)電凸塊150連接到插入件110的方法。

另外，可基于單元、面板、條帶、裸片或矩陣執(zhí)行前述工藝。當(dāng)基于面板、條帶、裸片或矩陣執(zhí)行所述工藝時(shí)，可接著進(jìn)行鋸割工藝。也就是說，單獨(dú)的半導(dǎo)體裝置100通過鋸割或沖壓工藝從面板、條帶、裸片或矩陣單體化。

如上文所描述，根據(jù)本發(fā)明，使用相對(duì)較便宜的鑲嵌工藝形成導(dǎo)電通孔112，而非使用相對(duì)較貴的等離子蝕刻工藝或激光鉆孔藝形成的硅穿孔，由此提供以低成本形成的包含插入件110的半導(dǎo)體裝置100。也就是說，根據(jù)本發(fā)明，溝槽111a形成于加強(qiáng)件111中，且導(dǎo)電層1120隨后形成于溝槽111a中，接著使用平坦化工藝或研磨工藝去除加強(qiáng)件111的區(qū)域，由此完成電連接加強(qiáng)件111的頂部表面和底部表面的導(dǎo)電通孔112。因此，根據(jù)本發(fā)明，能夠與常規(guī)硅穿孔執(zhí)行相同功能的導(dǎo)電通孔112可在不使用相對(duì)較貴的等離子蝕刻或激光鉆孔工藝的情況下以低成本制造。

參看圖6A至圖6G，說明了連續(xù)說明根據(jù)本發(fā)明的再一實(shí)施例的制造半導(dǎo)體裝置的方法的橫截面圖。此處，由于形成于再分布層(或再分布結(jié)構(gòu))上的半導(dǎo)體裸片、底膠和包封物與先前實(shí)施例的半導(dǎo)體裸片、底膠和包封物相同，因此將不給出其重復(fù)描述。

如圖6中所說明，具有預(yù)定深度的雙溝槽311a形成于加強(qiáng)件311中。也就是說，相對(duì)較深較窄的第一溝槽311b形成于加強(qiáng)件311中，且相對(duì)較淺較寬的第二溝槽311c形成于第一溝槽311b中。由于雙溝槽311a通過一般光刻工藝形成，因此雙溝槽311a的橫截面形狀可為兩個(gè)倒置梯形。

如圖6B中所說明，絕緣層312a和晶種層312b連續(xù)形成于雙溝槽311a和雙溝槽311a的外部區(qū)域中。此處，當(dāng)加強(qiáng)件311由硅制成時(shí)，絕緣層312a可為無(wú)機(jī)層(諸如氧化硅層或氮化硅層)，但本發(fā)明的范圍不限于此。當(dāng)加強(qiáng)件311由玻璃或陶瓷制成時(shí)，絕緣層312a可為有機(jī)層(諸如聚酰亞胺、苯并環(huán)丁烯或聚苯并噁唑)，但本發(fā)明的范圍不限于此。

如圖6C中所說明，具有預(yù)定厚度的導(dǎo)電層3120可形成于具有形成于其中的絕緣層312a和晶種層312b的雙溝槽311a和雙溝槽311a的外部區(qū)域中。

如圖6D中所說明，形成于雙溝槽311a和雙溝槽311a的外部區(qū)域中的導(dǎo)電層3120的預(yù)定厚度的預(yù)定部分可通過平面化工藝或化學(xué)機(jī)械拋光(CMP)工藝去除，但本發(fā)明的范圍不限于此。在示范性實(shí)施例中，形成于位于加強(qiáng)件311的上側(cè)的雙溝槽311a的外部區(qū)域中的導(dǎo)電層3120得以完全去除，以使得導(dǎo)電層3120可僅保留在雙溝槽311a內(nèi)。此處，填充于第一溝槽311b中的導(dǎo)電層3120可在后一工藝中轉(zhuǎn)變?yōu)閷?dǎo)電柱317，且填充于第二溝槽311c中的導(dǎo)電層3120可在后一工藝中轉(zhuǎn)變?yōu)閷?dǎo)電通孔312。在下文中，導(dǎo)電層3120將被稱作導(dǎo)電柱317和導(dǎo)電通孔312。

如圖6E中所說明，再分布圖案314的一層或多層(例如，導(dǎo)電層)和介電層315可形成于加強(qiáng)件311上，且微凸塊襯墊316形成于最頂部再分布圖案314上，由此完成再分布層313(或再分布結(jié)構(gòu))。也就是說，再分布晶種層314a形成為連接到加強(qiáng)件311的導(dǎo)電通孔312，再分布圖案314形成于再分布晶種層314a上，且再分布圖案314由介電層315覆蓋。另外，襯墊晶種層316a形成于最頂部再分布圖案314上，且微凸塊襯墊316隨后形成于襯墊晶種層316a上。

如圖6F中所說明，形成于加強(qiáng)件311中的第一溝槽311b的下部區(qū)域可通過平面化工藝或化學(xué)機(jī)械拋光(CMP)工藝去除。另外，形成于加強(qiáng)件311中的第一溝槽311b的外部區(qū)域(即，導(dǎo)電柱317的外部區(qū)域)得以去除，由此提供配置成自導(dǎo)電通孔312向下延伸一預(yù)定長(zhǎng)度的導(dǎo)電柱317。例如，在加強(qiáng)件311由硅制成的實(shí)例實(shí)施中，硅蝕刻工藝可用于減小加強(qiáng)件311的厚度，以使得導(dǎo)電柱317(例如，整個(gè)柱317或其一部分)自加強(qiáng)件311的底側(cè)突出。應(yīng)注意，導(dǎo)電通孔312的底側(cè)此時(shí)可與加強(qiáng)件311共面，此時(shí)可自加強(qiáng)件311突出，或此時(shí)可由加強(qiáng)件311覆蓋。在實(shí)例實(shí)施例中，導(dǎo)電通孔312被配置成定位于加強(qiáng)件311內(nèi)，且導(dǎo)電柱317被配置成自加強(qiáng)件311向下延伸一預(yù)定長(zhǎng)度。

如圖6G中所說明，位于導(dǎo)電柱317的底部表面上的絕緣層312a被去除，由此將焊料318電連接到導(dǎo)電柱317的底部表面。位于導(dǎo)電柱317的底部表面上的晶種層312b必要時(shí)可保留或可去除。

另外，可在將半導(dǎo)體裸片附接到插入件310及將底膠和包封物應(yīng)用于所得產(chǎn)物后形成焊料318。另外，由于半導(dǎo)體裸片、底膠和包封物與先前實(shí)施例的半導(dǎo)體裸片、底膠和包封物相同，因此將不給出形成工藝步驟和其配置的重復(fù)描述。

如上文所描述，根據(jù)本發(fā)明，可通過使用鑲嵌工藝在插入件310上形成導(dǎo)電柱317來形成具有細(xì)節(jié)距的導(dǎo)電柱317。也就是說，雙溝槽311a形成于加強(qiáng)件311中，導(dǎo)電層3120填充于雙溝槽311a中，且加強(qiáng)件311的預(yù)定區(qū)域通過平面化或研磨工藝和蝕刻工藝來去除，由此實(shí)現(xiàn)連接加強(qiáng)件311的頂部表面和底部表面的導(dǎo)電通孔312以及一體形成于導(dǎo)電通孔312中的導(dǎo)電柱317。因此，根據(jù)本發(fā)明，可以低成本形成具有細(xì)節(jié)距的導(dǎo)電柱317。

本文中的論述包含展示電子裝置組合件的各個(gè)部分及其制造方法的眾多說明性圖。為了清楚地示意，這些圖并未示出每個(gè)實(shí)例組合件的所有方面。本文中提供的任何實(shí)例組合件和/或方法可以與本文中提供的任何或全部其它組合件和/或方法共享任何或全部特征。

綜上所述，本發(fā)明的各種方面提供一種半導(dǎo)體裝置和一種制造半導(dǎo)體裝置的方法。作為非限制實(shí)例，本發(fā)明的各種方面提供一種半導(dǎo)體裝置及其制造方法，所述半導(dǎo)體裝置包括形成于加強(qiáng)層上的再分布結(jié)構(gòu)。雖然已經(jīng)參考某些方面和實(shí)例描述了以上內(nèi)容，但是所屬領(lǐng)域的技術(shù)人員應(yīng)理解，在不脫離本發(fā)明的范圍的情況下，可以進(jìn)行各種修改并可以替代等效物。另外，在不脫離本發(fā)明的范圍的情況下，可以進(jìn)行許多修改以使特定情況或材料適應(yīng)本發(fā)明的教示。因此，希望本發(fā)明不限于所公開的特定實(shí)例，而是本發(fā)明將包含落入所附權(quán)利要求書的范圍內(nèi)的所有實(shí)例。