本發(fā)明涉及半導(dǎo)體芯片制造工藝技術(shù)領(lǐng)域，更具體的涉及一種MOSFET器件及其制作方法。

背景技術(shù)：

隨著MOSFET(Metal-Oxide-Semiconductor Field-Effect Fransistor，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管)器件加工技術(shù)的發(fā)展，MOSFET器件的柵氧化層在100nm左右或者幾十nm之間，對(duì)ESD(Electro Static Discharge，靜電放電)現(xiàn)象的傷害變得更加敏感。ESD本身的輸入電阻很高，而在柵極-源級(jí)之間的電容又非常的小，所以ESD器件極易受到外界電磁場(chǎng)或靜電的感應(yīng)而帶電，又因在靜電較強(qiáng)的場(chǎng)合難于泄放電荷，容易引起靜電擊穿，從而導(dǎo)致柵極的薄氧化層發(fā)生擊穿，形成針孔，使得柵極和源級(jí)之間形成斷路。

因此，現(xiàn)有技術(shù)中的MOSFET器件存在ESD擊穿耐壓較低，容易導(dǎo)致柵極氧化層發(fā)生擊穿的問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供一種MOSFET器件及其制作方法，用以解決現(xiàn)有技術(shù)中MOSFET器件存在ESD擊穿耐壓較低，容易導(dǎo)致柵極氧化層發(fā)生擊穿的問(wèn)題。

本發(fā)明實(shí)施例提供一種金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管MOSFET器件的制作方法，包括：

在第一導(dǎo)電類型的襯底上依次形成第一導(dǎo)電類型的外延層、柵氧化層和多晶硅層；

刻蝕所述多晶硅層形成第一多晶硅層、第二多晶硅層和第三多晶硅層，并進(jìn)行第二導(dǎo)電類型離子的第一次注入，在所述外延層內(nèi)形成體區(qū)；

進(jìn)行第二導(dǎo)電類型離子的第二次注入并進(jìn)行第一次高溫退火，在所述體區(qū)內(nèi)形成重?fù)诫s體區(qū)及在所述第二多晶硅層內(nèi)形成間隔設(shè)置的第二導(dǎo)電類型離子摻雜區(qū)，所述第二導(dǎo)電類型離子摻雜區(qū)包括第二導(dǎo)電類型離子重?fù)诫s區(qū)及位于所述第二導(dǎo)電類型離子重?fù)诫s區(qū)周圍的第二導(dǎo)電類型離子輕摻雜區(qū)；

進(jìn)行第一導(dǎo)電類型離子的第一次注入并進(jìn)行第二次高溫退火，在所述體區(qū)內(nèi)形成源區(qū)及在所述第二多晶硅層內(nèi)形成與所述第二導(dǎo)電類型離子摻雜區(qū)交替設(shè)置的第一導(dǎo)電類型離子摻雜區(qū)，所述第一導(dǎo)電類型離子摻雜區(qū)包括第一導(dǎo)電類型離子重?fù)诫s區(qū)及位于所述第一導(dǎo)電類型離子重?fù)诫s區(qū)周圍的第一導(dǎo)電類型離子輕摻雜區(qū)；

在所述第一多晶硅層上形成源極，在所述第三多晶硅層上形成柵極，在所述襯底背面形成漏極。

較佳地，所述刻蝕所述多晶硅層形成第一多晶硅層、第二多晶硅層和第三多晶硅層，并進(jìn)行第二導(dǎo)電類型離子的第一次注入，在所述外延層內(nèi)形成體區(qū)，具體為：

在所述多晶硅層上設(shè)置光刻膠，刻蝕形成的第一光刻膠掩膜，所述第一光刻膠掩膜覆蓋在所述第一多晶硅層、所述第二多晶硅層和所述第三多晶硅層上；

在所述體區(qū)形成后，去除所述第一光刻膠掩膜。

較佳地，所述進(jìn)行第二導(dǎo)電類型離子的第二次注入并進(jìn)行第一次高溫退火，具體為：

在所述柵氧化層、所述第一多晶硅層、所述第二多晶硅層和所述第三多晶硅層設(shè)置光刻膠，刻蝕形成第二光刻膠掩膜，所述第二光刻膠掩膜覆蓋所述第一多晶硅層、所述第二多晶硅層和所述第三多晶硅層的表面和側(cè)面，且在所述第二多晶硅層上呈第一分段狀態(tài)；

在所述第二次注入后，去除所述第二光刻膠掩膜。

較佳地，所述進(jìn)行第一導(dǎo)電類型離子的第一次注入并進(jìn)行第二次高溫退火，具體為：

在所述柵氧化層、所述第一多晶硅層、所述第二多晶硅層和所述第三多晶硅層設(shè)置光刻膠，刻蝕形成第三光刻膠掩膜，所述第三光刻膠掩膜覆蓋所述重?fù)诫s體區(qū)，且在所述第二多晶硅層上呈第二分段狀態(tài)，所述第二分段的每一分段的長(zhǎng)度大于對(duì)應(yīng)部分的第二導(dǎo)電類型離子摻雜區(qū)；

在所述第三次注入后，去除所述第三光刻膠掩膜。

較佳地，所述第一分段狀態(tài)的光刻膠掩膜之間的距離與所述第二分段狀態(tài)的光刻膠掩膜的距離相等。

較佳地，所述第一次高溫退火的溫度高于所述第二次高溫退火的溫度。

本發(fā)明實(shí)施例還提供一種金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管MOSFET器件，包括：

設(shè)置在襯底上的第一導(dǎo)電類型外延層；

設(shè)置在所述第一導(dǎo)電類型外延層內(nèi)的體區(qū)及在所述體區(qū)內(nèi)形成的重?fù)诫s體區(qū)和源區(qū)；

設(shè)置在所述第一導(dǎo)電類型外延層上的第一多晶硅層、第二多晶硅層和第三多晶硅層；

所述第二多晶硅層內(nèi)間隔設(shè)置有第二導(dǎo)電類型離子摻雜區(qū)及與所述第二導(dǎo)電類型離子摻雜區(qū)交替設(shè)置的第一導(dǎo)電類型離子摻雜區(qū)；

所述第二導(dǎo)電類型離子摻雜區(qū)包括第二導(dǎo)電類型離子重?fù)诫s區(qū)及位于所述第二導(dǎo)電類型離子重?fù)诫s區(qū)周圍的第二導(dǎo)電類型離子輕摻雜區(qū)；

所述第一導(dǎo)電類型離子摻雜區(qū)包括第一導(dǎo)電類型離子重?fù)诫s區(qū)及位于所述第一導(dǎo)電類型離子重?fù)诫s區(qū)周圍的第一導(dǎo)電類型離子輕摻雜區(qū)；

所述第一多晶硅層上設(shè)置有源極，所述第三多晶硅層上設(shè)置有柵極，所述襯底背面設(shè)置有漏極。

較佳地，所述第二導(dǎo)電類型離子摻雜區(qū)的寬度和所述第一導(dǎo)電類型離子摻雜區(qū)的寬度相等。

較佳地，所述第二導(dǎo)電類型離子重?fù)诫s區(qū)的寬度和所述第一導(dǎo)電類型離子重?fù)诫s區(qū)的寬度相等。

本發(fā)明實(shí)施例中，在第一導(dǎo)電類型的襯底上依次形成第一導(dǎo)電類型的外延層、柵氧化層和多晶硅層；刻蝕所述多晶硅層形成第一多晶硅層、第二多晶硅層和第三多晶硅層，并進(jìn)行第二導(dǎo)電類型離子的第一次注入，在所述外延層內(nèi)形成體區(qū)；進(jìn)行第二導(dǎo)電類型離子的第二次注入并進(jìn)行第一次高溫退火，在所述體區(qū)形成重?fù)诫s體區(qū)及在所述第二多晶硅層內(nèi)形成間隔設(shè)置的第二導(dǎo)電類型離子摻雜區(qū)，所述第二導(dǎo)電類型離子摻雜區(qū)包括第二導(dǎo)電類型離子重?fù)诫s區(qū)及位于所述第二導(dǎo)電類型離子重?fù)诫s區(qū)周圍的第二導(dǎo)電類型離子輕摻雜區(qū)；進(jìn)行第一導(dǎo)電類型離子的第一次注入并進(jìn)行第二次高溫退火，在所述體區(qū)內(nèi)形成源區(qū)及在所述第二多晶硅層內(nèi)形成與所述第二導(dǎo)電類型離子摻雜區(qū)交替設(shè)置的第一導(dǎo)電類型離子摻雜區(qū)，所述第一導(dǎo)電類型離子摻雜區(qū)包括第一導(dǎo)電類型離子重?fù)诫s區(qū)及位于所述第一導(dǎo)電類型離子重?fù)诫s區(qū)周圍的第一導(dǎo)電類型離子輕摻雜區(qū)；在所述第一多晶硅層上形成源極，在所述第三多晶硅層上形成柵極，在所述襯底背面形成漏極。上述方法中，將傳統(tǒng)工藝中柵極和源級(jí)之間ESD防護(hù)結(jié)構(gòu)替換為數(shù)組背對(duì)背的穩(wěn)壓二級(jí)管，而且穩(wěn)壓二級(jí)管的電壓高于柵極工作電壓，當(dāng)MOSFET器件工作時(shí)，總有部分穩(wěn)壓二極管處于反偏狀態(tài)，不會(huì)影響柵極上的電位。當(dāng)柵極和源極因靜電產(chǎn)生瞬間高壓時(shí)，穩(wěn)壓二極管二極管就會(huì)發(fā)生擊穿，形成導(dǎo)電通道泄放靜電電流，把柵極電位箝位在比較低的電壓(相對(duì)于柵氧化層的擊穿電壓)，避免了柵氧化層的擊穿。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)要介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的 一些實(shí)施例，對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明實(shí)施例公開的一種MOSFET器件的制作方法的工藝流程圖；

圖2a為本發(fā)明實(shí)施例中在襯底上制作外延層、柵氧化層和多晶硅層的結(jié)構(gòu)示意圖；

圖2b為本發(fā)明實(shí)施例中在多晶硅層上形成光刻膠掩膜的結(jié)構(gòu)示意圖；

圖2c為本發(fā)明實(shí)施例中刻蝕多晶硅層的結(jié)構(gòu)示意圖；

圖2d為本發(fā)明實(shí)施例中第一次離子注入的結(jié)構(gòu)示意圖；

圖2e為本發(fā)明實(shí)施例中第二次離子注入的結(jié)構(gòu)示意圖；

圖2f為本發(fā)明實(shí)施例中第一次高溫退火后的結(jié)構(gòu)示意圖；

圖2g為本發(fā)明實(shí)施例中第三次離子注入的結(jié)構(gòu)示意圖；

圖2h為本發(fā)明實(shí)施例中第二次高溫退火后的結(jié)構(gòu)示意圖；

圖2i為本發(fā)明實(shí)施例中制作介質(zhì)層和金屬層的結(jié)構(gòu)示意圖；

圖3為本發(fā)明實(shí)施例中第二多晶硅層制作的ESD防護(hù)結(jié)構(gòu)示意圖。

具體實(shí)施方式

本發(fā)明實(shí)施例中，在第一導(dǎo)電類型的襯底上依次形成第一導(dǎo)電類型的外延層、柵氧化層和多晶硅層；刻蝕所述多晶硅層形成第一多晶硅層、第二多晶硅層和第三多晶硅層，并進(jìn)行第二導(dǎo)電類型離子的第一次注入，在所述外延層內(nèi)形成體區(qū)；進(jìn)行第二導(dǎo)電類型離子的第二次注入并進(jìn)行第一次高溫退火，在所述體區(qū)形成重?fù)诫s體區(qū)及在所述第二多晶硅層內(nèi)形成間隔設(shè)置的第二導(dǎo)電類型離子摻雜區(qū)，所述第二導(dǎo)電類型離子摻雜區(qū)包括第二導(dǎo)電類型離子重?fù)诫s區(qū)及位于所述第二導(dǎo)電類型離子重?fù)诫s區(qū)周圍的第二導(dǎo)電類型離子輕摻雜區(qū)；進(jìn)行第一導(dǎo)電類型離子的第一次注入并進(jìn)行第二次高溫退火，在所述體區(qū)內(nèi)形成源區(qū)及在所述第二多晶硅層內(nèi)形成與所述第二導(dǎo)電類型離子摻雜區(qū)交替設(shè)置的第一導(dǎo)電類型離子摻雜區(qū)，所述第一導(dǎo)電類型離子摻雜區(qū)包括第一導(dǎo)電類型 離子重?fù)诫s區(qū)及位于所述第一導(dǎo)電類型離子重?fù)诫s區(qū)周圍的第一導(dǎo)電類型離子輕摻雜區(qū)；在所述第一多晶硅層上形成源極，在所述第三多晶硅層上形成柵極，在所述襯底背面形成漏極。上述方法中，將傳統(tǒng)工藝中柵極和源級(jí)之間ESD防護(hù)結(jié)構(gòu)替換為數(shù)組背對(duì)背的穩(wěn)壓二級(jí)管，而且穩(wěn)壓二級(jí)管的電壓高于柵極工作電壓，當(dāng)MOSFET器件工作時(shí)，總有部分穩(wěn)壓二極管處于反偏狀態(tài)，不會(huì)影響柵極上的電位。當(dāng)柵極和源極因靜電產(chǎn)生瞬間高壓時(shí)，穩(wěn)壓二極管二極管就會(huì)發(fā)生擊穿，形成導(dǎo)電通道泄放靜電電流，把柵極電位箝位在比較低的電壓(相對(duì)于柵氧化層的擊穿電壓)，避免了柵氧化層的擊穿。

為了使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步地詳細(xì)描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部份實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其它實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

圖1為本發(fā)明實(shí)施例公開的一種MOSFET器件的制作方法的工藝流程圖，具體包括如下步驟：

步驟101，在第一導(dǎo)電類型的襯底上依次形成第一導(dǎo)電類型的外延層、柵氧化層和多晶硅層；

步驟102，刻蝕所述多晶硅層形成第一多晶硅層、第二多晶硅層和第三多晶硅層，并進(jìn)行第二導(dǎo)電類型離子的第一次注入，在所述外延層內(nèi)形成體區(qū)；

步驟103，進(jìn)行第二導(dǎo)電類型離子的第二次注入并進(jìn)行第一次高溫退火，在所述體區(qū)形成重?fù)诫s體區(qū)及在所述第二多晶硅層內(nèi)形成間隔設(shè)置的第二導(dǎo)電類型離子摻雜區(qū)，所述第二導(dǎo)電類型離子摻雜區(qū)包括第二導(dǎo)電類型離子重?fù)诫s區(qū)及位于所述第二導(dǎo)電類型離子重?fù)诫s區(qū)周圍的第二導(dǎo)電類型離子輕摻雜區(qū)；

步驟104，進(jìn)行第一導(dǎo)電類型離子的第一次注入并進(jìn)行第二次高溫退火，在所述體區(qū)內(nèi)形成源區(qū)及在所述第二多晶硅層內(nèi)形成與所述第二導(dǎo)電類型離子摻雜區(qū)交替設(shè)置的第一導(dǎo)電類型離子摻雜區(qū)，所述第一導(dǎo)電類型離子摻雜區(qū) 包括第一導(dǎo)電類型離子重?fù)诫s區(qū)及位于所述第一導(dǎo)電類型離子重?fù)诫s區(qū)周圍的第一導(dǎo)電類型離子輕摻雜區(qū)；

步驟105，在所述第一多晶硅層上形成源極，在所述第三多晶硅層上形成柵極，在所述襯底背面形成漏極。

圖2a-圖2i為本發(fā)明實(shí)施例提供的MOSFET器件的制造工藝中各個(gè)步驟所獲得的器件結(jié)構(gòu)示意圖。

在步驟101中，在第一導(dǎo)電類型的襯底上依次形成第一導(dǎo)電類型的外延層、柵氧化層和多晶硅層。

如圖2a所示的在襯底上制作外延層、柵氧化層和多晶硅層的結(jié)構(gòu)示意圖，其中，1為襯底，2為外延層，3為柵氧化層，4為多晶硅層。在本發(fā)明實(shí)施例中，可以先提供第一導(dǎo)電類型襯底，在該第一導(dǎo)電襯底上生成第一導(dǎo)電類型外延層，該第一導(dǎo)電類型襯底可以是N型襯底，也可以是P型襯底，當(dāng)該第一導(dǎo)電類型的襯底為N型襯底時(shí)，設(shè)置在N型襯底上的第一導(dǎo)電外延層為N型外延層；當(dāng)該第一導(dǎo)電類型的襯底為P型襯底時(shí)，設(shè)置在P型襯底上的第一導(dǎo)電外延層為P型外延層。

如圖2a所示，在第一導(dǎo)電類型外延層2上表面生成柵氧化層3，高溫爐管提供一定的生成溫度，一般其生長(zhǎng)溫度包括但不限于900-1200℃，使其發(fā)生氧化反應(yīng)來(lái)形成柵氧化層，也可以在其他的氧化條件下來(lái)形成滿足條件的柵氧化層，生成的柵氧化層具有一定的厚度，包括但不限于0.01μm-10μm，本實(shí)施例中優(yōu)選的氧化硅層為柵氧化層；在形成柵氧化層3之后，在一定的溫度條件下該柵氧化層3上生長(zhǎng)多晶硅層4，一般該多晶硅的生長(zhǎng)溫度包括但不限于500-900℃，厚度包括為但不限于0.01μm-10μm。

在步驟102中，刻蝕所述多晶硅層形成第一多晶硅層、第二多晶硅層和第三多晶硅層，并進(jìn)行第二導(dǎo)電類型離子的第一次注入，在所述外延層內(nèi)形成體區(qū)。

在本發(fā)明實(shí)施例中，在多晶硅層4上涂敷一層光刻膠，然后光刻膠通過(guò)掩 膜板曝光形成光刻膠掩膜，形成第一光刻膠掩膜51，具體結(jié)構(gòu)如圖2b所示；在形成光刻膠掩膜51的基礎(chǔ)上將多晶硅層4刻蝕成第一多晶硅層41、第二多晶硅層42和第三多晶硅層43，具體結(jié)構(gòu)如圖2c所示。本實(shí)施例中的刻蝕方法包括但不限于干法刻蝕、濕法刻蝕、干法刻蝕和濕法刻蝕混合使用，其中混合使用方法包括但不限于：先使用干法刻蝕再使用濕法刻蝕、先使用濕法刻蝕再使用干法刻蝕、先使用干法刻蝕再使用濕法刻蝕最后使用干法刻蝕、先使用濕法刻蝕再使用干法刻蝕最后使用濕法刻蝕。

在本發(fā)明實(shí)施例中，若第一導(dǎo)電類型外延層為N型，則向該N型外延層注入硼離子或鋁離子，在該第一導(dǎo)電類外延層內(nèi)形成P型的第二導(dǎo)電類型體區(qū)；相反地，若第一導(dǎo)電類型外延層為P型，則向該P(yáng)型外延層注入磷離子或砷離子，在該第一導(dǎo)電類外延層內(nèi)形成N型的第二導(dǎo)電類型體區(qū)。

若注入離子為硼離子或鋁離子，注入的劑量為1.0E12-1.0E15個(gè)/cm²，能量為60KEV-150KEV；在所述第一導(dǎo)電類外延層內(nèi)形成P型的第二導(dǎo)電類型體區(qū)形成第二類導(dǎo)電類型體區(qū)6，具體結(jié)構(gòu)如圖2d所示；相反地，若注入的離子為磷離子或砷離子，注入的劑量為1.0E12-1.0E15個(gè)/cm²，能量為60KEV-150KEV；在所述第一導(dǎo)電類外延層內(nèi)形成N型的第二導(dǎo)電類型體區(qū)6，具體結(jié)構(gòu)如圖2d所示。

在第一導(dǎo)電類外延層內(nèi)形成第二導(dǎo)電類型體區(qū)之后，去除第一多晶硅層、第二多晶硅層和第三多晶硅層上的第一光刻膠掩膜。

在步驟103中，進(jìn)行第二導(dǎo)電類型離子的第二次注入并進(jìn)行第一次高溫退火，在所述體區(qū)形成重?fù)诫s體區(qū)及在所述第二多晶硅層內(nèi)形成間隔設(shè)置的第二導(dǎo)電類型離子摻雜區(qū)。

在柵氧化層上、第一多晶硅層上、第二多晶硅層上和第三多晶硅層上涂覆光刻膠掩膜，然后光刻膠通過(guò)掩膜板曝光形成光刻膠掩膜52，具體如圖2e所示，其中，光刻膠掩膜52將第一多晶硅層41和第三多晶硅層43的表面和側(cè)面全部覆蓋，光刻膠掩膜52將第二多晶硅層42的側(cè)面全部覆蓋，但是在第二 多晶硅層42上呈現(xiàn)第一分段狀態(tài)。在本發(fā)明實(shí)施例中，在第二多晶硅層42上形成第一分段狀態(tài)的光刻膠掩膜52的分段數(shù)量和第二多晶硅層的寬度相關(guān)，若第二多晶硅層的寬度越大，則相應(yīng)的第一分段狀態(tài)的光刻膠掩膜52的分段數(shù)量越多。

在第一多晶硅層、第二多晶硅層和第三多晶硅層的表面和側(cè)面形成光刻膠掩膜，且第二對(duì)晶硅層上的光刻膠掩膜呈第一分段狀態(tài)之后，開始進(jìn)行第二導(dǎo)電類型離子的第二次注入。其中，第二導(dǎo)電類型離子第一次注入的離子濃度為1.0¹³～9.9¹³，第二導(dǎo)電類型離子第二次注入的離子濃度為1.0¹⁵～9.9¹⁵。

若第二導(dǎo)電類型為P型，則注入的劑量為1.0E14～1.0E15個(gè)/cm²，能量為90KEV～150KEV的磷離子或砷離子，在第一導(dǎo)電類外延層內(nèi)形成P型的第二導(dǎo)電類型體區(qū)內(nèi)形成重?fù)诫s體區(qū)；若第二導(dǎo)電類型為N型，注入的劑量為1.0E14～1.0E15個(gè)/cm²，能量為90KEV～150KEV的硼離子或鋁離子，在第一導(dǎo)電類外延層內(nèi)形成N型的第二導(dǎo)電類型體區(qū)內(nèi)形成重?fù)诫s體區(qū)。

由于本發(fā)明實(shí)施例中，第二多晶硅層上的光刻膠掩膜呈第一分段狀態(tài)，則相應(yīng)地，在第二多晶硅層內(nèi)形成間隔設(shè)置的第二導(dǎo)電類型離子重?fù)诫s區(qū)，其中，第二多晶硅層內(nèi)間隔設(shè)置的第二導(dǎo)電類型離子重?fù)诫s區(qū)的寬度等于呈第一分段狀態(tài)的光刻膠掩膜的寬度。

如圖2e所示，7表示第一導(dǎo)電類外延層內(nèi)形成第二導(dǎo)電類型體區(qū)內(nèi)形成重?fù)诫s體區(qū)；421表示第二多晶硅層內(nèi)形成的間隔設(shè)置的第二導(dǎo)電類型離子重?fù)诫s區(qū)。

由于第一類導(dǎo)電類型區(qū)域有一定的厚度，為了保證第二導(dǎo)電類型離子第二次注入能夠達(dá)到工藝要求的離子深度及在第二多晶硅層內(nèi)形成的重?fù)诫s區(qū)的兩側(cè)能夠形成輕摻雜區(qū)，可以在第二導(dǎo)電類型離子的第二次注入之后進(jìn)行高溫驅(qū)入，從而可以使得第二導(dǎo)電類型體區(qū)內(nèi)的重?fù)诫s離子能夠擴(kuò)散到需要的深度，并且在第二多晶硅層內(nèi)形成的間隔設(shè)置的第二導(dǎo)電類型離子重?fù)诫s區(qū)的兩側(cè)能夠形成輕摻雜區(qū)。其中，高溫驅(qū)入的溫度可以控制在為1100℃～1200℃ 之間，時(shí)間約為90～180min，在離子注入之后進(jìn)行退火工藝。

如圖2f所示，8表示第一導(dǎo)電類外延層內(nèi)的第二導(dǎo)電類型內(nèi)的重?fù)诫s體區(qū)在高溫驅(qū)入之后的摻雜區(qū)；其中，第二導(dǎo)電類型摻雜區(qū)8包括第二導(dǎo)電類型體區(qū)內(nèi)的重?fù)诫s體區(qū)7和第二導(dǎo)電類型體區(qū)6。4211表示第二多晶硅層內(nèi)形成的間隔設(shè)置的第二導(dǎo)電類型離子摻雜區(qū)，其中，第二導(dǎo)電類型離子摻雜區(qū)包括第二導(dǎo)電類型離子重?fù)诫s區(qū)421及位于第二導(dǎo)電類型離子重?fù)诫s區(qū)421周圍的第二導(dǎo)電類型離子輕摻雜區(qū)。

在步驟104，進(jìn)行第一導(dǎo)電類型離子的第一次注入并進(jìn)行第二次高溫退火，在所述體區(qū)內(nèi)形成源區(qū)及在所述第二多晶硅層內(nèi)形成與所述第二導(dǎo)電類型離子摻雜區(qū)交替設(shè)置的第一導(dǎo)電類型離子摻雜區(qū)。

在柵氧化層上、第一多晶硅層上、第二多晶硅層上和第三多晶硅層上涂覆光刻膠掩膜，然后光刻膠通過(guò)掩膜板曝光形成光刻膠掩膜53，具體如圖2g所示，其中，光刻膠掩膜53覆蓋第二導(dǎo)電類型體區(qū)內(nèi)的重?fù)诫s體區(qū)7，以及在第二多晶硅層42上形成第二分段狀態(tài)。在本發(fā)明實(shí)施例中，在第二多晶硅層42上形成第二分段狀態(tài)的光刻膠掩膜53的分段數(shù)量和第二多晶硅層42上的第二導(dǎo)電類型離子摻雜區(qū)4211的數(shù)量級(jí)寬度相關(guān)，若第二多晶硅42上的第二電類型離子摻雜區(qū)4211的數(shù)量越多，則第二分段狀態(tài)的光刻膠掩膜53的分段數(shù)量越多，若第二電類型離子摻雜區(qū)4211的寬度越大，則第二分段狀態(tài)的光刻膠掩膜53的的寬度會(huì)越大，并且，第二分段狀態(tài)的光刻膠掩膜53的寬度大于第二電類型離子摻雜區(qū)4211的寬度。

較佳地，第一分段狀態(tài)的光刻膠掩膜之間的距離與所述第二分段狀態(tài)的光刻膠掩膜的距離相等。

在本發(fā)明實(shí)施例中，若第一導(dǎo)電類型外延層為N型，則向該第二導(dǎo)電類型體區(qū)中注入磷離子或砷離子，其中，磷離子或砷離子的注入劑量為1.0E14-1.0E15個(gè)/cm²，能量為60KEV-120KEV，形成N型的第一導(dǎo)電類型源區(qū)；相反的，若第一導(dǎo)電類型外延層為P型，則向該第二導(dǎo)電類型阱區(qū)中注入 硼離子或鋁離子，其中，注入硼離子或鋁離子的劑量為1.0E14-1.0E15個(gè)/cm²，能量為60KEV-120KEV，形成P型的第一導(dǎo)電類型源區(qū)。

由于本發(fā)明實(shí)施例中，第二多晶硅層上的光刻膠掩膜呈第二分段狀態(tài)，則相應(yīng)地，在第二多晶硅層內(nèi)形成與第二導(dǎo)電類型離子摻雜區(qū)交替設(shè)置的第一導(dǎo)電類型離子摻雜區(qū)，其中，第二多晶硅層內(nèi)形成的第一導(dǎo)電類型離子重?fù)诫s區(qū)的寬度等于呈第二分段狀態(tài)的光刻膠掩膜的寬度。

如圖2g所示，9表示第一導(dǎo)電類外延層內(nèi)形成的第一導(dǎo)電類型源區(qū)；422表示第二多晶硅層內(nèi)形成的第一導(dǎo)電類型離子重?fù)诫s區(qū)。

由于第一類導(dǎo)電類型區(qū)域有一定的厚度，為了保證第一導(dǎo)電類型離子第一次注入能夠達(dá)到工藝要求的離子深度及在第二多晶硅層內(nèi)形成的第一導(dǎo)電類型離子重?fù)诫s區(qū)的兩側(cè)能夠形成輕摻雜區(qū)，可以在第一導(dǎo)電類型離子的第一次注入之后(同時(shí))進(jìn)行高溫驅(qū)入，從而可以使得第一導(dǎo)電類型體區(qū)內(nèi)的重?fù)诫s離子能夠擴(kuò)散到需要的深度，并且在第二多晶硅層內(nèi)形成的間隔設(shè)置的第一導(dǎo)電類型離子重?fù)诫s區(qū)的兩側(cè)能夠形成輕摻雜區(qū)。其中，高溫驅(qū)入的溫度可以控制在為850～950℃之間，時(shí)間約為60～120min，在離子注入之后進(jìn)行退火工藝。

如圖2h所示，91表示第一導(dǎo)電類外延層內(nèi)形成的第一導(dǎo)電類型源區(qū)在高溫驅(qū)入之后的摻雜區(qū)；在本發(fā)明實(shí)施例中，由于第一次高溫退火的溫度高于第二次高溫退火的溫度，所以第二次高溫退火之后，第一導(dǎo)電類外延層內(nèi)形成的第一導(dǎo)電類型源區(qū)在高溫驅(qū)入之后形成的摻雜區(qū)比第一導(dǎo)電類型源區(qū)的深度只有較小的變化。4221表示第二多晶硅層內(nèi)形成的第一導(dǎo)電類型離子摻雜區(qū)，其中，第一導(dǎo)電類型離子摻雜區(qū)包括第一導(dǎo)電類型離子重?fù)诫s區(qū)422及位于第一導(dǎo)電類型離子重?fù)诫s區(qū)422周圍的第一導(dǎo)電類型離子輕摻雜區(qū)。

在步驟105中，在所述第一多晶硅層上形成源極，在所述第三多晶硅層上形成柵極，在所述襯底背面形成漏極。

如圖2i所示，在第一多晶硅層41、第二多晶硅層42和第三多晶硅層43及柵氧化層3上生成介質(zhì)層10，生長(zhǎng)的介質(zhì)層可為氧化硅或氮化硅，厚度為 1μm-12μm，在完成介質(zhì)層10的生長(zhǎng)后，需要進(jìn)行在第一多晶硅層41和第三多晶硅層43上開孔形成源級(jí)11和柵極12。在介質(zhì)層10上表面制作源極11和柵極12金屬層13，金屬層13通過(guò)接觸孔與源區(qū)9和柵極連接，形成源極和柵極結(jié)構(gòu)；在襯底1下表面制作漏極金屬層13，形成漏極結(jié)構(gòu)，其中源級(jí)和柵極金屬層為鈦、鎳、鋁一層或多層，漏極金屬層為鈦、鎳、鋁一層或多層。

在本發(fā)明實(shí)施例中，在第二多晶硅層內(nèi)形成間隔設(shè)置的第二導(dǎo)電類型離子摻雜區(qū)和與第二導(dǎo)電類型離子摻雜區(qū)交替設(shè)置的第一導(dǎo)電類型離子摻雜區(qū)如圖3所示，其中，第二多晶硅層內(nèi)的第二導(dǎo)電類型離子摻雜區(qū)3包括第二導(dǎo)電類型離子重?fù)诫s區(qū)30和位于第二導(dǎo)電類型離子重?fù)诫s區(qū)30周圍的第二導(dǎo)電類型離子輕摻雜區(qū)31；第一導(dǎo)電類型離子摻雜區(qū)4包括第一導(dǎo)電類型離子重?fù)诫s區(qū)40及位于所述第一導(dǎo)電類型離子重?fù)诫s區(qū)40周圍的第一導(dǎo)電類型離子輕摻雜區(qū)41。

上述實(shí)施例中，位于源級(jí)和柵極之間的二極管N區(qū)和P區(qū)分別采用N型與P型重?fù)诫s形成，在進(jìn)行第二導(dǎo)電類型離子的第二次注入并進(jìn)行第一次高溫退火之后，在第二多晶硅層內(nèi)形成間隔設(shè)置的第二導(dǎo)電類型離子摻雜區(qū)，在進(jìn)行第一導(dǎo)電類型離子的第一次注入并進(jìn)行第二次高溫退火之后，在第二多晶硅層內(nèi)形成與第二導(dǎo)電類型離子摻雜區(qū)交替設(shè)置的第一導(dǎo)電類型離子摻雜區(qū)，其中，所述第二導(dǎo)電類型離子摻雜區(qū)包括第二導(dǎo)電類型離子重?fù)诫s區(qū)及位于所述第二導(dǎo)電類型離子重?fù)诫s區(qū)周圍的第二導(dǎo)電類型離子輕摻雜區(qū)；第一導(dǎo)電類型離子摻雜區(qū)包括第一導(dǎo)電類型離子重?fù)诫s區(qū)及位于所述第一導(dǎo)電類型離子重?fù)诫s區(qū)周圍的第一導(dǎo)電類型離子輕摻雜區(qū)。由此可以形成N+_N-/P-_P+結(jié)構(gòu)或者P-_P+/N+_N-結(jié)構(gòu)，由于該結(jié)構(gòu)中存在N-/P-緩變結(jié)，當(dāng)柵極和源極因靜電產(chǎn)生瞬間高壓時(shí)，N+_N-/P-_P+結(jié)構(gòu)或者P-_P+/N+_N-結(jié)構(gòu)就會(huì)發(fā)生擊穿，形成導(dǎo)電通道泄放靜電電流，把柵極電位箝位在比較低的電壓(相對(duì)于柵氧化層的擊穿電壓)，避免了柵氧化層的擊穿。

基于相同的發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供一種金屬氧化物半導(dǎo)體場(chǎng)效應(yīng) 管MOSFET器件，下面結(jié)合圖2i對(duì)本發(fā)明提供的一種金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管MOSFET器件的具體結(jié)構(gòu)加以說(shuō)明。

設(shè)置在襯底1上的第一導(dǎo)電類型外延層2。

設(shè)置在所述第一導(dǎo)電類型外延層2內(nèi)的體區(qū)8及在所述體區(qū)內(nèi)形成的重?fù)诫s體區(qū)7和源區(qū)9。

設(shè)置在所述第一導(dǎo)電類型外延層2上的第一多晶硅層41、第二多晶硅層42和第三多晶硅層43。

所述第二多晶硅層42內(nèi)間隔設(shè)置有第二導(dǎo)電類型離子摻雜區(qū)4211及與所述第二導(dǎo)電類型離子摻雜區(qū)交替設(shè)置的第一導(dǎo)電類型離子摻雜區(qū)4221。

所述第二導(dǎo)電類型離子摻雜區(qū)4211包括第二導(dǎo)電類型離子重?fù)诫s區(qū)(圖2i中未示出)及位于所述第二導(dǎo)電類型離子重?fù)诫s區(qū)(圖2i中未示出)周圍的第二導(dǎo)電類型離子輕摻雜區(qū)(圖2i中未示出)。

所述第一導(dǎo)電類型離子摻雜區(qū)4221包括第一導(dǎo)電類型離子重?fù)诫s區(qū)(圖2i中未示出)及位于所述第一導(dǎo)電類型離子重?fù)诫s區(qū)(圖2i中未示出)周圍的第一導(dǎo)電類型離子輕摻雜區(qū)(圖2i中未示出)。

所述第一多晶硅層41上設(shè)置有源極11，所述第三多晶硅層43上設(shè)置有柵極12，所述襯底背面設(shè)置有漏極(圖2i中未示出)。

進(jìn)一步地，所述第二導(dǎo)電類型離子摻雜區(qū)4211的寬度和所述第一導(dǎo)電類型離子摻雜區(qū)4221的寬度相等。

進(jìn)一步地，所述第二導(dǎo)電類型離子重?fù)诫s區(qū)(圖2i中未示出)的寬度和所述第一導(dǎo)電類型離子重?fù)诫s區(qū)(圖2i中未示出)的寬度相等。

本實(shí)施例中，若第一導(dǎo)電類型為N型，則第二導(dǎo)電類型為P型；若第一導(dǎo)電類型為P型，則第二導(dǎo)電類型為N型。

顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。