本發(fā)明構(gòu)思涉及半導(dǎo)體器件以及制造半導(dǎo)體器件的方法。

背景技術(shù)：

包括三維鰭式場效應(yīng)晶體管(FinFET)的半導(dǎo)體器件正在被發(fā)展，以克服由于半導(dǎo)體器件的進一步小型化引起的器件特性上的限制(例如，短溝道效應(yīng))。為了改善半導(dǎo)體器件的性能，正在研究提高電荷載流子遷移率并減小源極/漏極電阻的方法。

技術(shù)實現(xiàn)要素：

根據(jù)本發(fā)明構(gòu)思的實施方式可以提供包括用于接觸的變化深度的凹陷的半導(dǎo)體器件以及制造該半導(dǎo)體器件的方法。按照這些實施方式，第一導(dǎo)電類型的鰭式場效應(yīng)晶體管(finFET)器件可以包括具有第一蝕刻速率的第一材料的第一嵌入的源極/漏極。第一嵌入的源極/漏極可以每個包括具有凹陷部分和相對于凹陷部分的外凸起部分的上表面。第二導(dǎo)電類型的鰭式場效應(yīng)晶體管器件可以包括具有第二蝕刻速率的第二材料的第二嵌入的源極/漏極，該第二蝕刻速率大于第一蝕刻速率。第二嵌入的源極/漏極可以每個包括處于比第一導(dǎo)電類型的鰭式場效應(yīng)晶體管器件的凸起部分低的水平的上表面。

在根據(jù)本發(fā)明構(gòu)思的一些實施方式中，一種半導(dǎo)體器件可以包括從基板突出的至少一個有源鰭以及與至少一個有源鰭交叉的柵極結(jié)構(gòu)。嵌入的源極/漏極可以設(shè)置在有源鰭上并包括其上具有凹陷部分的上表面，該凹陷部分平行于柵極結(jié)構(gòu)延伸的方向延伸。接觸插塞可以部分地覆蓋凹陷部分，其中嵌入的源極/漏極的上表面還可以包括相對于凹陷部分的凸起部分，其中該凸起部分可以位于凹陷部分和柵極結(jié)構(gòu)之間。

在根據(jù)本發(fā)明構(gòu)思的一些實施方式中，一種制造半導(dǎo)體器件的方法可以包括：提供基板，該基板包括設(shè)置在基板的第一區(qū)域中的第一有源鰭、第一 犧牲柵極和第一側(cè)壁間隔物以及設(shè)置在基板的第二區(qū)域中的第二有源鰭、第二犧牲柵極和第二側(cè)壁間隔物。第二嵌入的源極/漏極可以形成在第二犧牲柵極的兩側(cè)，第一嵌入的源極/漏極可以形成在第一犧牲柵極的兩側(cè)。阻擋絕緣層可以形成為覆蓋第二嵌入的源極/漏極并暴露第一嵌入的源極/漏極。第一嵌入的源極/漏極可以利用第一側(cè)壁間隔物作為蝕刻掩模來蝕刻以提供第一嵌入的源極/漏極的被第一側(cè)壁間隔物暴露的凹陷部分。蝕刻停止層可以形成為覆蓋第一犧牲柵極、第二犧牲柵極、第一嵌入的源極/漏極和第二嵌入的源極/漏極。層間絕緣層可以形成在蝕刻停止層上，并且在第一嵌入的源極/漏極和第二嵌入的源極/漏極之上的層間絕緣層可以被同時蝕刻以分別在第一嵌入的源極/漏極和第二嵌入的源極/漏極上提供第一接觸孔和第二接觸孔。

在根據(jù)本發(fā)明構(gòu)思的一些實施方式中，一種制造半導(dǎo)體器件的方法可以包括：提供設(shè)置在基板的第一區(qū)域中的第一犧牲柵極和第一側(cè)壁間隔物以及設(shè)置在基板的第二區(qū)域中的第二犧牲柵極和第二側(cè)壁間隔物；以及在第二犧牲柵極的兩側(cè)形成包括第二材料的第二嵌入的源極/漏極。第一嵌入的源極/漏極可以形成在第一犧牲柵極的兩側(cè)以包括與第二材料不同的第一材料。阻擋絕緣層可以形成為覆蓋第二嵌入的源極/漏極并暴露第一嵌入的源極/漏極。第一嵌入的源極/漏極可以被部分地蝕刻以提供凹陷部分。蝕刻停止層可以形成在第一犧牲柵極、第二犧牲柵極、第一嵌入的源極/漏極和第二嵌入的源極/漏極上。第一層間絕緣層可以形成在蝕刻停止層上以暴露第一犧牲柵極和第二犧牲柵極的上表面。第一犧牲柵極和第二犧牲柵極可以分別用第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)替換。第二層間絕緣層可以形成為覆蓋第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)和第一層間絕緣層，第一層間絕緣層和第二層間絕緣層可以被同時蝕刻以提供部分地暴露第一嵌入的源極/漏極的第一接觸孔并提供部分地暴露第二嵌入的源極/漏極的第二接觸孔。

附圖說明

圖1是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的平面圖；

圖2A和圖2B是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的透視圖；

圖3A至圖9B是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的制造半導(dǎo)體器件的方法的視圖；

圖10和圖11是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的制造半導(dǎo)體器件的方法的視圖；

圖12A至圖13B是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的制造半導(dǎo)體器件的方法的示意圖；

圖14A和圖14B是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的透視圖；

圖15A至圖17B是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的制造半導(dǎo)體器件的方法的視圖；

圖18A和圖18B是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的透視圖；

圖19A和圖19B是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的透視圖；

圖20是包括根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的NAND柵極單元的電路圖；

圖21是包括根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的SRAM單元的電路圖；

圖22是示出包括根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的存儲裝置的方框圖；

圖23是示出包括根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的電子裝置的方框圖；以及

圖24是示出包括根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的系統(tǒng)的方框圖。

具體實施方式

現(xiàn)在將參照附圖詳細地描述本發(fā)明構(gòu)思的示例實施方式。

在下文參照附圖描述本發(fā)明構(gòu)思，附圖中示出本發(fā)明構(gòu)思的示范性實施方式。從以下將參照附圖更詳細地描述的示范性實施方式，本發(fā)明構(gòu)思的優(yōu)點和特征以及實現(xiàn)它們的方法將變得明顯。然而，應(yīng)當指出，本發(fā)明構(gòu)思不限于以下的示范性實施方式，可以以各種形式實施。因此，示范性實施方式僅被提供來公開本發(fā)明構(gòu)思并使本領(lǐng)域技術(shù)人員知曉本發(fā)明構(gòu)思的類別。在附圖中，本發(fā)明構(gòu)思的實施方式不限于這里提供的具體的示例并且為了清晰 被夸大。

這里使用的術(shù)語僅是為了描述特定實施方式的目的而不意在限制本發(fā)明。當在這里使用時，單數(shù)術(shù)語“一”、“一個”和“該”旨在也包括復(fù)數(shù)形式，除非上下文另外清楚地指示。當在這里使用時，術(shù)語“和/或”包括一個或多個所列相關(guān)項目的任意和所有組合。將理解，當稱一個元件“連接”或“聯(lián)接”到另一元件時，它可以直接連接或聯(lián)接到另一元件，或者還可以存在插入的元件。

類似地，將理解，當稱一個元件諸如層、區(qū)域或基板在另一元件“上”時，它可以直接在另一元件上，或者還可以存在插入的元件。相反，術(shù)語“直接”表示不存在插入的元件。將進一步理解的是，術(shù)語“包括”和/或“包含”，當在這里使用時，指定了所述特征、整體、步驟、操作、元件和/或組件的存在，但并不排除一個或多個其它特征、整體、步驟、操作、元件、組件和/或其組合的存在或增加。

還將理解，盡管這里可以使用術(shù)語第一、第二、第三等來描述不同的元件，但是這些元件不應(yīng)受到這些術(shù)語限制。這些術(shù)語僅用于將一個元件與另一個元件區(qū)別開。因此，一些實施方式中的第一元件可以在另一些實施方式中被稱為第二元件，而沒有背離本發(fā)明的教導(dǎo)。這里說明和示出的本發(fā)明構(gòu)思的各方面的示范性實施方式包括它們的互補對應(yīng)物。相同的附圖標記或相同的參考指示符在整個說明書中表示相同的元件。

而且，這里參照截面圖和/或平面圖描述了示范性實施方式，這些圖是理想化的示范性圖示。因此，由例如制造技術(shù)和/或公差引起的圖示形狀的偏差將是可能發(fā)生的。因此，示范性實施方式不應(yīng)被解釋為限于這里示出的區(qū)域的形狀而是將包括由例如制造引起的形狀偏差。例如，示出為矩形的被蝕刻區(qū)域?qū)⑼ǔ＞哂袌A化或彎曲的特征。因此，附圖所示的區(qū)域在本質(zhì)上是示意的，它們的形狀不旨在示出器件的區(qū)域的實際形狀，并且不旨在限制示例實施方式的范圍。

如被本發(fā)明主體理解的，根據(jù)這里描述的各種實施方式的器件和形成器件的方法可以被包括在諸如集成電路的微電子器件中，其中根據(jù)這里描述的各種實施方式的多個器件被集成在同一微電子器件中。因此，這里示出的截面圖可以在微電子器件中在兩個不同的方向(不需要是正交的)上復(fù)制。因此，包含根據(jù)這里描述的各種實施方式的器件的微電子器件的平面圖可以包 括呈陣列和/或二維圖案的多個器件，這可以基于微電子器件的功能性。

根據(jù)這里描述的各種實施方式的器件可以取決于微電子器件的功能性而分散在其它的器件當中。而且，根據(jù)這里描述的各種實施方式的微電子器件可以在垂直于所述兩個不同的方向的第三方向上復(fù)制，以提供三維集成電路。

因此，這里示出的截面圖提供用于根據(jù)這里描述的各個實施方式的多個器件的支持，該多個器件在平面圖中沿兩個不同的方向延伸和/或在透視圖中在三個不同的方向上延伸。例如，當單個有源區(qū)在器件/結(jié)構(gòu)的截面圖中示出時，器件/結(jié)構(gòu)可以包括在其上的多個有源區(qū)和晶體管結(jié)構(gòu)(或存儲器單元結(jié)構(gòu)、柵結(jié)構(gòu)等，視情況而定)，如將由該器件/結(jié)構(gòu)的平面圖示出的。

圖1是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的平面圖。圖2A和2B是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的透視圖。為了描述的方便，在圖1、2A和2B中省略了某些部件。例如，圖1中僅示出了主要結(jié)構(gòu)之間的位置關(guān)系，圖2A和2B中省略了層間絕緣層。

參照圖1、2A和2B，半導(dǎo)體器件100可以包括具有第一區(qū)域I和第二區(qū)域II的基板101、設(shè)置在第一區(qū)域I中的第一晶體管100A以及設(shè)置在第二區(qū)域II中的第二晶體管100B。

第一晶體管100A可以包括第一有源鰭105、第一柵極結(jié)構(gòu)140、第一側(cè)壁間隔物150、第一嵌入的源極/漏極110以及第一接觸插塞180。第二晶體管100B可以包括第二有源鰭205、第二柵極結(jié)構(gòu)240、第二側(cè)壁間隔物250、第二嵌入的源極/漏極210、阻擋絕緣層252以及第二接觸插塞280。半導(dǎo)體器件100還可以包括隔離層107和207、蝕刻停止層154和254以及接觸間隔物170和270。

第一區(qū)域I可以是其中形成N型FinFET的區(qū)域，第二區(qū)域II可以是其中形成P型FinFET的區(qū)域。也就是，第一晶體管100A可以是N型FinFET，第二晶體管100B可以是P型FinFET。

基板101可以包括在X方向和Y方向上延伸的上表面。基板101可以包括半導(dǎo)體材料，例如IV族半導(dǎo)體、III-V族化合物半導(dǎo)體或II-VI族化合物半導(dǎo)體。例如，基板101可以是包括硅、鍺或硅鍺的半導(dǎo)體基板、絕緣體上硅(SOI)基板、或絕緣體上鍺(GeOI)基板。

第一有源鰭105和第二有源鰭205可以設(shè)置為在基板101上在第一方向 (諸如Y方向)上延伸。第一有源鰭105和第二有源鰭205可以具有從基板101突出的鰭的結(jié)構(gòu)。第一有源鰭105和第二有源鰭205可以通過蝕刻基板101而形成。在某些示例實施方式中，第一有源鰭105和第二有源鰭205可以包括從基板101生長的外延層。例如，第一有源鰭105可以由包括P型雜質(zhì)的硅形成，第二有源鰭205可以由包括N型雜質(zhì)的硅形成。第一有源鰭105和第二有源鰭205被示出為在相同的方向上延伸，但是不限于此。第一有源鰭105和第二有源鰭205可以在不同的方向上延伸。

隔離層107可以設(shè)置在第一有源鰭105之間，隔離層207可以設(shè)置在第二有源鰭205之間。隔離層107和207可以具有分別使第一有源鰭105的上部和第二有源鰭205的上部暴露的高度。隔離層107和207可以例如通過淺溝槽隔離(STI)工藝形成。隔離層107和207可以由絕緣材料形成。隔離層107和207可以包括例如硅氧化物、硅氮化物、低k材料或其組合。低k材料可以包括硼磷硅酸鹽玻璃(BPSG)、TOSZ(tonen silazene)、非摻雜的硅酸鹽玻璃(USG)、旋涂玻璃(SOG)、可流動的氧化物(FOX)、四乙基原硅酸鹽(TEOS)或高密度等離子體CVD(HDP-CVD)氧化物。

第一柵極結(jié)構(gòu)140和第二柵極結(jié)構(gòu)240可以設(shè)置為分別與第一有源鰭105和第二有源鰭205基本上垂直地交叉，并在基板101上在第二方向上(諸如在X方向上)延伸。晶體管的溝道區(qū)域可以形成在分別與第一柵極結(jié)構(gòu)140和第二柵極結(jié)構(gòu)240交叉的第一有源鰭105和第二有源鰭205中。第一柵極結(jié)構(gòu)140和第二柵極結(jié)構(gòu)240被示出為在相同的方向上延伸，但是不限于此。第一柵極結(jié)構(gòu)140和第二柵極結(jié)構(gòu)240可以在不同的方向上延伸。

每個第一柵極結(jié)構(gòu)140可以包括第一柵極絕緣層142、第一下柵極電極145和第一上柵極電極147。第一柵極絕緣層142可以設(shè)置在第一有源鰭105和第一下柵極電極145之間。第一柵極絕緣層142可以延伸到第一側(cè)壁間隔物150和第一下柵極電極145之間的空間。第一下柵極電極145和第一上柵極電極147可以順序地設(shè)置在第一柵極絕緣層142上。每個第二柵極結(jié)構(gòu)240可以包括第二柵極絕緣層242、第二下柵極電極245和第二上柵極電極247。第二柵極絕緣層242可以設(shè)置在第二有源鰭205和第二下柵極電極245之間。第二柵極絕緣層242可以延伸到第二側(cè)壁間隔物250和第二下柵極電極245之間的空間。第二下柵極電極245和第二上柵極電極247可以順序地設(shè)置在第二柵極絕緣層242上。

第一柵極絕緣層142和第二柵極絕緣層242可以包括硅氧化物、硅氮氧化物、硅氮化物或高k材料。高k材料可以是具有比硅氧化物(SiO₂)高的介電常數(shù)的電介質(zhì)材料。高k材料可以包括例如鋁氧化物(Al₂O₃)、鉭氧化物(Ta₂O₃)、鈦氧化物(TiO₂)、釔氧化物(Y₂O₃)、鋯氧化物(ZrO₂)、鋯硅氧化物(ZrSixOy)、鉿氧化物(HfO₂)、鉿硅氧化物(HfSi_xO_y)、鑭氧化物(La₂O₃)、鑭鋁氧化物(LaAl_xO_y)、鑭鉿氧化物(LaHf_xO_y)、鉿鋁氧化物(HfAl_xO_y)或鐠氧化物(Pr₂O₃)。第一下柵極電極145和第二下柵極電極245可以包括例如從由鈦氮化物(TiN)、鉭氮化物(TaN)、鎢氮化物(WN)、鈦鋁氮化物(TiAlN)、鈦鋁(TiAl)、碳化鉭(TaC)和碳化鈦(TiC)組成的組中選擇的至少一種。第一上柵極電極147和第二上柵極電極247可以包括金屬材料諸如鋁(Al)、鎢(W)或鉬(Mo)、或者半導(dǎo)體材料諸如摻雜的多晶硅。

第一側(cè)壁間隔物150和第二側(cè)壁間隔物250可以分別設(shè)置在第一柵極結(jié)構(gòu)140和第二柵極結(jié)構(gòu)240的兩個側(cè)壁上。第一側(cè)壁間隔物150可以設(shè)置在第一嵌入的源極/漏極110和第一柵極結(jié)構(gòu)140之間。第二側(cè)壁間隔物250可以設(shè)置在第二嵌入的源極/漏極210和第二柵極結(jié)構(gòu)240之間。第一側(cè)壁間隔物150和第二側(cè)壁間隔物250可以包括硅氧化物、硅氮化物、硅氮氧化物或低k材料。第一側(cè)壁間隔物150和第二側(cè)壁間隔物250可以由多層形成。例如，第一側(cè)壁間隔物150和第二側(cè)壁間隔物250可以具有硅氮化物層和低k層的堆疊結(jié)構(gòu)。

第一嵌入的源極/漏極110可以在第一柵極結(jié)構(gòu)140的兩側(cè)設(shè)置在第一有源鰭105上。更具體地，第一嵌入的源極/漏極110可以形成在第一有源鰭105凹陷的區(qū)域上。第一嵌入的源極/漏極110可以被提供作為第一晶體管100A的源極區(qū)域或漏極區(qū)域。第一嵌入的源極/漏極110可以是抬高的源極/漏極，其上表面設(shè)置得高于第一柵極結(jié)構(gòu)140的下表面。每個第一嵌入的源極/漏極110可以具有在第一有源鰭105上的合并的或連接的結(jié)構(gòu)。第一有源鰭105的數(shù)量可以不限于圖2A所示的數(shù)量。具有合并的結(jié)構(gòu)的第一嵌入的源極/漏極110的每個可以包括設(shè)置在其兩個端部處的傾斜上表面和設(shè)置在傾斜上表面之間的平坦上表面。然而，第一嵌入的源極/漏極110的形狀不限于圖2A所示的形狀。在某些示例實施方式中，具有合并的結(jié)構(gòu)的第一嵌入的源極/漏極110的每個可以包括在第一有源鰭105之間部分地凹入的上表 面。

第一嵌入的源極/漏極110的每個可以包括平行于第一柵極結(jié)構(gòu)140的凹陷部分RS。也就是，第一嵌入的源極/漏極110的每個可以包括平行于第一柵極結(jié)構(gòu)140延伸的方向延伸的凹陷部分RS。凹陷部分RS可以在第一柵極結(jié)構(gòu)140延伸的方向上貫穿第一嵌入的源極/漏極110的上表面設(shè)置。凹陷部分RS可以形成為以特定的距離與第一側(cè)壁間隔物150間隔開。凹陷部分RS可以具有第一嵌入的源極/漏極110的上表面的形狀轉(zhuǎn)移到其的形狀。每個第一嵌入的源極/漏極110可以包括相對于凹陷部分RS的凸起部分，并且凸起部分位于凹陷部分RS與第一柵極結(jié)構(gòu)140之間。

第一嵌入的源極/漏極110可以是通過選擇性外延生長工藝生長的外延層。第一嵌入的源極/漏極110可以包括例如硅或硅碳化物(SiC)，其中N型雜質(zhì)以高濃度摻雜。

第二嵌入的源極/漏極210可以在第二柵極結(jié)構(gòu)240的兩側(cè)設(shè)置在第二有源鰭205凹陷的區(qū)域上。第二嵌入的源極/漏極210可以被提供作為第二晶體管100B的源極區(qū)域或漏極區(qū)域。第二嵌入的源極/漏極210的上表面可以形成為具有與第二柵極結(jié)構(gòu)240的下表面基本上相同的高度。在某些示例實施方式中，第二嵌入的源極/漏極210可以是抬高的源極/漏極，其上表面設(shè)置得高于第二柵極結(jié)構(gòu)240的下表面。第二嵌入的源極/漏極210的上表面可以處于與第一嵌入的源極/漏極110的外凸起部分不同的水平處。例如，第二嵌入的源極/漏極210的上表面可以處于比第一嵌入的源極/漏極110的外凸起部分低的水平處。第二嵌入的源極/漏極210的每個可以具有在第二有源鰭205上的連接或合并的結(jié)構(gòu)。所連接的第二有源鰭205的數(shù)量不限于圖2B所示的數(shù)量。具有合并的結(jié)構(gòu)的第二嵌入的源極/漏極210的每個可以具有設(shè)置在其兩個端部處的傾斜上表面和設(shè)置在傾斜上表面之間的平坦表面。然而，第二嵌入的源極/漏極210的形狀不限于圖2B所示的形狀。在某些示例實施方式中，具有合并的結(jié)構(gòu)的第二嵌入的源極/漏極210的每個可以包括在第二有源鰭205之間部分地凹入的上表面。

第二嵌入的源極/漏極210可以是通過選擇性外延生長工藝生長的外延層。第二嵌入的源極/漏極210可以包括例如硅鍺(SiGe)，其中P型雜質(zhì)以高濃度摻雜。例如，當?shù)诙度氲脑礃O/漏極210包括硅鍺(SiGe)時，壓應(yīng)力可以被施加到溝道區(qū)域，即第二有源鰭205的由硅(Si)形成的部分。因 此，可以改善溝道區(qū)域中的空穴遷移率。

阻擋絕緣層252可以形成為在設(shè)置于基板101上的第二側(cè)壁間隔物250、隔離層207和第二嵌入的源極/漏極210上具有基本上均勻的厚度。蝕刻停止層254可以設(shè)置為在阻擋絕緣層252上具有基本上均勻的厚度。阻擋絕緣層252可以由硅氮化物、硅氮氧化物或其組合形成。

蝕刻停止層154可以在設(shè)置于基板101上的第一側(cè)壁間隔物150、隔離層107、第一嵌入的源極/漏極110以及形成在第一嵌入的源極/漏極110中的凹陷部分RS上具有基本上均勻的厚度，蝕刻停止層254可以在阻擋絕緣層252上具有基本上均勻的厚度。蝕刻停止層154和254可以由硅氮化物、硅氮氧化物或其組合形成。

第一接觸插塞180和第二接觸插塞280可以分別設(shè)置在第一嵌入的源極/漏極110和第二嵌入的源極/漏極210上，并可以具有細長的水平橫截面。換言之，第一接觸插塞180和第二接觸插塞280可以具有在第一柵極結(jié)構(gòu)140和第二柵極結(jié)構(gòu)240延伸的方向上(諸如在X方向上)伸長的形狀。此外，當在平面圖中觀看時，第一接觸插塞180和第二接觸插塞280可以具有矩形或橢圓的形狀。

第一接觸插塞180可以穿過蝕刻停止層154以連接到第一嵌入的源極/漏極110。第一接觸插塞180可以設(shè)置為覆蓋第一嵌入的源極/漏極110的凹陷部分RS的部分。蝕刻停止層154可以保留在其上沒有形成第一接觸插塞180的凹陷部分RS上。第一接觸插塞180的寬度(例如，在Y方向上的尺寸)可以與凹陷部分RS的寬度不同。當?shù)谝唤佑|插塞180的寬度比凹陷部分RS的寬度窄時，蝕刻停止層154可以保留在第一接觸插塞180與凹陷部分RS的側(cè)表面之間(參照圖11)。第一接觸插塞180的長度(例如，在X方向上的尺寸)可以與凹陷部分RS的長度不同。當?shù)谝唤佑|插塞180的長度短于凹陷部分RS的長度時，蝕刻停止層154可以在第一接觸插塞180的兩側(cè)保留在凹陷部分RS上。

第二接觸插塞280可以穿過蝕刻停止層254和阻擋絕緣層252以連接到第二嵌入的源極/漏極210。

第一接觸插塞180和第二接觸插塞280可以分別包括第一導(dǎo)電層184和284以及第二導(dǎo)電層186和286。第一導(dǎo)電層184和284可以分別共形地形成在第一接觸插塞180和第二接觸插塞280的下表面和側(cè)壁上。第一導(dǎo)電層 184和284可以包括例如金屬氮化物諸如鈦氮化物(TiN)、鉭氮化物(TaN)和鎢氮化物(WN)中的至少一種。第二導(dǎo)電層186和286可以包括導(dǎo)電材料諸如鋁(Al)、銅(Cu)、鎢(W)或鉬(Mo)。

硅化物層182可以設(shè)置在第一接觸插塞180和第一嵌入的源極/漏極110之間，硅化物層282可以設(shè)置在第二接觸插塞280和第二嵌入的源極/漏極210之間(參照圖9A)。硅化物層182和282可以是通過第一導(dǎo)電層184和284的部分分別與第一嵌入的源極/漏極110和第二嵌入的源極/漏極210的反應(yīng)形成的金屬硅化物層?？蛇x地，硅化物層182和282可以是通過另一種金屬材料分別與第一嵌入的源極/漏極110和第二嵌入的源極/漏極210的反應(yīng)形成的金屬硅化物層。在某些示例實施方式中，硅化物層182和282可以被省略。硅化物層182和282可以例如是鈦硅化物(TiSi)。第一導(dǎo)電層184可以用作針對第二導(dǎo)電層186的擴散阻擋層。分別圍繞第一接觸插塞180和第二接觸插塞280的接觸間隔物170和270可以包括硅氧化物、硅氮氧化物、硅氮化物或低k材料。

圖3A至圖9B是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的制造半導(dǎo)體器件的方法的視圖。

圖3A至圖9A是沿著圖1的線A-A’和B-B’截取的截面圖。圖3B至圖9B是沿著圖1的線C-C’和D-D’截取的截面圖。在圖3A至圖9B中，由A-A’和C-C’標記的截面圖示出了圖1中的第一區(qū)域I，由B-B’和D-D’標記的截面圖示出了圖1中的第二區(qū)域II。

參照圖3A和圖3B，可以提供包括第一區(qū)域I和第二區(qū)域II的基板101。基板101的第一區(qū)域I可以包括第一有源鰭105、與第一有源鰭105交叉的第一犧牲柵極135、設(shè)置在第一犧牲柵極135之下的第一犧牲柵極絕緣層132、設(shè)置在第一犧牲柵極135上的第一柵極掩模圖案136、設(shè)置在第一犧牲柵極135的側(cè)壁上的第一側(cè)壁間隔物150、設(shè)置在第一有源鰭105上在第一犧牲柵極135兩側(cè)的第一嵌入的源極/漏極110、以及設(shè)置在第一有源鰭105之間的隔離層107。此外，基板101的第二區(qū)域II可以包括第二有源鰭205、與第二有源鰭205交叉的第二犧牲柵極235、設(shè)置在第二犧牲柵極235之下的第二犧牲柵極絕緣層232、設(shè)置在第二犧牲柵極235上的第二柵極掩模圖案236、設(shè)置在第二犧牲柵極235的側(cè)壁上的第二側(cè)壁間隔物250、設(shè)置在第二有源鰭205上在第二犧牲柵極235兩側(cè)的第二嵌入的源極/漏極210、設(shè) 置在第二有源鰭205之間的隔離層207、以及覆蓋第二區(qū)域II的整個結(jié)構(gòu)的阻擋絕緣層252。

第一有源鰭105可以通過在基板101上形成掩模圖案并利用該掩模圖案作為蝕刻掩模蝕刻基板101而形成在第一區(qū)域I中，第二有源鰭205可以形成在第二區(qū)域II中。溝槽可以通過蝕刻工藝形成在第一有源鰭105和第二有源鰭205之間。隔離層107和207可以通過用絕緣材料填充溝槽的下部而形成。結(jié)果，第一有源鰭105的上部和第二有源鰭205的上部可以突出在隔離層107和207之上。

在形成覆蓋第一有源鰭105和第二有源鰭205的柵極絕緣層和柵極電極層之后，第一柵極掩模圖案136可以形成在第一區(qū)域I中，第二柵極掩模圖案236可以形成在第二區(qū)域II中。柵極絕緣層和柵極電極層可以利用第一柵極掩模136和第二柵極掩模236作為蝕刻掩模而被各向異性蝕刻。因而，延伸以交叉第一有源鰭105的第一犧牲柵極絕緣層132和第一犧牲柵極135可以形成在第一區(qū)域I中，并且延伸以交叉第二有源鰭205的第二犧牲柵極絕緣層232和第二犧牲柵極235可以形成在第二區(qū)域II中。例如，第一犧牲柵極絕緣層132和第二犧牲柵極絕緣層232可以包括硅氧化物，第一犧牲柵極135和第二犧牲柵極235可以包括多晶硅。

通過形成覆蓋第一犧牲柵極135和第二犧牲柵極235以及第一有源鰭105和第二有源鰭205的絕緣層并進行回蝕刻工藝，第一側(cè)壁間隔物150可以形成在第一犧牲柵極135的側(cè)壁上，并且第二側(cè)壁間隔物250可以形成在第二犧牲柵極235的側(cè)壁上。第一側(cè)壁間隔物150和第二側(cè)壁間隔物250可以包括硅氧化物、硅氮化物或硅氮氧化物。第一側(cè)壁間隔物150和第二側(cè)壁間隔物250被示出形成為單層，但是不限于此。第一側(cè)壁間隔物150和第二側(cè)壁間隔物250可以形成為多層。

在形成覆蓋基板101的第一區(qū)域I的保護層之后，通過選擇性蝕刻第二有源鰭205，鰭凹陷可以形成在第二側(cè)壁間隔物250的兩側(cè)。填充鰭凹陷的第二嵌入的源極/漏極210可以采用選擇性外延生長(SEG)工藝形成。第二嵌入的源極/漏極210的上表面被示出為與第二有源鰭205的上表面形成在基本上相同的水平，但是不限于此。在某些示例實施方式中，第二嵌入的源極/漏極210的上表面可以形成得高于第二有源鰭205的上表面。第二嵌入的源極/漏極210可以為例如硅鍺(SiGe)層。盡管第二嵌入的源極/漏極210被 示出為單層，但是第二嵌入的源極/漏極210可以包括具有不同的鍺濃度的兩個或更多個硅鍺層。在生長第二嵌入的源極/漏極210的工藝期間，諸如硼(B)的P型雜質(zhì)可以被原位摻雜。第二嵌入的源極/漏極210可以在第二有源鰭205上生長的同時形成為具有合并的結(jié)構(gòu)。

可以去除覆蓋基板101的第一區(qū)域I的保護層，并且可以形成覆蓋基板101的第二區(qū)域II的阻擋絕緣層252。阻擋絕緣層252可以共形地形成以在第二嵌入的源極/漏極210、第二柵極掩模圖案236和第二側(cè)壁間隔物250的表面上具有基本上均勻的厚度。阻擋絕緣層252可以由例如硅氮化物形成。

在第一區(qū)域I中，鰭凹陷可以通過選擇性蝕刻第一有源鰭105的在第一側(cè)壁間隔物150兩側(cè)的部分而形成。填充鰭凹陷的第一嵌入的源極/漏極110可以采用SEG工藝形成。第一嵌入的源極/漏極110的上表面被示出為形成得高于第一有源鰭105的上表面，但是不限于此。第一嵌入的源極/漏極110可以由與第二嵌入的源極/漏極210不同的材料形成。第一嵌入的源極/漏極110可以為例如硅(Si)層。在生長第一嵌入的源極/漏極110的工藝期間，諸如磷(P)的N型雜質(zhì)可以被原位摻雜。第一嵌入的源極/漏極110可以在第一有源鰭105上生長的同時形成為具有合并的結(jié)構(gòu)。

參照圖4A和圖4B，凹陷部分RS可以形成在第一區(qū)域I的第一嵌入的源極/漏極110中。

第三側(cè)壁間隔物153和253可以通過形成具有給定的厚度并覆蓋基板101中的第一區(qū)域I和第二區(qū)域II兩者的絕緣層以及執(zhí)行回蝕刻工藝而形成。形成在第一區(qū)域I中的第三側(cè)壁間隔物153可以設(shè)置在第一側(cè)壁間隔物150的一側(cè)上以部分地覆蓋第一嵌入的源極/漏極110的上表面。第三側(cè)壁間隔物153和253可以由例如硅氧化物形成。第三側(cè)壁間隔物153和253可以通過原子層沉積(ALD)工藝形成。

以給定的距離與第一側(cè)壁間隔物150間隔開的凹陷部分RS可以通過采用形成在第一區(qū)域I中的第三側(cè)壁間隔物153作為蝕刻掩模選擇性去除第一嵌入的源極/漏極110的部分而形成。凹陷部分RS和第一側(cè)壁間隔物150之間的距離可以由第三側(cè)壁間隔物153的厚度決定。也就是，凹陷部分RS可以形成在與第一側(cè)壁間隔物150間隔開第三側(cè)壁間隔物153的厚度的位置。凹陷部分RS可以形成為距第一嵌入的源極/漏極110的上表面具有給定的深度D1。凹陷部分RS可以具有第一嵌入的源極/漏極110的上表面的形狀轉(zhuǎn) 移到其的形狀。

因此，在一些實施方式中，當?shù)谝唤佑|孔C1和第二接觸孔C2通過圖案化層間絕緣層(參照圖8A和8B)而被同時形成以暴露第一嵌入的源極/漏極110和第二嵌入的源極/漏極210時，第一接觸孔C1的接觸凹陷RSC1的深度可以通過之前形成凹陷部分RS而與第二接觸孔C2的深度分開地控制。如本申請中所用的術(shù)語“接觸凹陷的深度”可以被理解為接觸孔的下表面的從嵌入的源極/漏極的上表面凹陷的深度。

如本申請發(fā)明人所理解的，在蝕刻工藝(通過該蝕刻工藝，第一接觸孔C1和第二接觸孔C2分別同時形成在第一嵌入的源極/漏極110和第二嵌入的源極/漏極210上)期間，第一嵌入的源極/漏極110的上部和第二嵌入的源極/漏極210的上部可以被部分地去除。這里，當?shù)诙度氲脑礃O/漏極210是硅鍺層并且第一嵌入的源極/漏極110是硅層時，第一嵌入的源極/漏極110的蝕刻速率可以小于第二嵌入的源極/漏極210的蝕刻速率。因此，形成在第一嵌入的源極/漏極110上的接觸凹陷RSC1的深度可以比形成在第二嵌入的源極/漏極210上的接觸凹陷RSC2的深度淺。當接觸凹陷淺時，形成在其中的接觸插塞的接觸面積會是小的并且接觸插塞的接觸電阻會增大。

因此，通過首先在第一嵌入的源極/漏極110中形成凹陷部分RS并根據(jù)示例實施方式在蝕刻接觸孔的工藝中形成凹陷，第一接觸孔C1的接觸凹陷RSC1的深度可以被獨立地調(diào)整至期望的水平。此外，可以減小接觸插塞的接觸電阻。第一嵌入的源極/漏極110的凹陷部分RS的深度被選擇以補償?shù)谝磺度氲脑礃O/漏極110的蝕刻速率與第二嵌入的源極/漏極210的蝕刻速率之間的差異。

參照圖5A和圖5B，第三側(cè)壁間隔物153和253可以通過進行預(yù)清潔工藝而去除，并且蝕刻停止層154和254可以分別形成在第一區(qū)域I和第二區(qū)域II中。

在第一區(qū)域I中，蝕刻停止層154可以形成為在第一側(cè)壁間隔物150、凹陷部分RS和第一嵌入的源極/漏極110上具有給定的厚度。在第二區(qū)域II中，蝕刻停止層254可以形成為在阻擋絕緣層252上具有給定的厚度。蝕刻停止層154和254可以由硅氮化物形成。蝕刻停止層154和254可以通過ALD工藝形成。

參照圖6A和圖6B，分別暴露第一犧牲柵極135的上表面和第二犧牲柵 極235的上表面的第一層間絕緣層162和262可以分別形成在蝕刻停止層154和254上。

第一層間絕緣層162和262可以分別通過在蝕刻停止層154和254上形成絕緣層并執(zhí)行平坦化工藝以暴露第一犧牲柵極135的上表面和第二犧牲柵極235的上表面而形成。因此，第一柵極掩模136和第二柵極掩模236可以在此工藝中去除?？蛇x地，在某些示例實施方式中，第一柵極掩模136和第二柵極掩模236可以保留在第一犧牲柵極135和第二犧牲柵極235上，并且保留的第一柵極掩模136和第二柵極掩模236可以在隨后的工藝中去除。

第一層間絕緣層162和262可以包括硼磷硅酸鹽玻璃(BPSG)、TOSZ(tonen silazene)、未摻雜的硅酸鹽玻璃(USG)、旋涂玻璃(SOG)、可流動的氧化物(FOX)、四乙基原硅酸鹽(TEOS)或高密度等離子體CVD(HDP-CVD)氧化物。第一層間絕緣層162和262可以通過化學氣相沉積(CVD)工藝、等離子體增強CVD(PE-CVD)工藝、旋涂工藝或ALD工藝形成。

參照圖7A和圖7B，可以形成第一柵極結(jié)構(gòu)140和第二柵極結(jié)構(gòu)240，然后第二層間絕緣層164和264可以分別形成在第一層間絕緣層162和262以及第一柵極結(jié)構(gòu)140和第二柵極結(jié)構(gòu)240上。

可以去除第一犧牲柵極絕緣層132和第二犧牲柵極絕緣層232以及第一犧牲柵極135和第二犧牲柵極235。第一犧牲柵極絕緣層132和第二犧牲柵極絕緣層232以及第一犧牲柵極135和第二犧牲柵極235可以相對于設(shè)置其下面的隔離層107和207以及第一有源鰭105和第二有源鰭205被選擇性去除，以形成部分地暴露隔離層107和207以及第一有源鰭105和第二有源鰭205的開口。去除第一犧牲柵極絕緣層132和第二犧牲柵極絕緣層232以及第一犧牲柵極135和第二犧牲柵極235的工藝可以包括干蝕刻工藝和濕蝕刻工藝中的至少一種。

第一柵極結(jié)構(gòu)140和第二柵極結(jié)構(gòu)240可以分別通過在開口中順序形成第一柵極絕緣層142和第二柵極絕緣層242、第一下柵極電極145和第二下柵極電極245以及第一上柵極電極147和第二上柵極電極247并執(zhí)行平坦化工藝而形成。在某些示例實施方式中，第一下柵極電極145和第二下柵極電極245可以包括不同的材料。在此情況下，會使用額外的沉積和蝕刻工藝。

第二層間絕緣層164和264可以分別通過形成覆蓋第一層間絕緣層162 和262以及第一柵極結(jié)構(gòu)140和第二柵極結(jié)構(gòu)240的絕緣層并執(zhí)行平坦化工藝而形成。第二層間絕緣層164和264可以包括硼磷硅酸鹽玻璃(BPSG)、TOSZ(tonen silazene)、非摻雜的硅酸鹽玻璃(USG)、旋涂玻璃(SOG)、可流動的氧化物(FOX)、四乙基原硅酸鹽(TEOS)或高密度等離子體CVD(HDP-CVD)氧化物。第二層間絕緣層164和264可以通過CVD工藝、PE-CVD工藝、旋涂工藝或ALD工藝形成。

參照圖8A和圖8B，可以形成分別部分地暴露第一嵌入的源極/漏極110和第二嵌入的源極/漏極210的第一接觸孔C1和第二接觸孔C2。接觸間隔物170和270可以分別形成在第一接觸孔C1的側(cè)壁和第二接觸孔C2的側(cè)壁上。

第一層間絕緣層162和262以及第二層間絕緣層164和264可以采用諸如光致抗蝕劑圖案的掩模圖案蝕刻，以形成部分地暴露蝕刻停止層154和254的初步接觸孔。接下來，絕緣層可以共形地形成在初步接觸孔的內(nèi)表面上。絕緣層也可以形成在暴露的蝕刻停止層154和254上。

部分地暴露第一嵌入的源極/漏極110的第一接觸孔C1可以采用額外的蝕刻工藝通過蝕刻第一區(qū)域I中的初步接觸孔的下部中保留的絕緣層和蝕刻停止層154而形成。這里，接觸間隔物170可以形成在第一接觸孔C1的側(cè)壁上。此外，部分地暴露第二嵌入的源極/漏極210的第二接觸孔C2可以采用額外的蝕刻工藝通過蝕刻第二區(qū)域II中的初步接觸孔的下部中保留的絕緣層、蝕刻停止層254和阻擋絕緣層252而形成。這里，接觸間隔物270可以形成在第二接觸孔C2的側(cè)壁上。用于形成第一接觸孔C1和第二接觸孔C2的蝕刻工藝可以被同時進行。

在形成第一接觸孔C1時，第一嵌入的源極/漏極110的具有凹陷部分RS的上部可以被部分地蝕刻以形成接觸凹陷RSC1。由于第一接觸孔C1形成在第一嵌入的源極/漏極110的凹陷部分RS上，所以第一嵌入的源極/漏極110可以從凹陷部分RS的下表面額外地蝕刻以形成具有第一深度DC1的接觸凹陷RSC1。在形成第二接觸孔C2時，第二嵌入的源極/漏極210的上表面可以被部分地蝕刻以形成具有第二深度DC2的接觸凹陷RSC2。例如，第一接觸孔C1和第二接觸孔C2的相應(yīng)底部大致彼此平齊。也就是，第一接觸插塞和第二接觸插塞(圖9A和9B中的180和280)的相應(yīng)底部大致彼此平齊。

參照圖9A和圖9B，第一接觸插塞180和第二接觸插塞280可以分別通過用導(dǎo)電材料填充第一接觸孔C1和第二接觸孔C2而形成。

第一接觸孔C1和第二接觸孔C2可以分別通過順序地沉積第一導(dǎo)電層184和284以及第二導(dǎo)電層186和286而被填充。第一接觸插塞180和第二接觸插塞280可以分別通過進行平坦化工藝以暴露第二層間絕緣層164和264的上表面而形成。分別形成在第一和第二接觸插塞180和280與第一和第二嵌入的源極/漏極110和210之間的硅化物層182和282可以包括通過第一導(dǎo)電層184和284與第一和第二嵌入的源極/漏極110和210的在此工藝中或在隨后的工藝中的反應(yīng)形成的金屬硅化物。可選地，硅化物層182和282可以包括通過另一種金屬材料與嵌入的源極/漏極的反應(yīng)形成的金屬硅化物。

圖10和圖11是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的制造半導(dǎo)體器件的方法的視圖。圖10和圖11是從圖8A的部分A獲得的放大圖。圖10示出根據(jù)第一接觸孔C1的對準狀況的截面結(jié)構(gòu)，圖11示出根據(jù)第一接觸孔C1的尺寸的截面結(jié)構(gòu)。

參照圖10，當?shù)谝唤佑|孔C1沒有在其兩側(cè)設(shè)置的相鄰的第一柵極結(jié)構(gòu)140之間居中而是在一方向(例如，Y方向)上朝著一個或另一個偏離時，第一嵌入的源極/漏極110的上表面可以由于凹陷部分RS和第一接觸凹陷RSC1而具有在第一接觸孔C1的一側(cè)的臺階蝕刻形狀。形成在凹陷部分RS中的蝕刻停止層154可以保留在第一接觸孔C1和凹陷部分RS之間。

參照圖11，當?shù)谝唤佑|孔C1的寬度(例如，在Y方向上的尺寸)小于凹陷部分RS的寬度時，凹陷部分RS可以保留在第一接觸孔C1的兩側(cè)。第一嵌入的源極/漏極110的上部可以由于凹陷部分RS和第一接觸凹陷RSC1而具有在第一接觸孔C1的兩側(cè)處的臺階蝕刻輪廓。形成在凹陷部分RS中的蝕刻停止層154可以保留在第一接觸孔C1和凹陷部分RS之間。

圖12A至圖13B是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的制造半導(dǎo)體器件的方法的視圖。

盡管參照圖4A和圖4B描述了采用干蝕刻工藝在第一嵌入的源極/漏極110中形成凹陷部分RS的方法，但是凹陷部分RS’可以通過氧化工藝和濕蝕刻工藝形成在第一嵌入的源極/漏極110中。這將參照圖12A至圖13B來描述。

參照圖12A和圖12B，犧牲氧化物層160可以形成在第一區(qū)域I中的第 一嵌入的源極/漏極110上。

在進行參照圖3A和圖3B描述的工藝之后，可以形成具有給定的厚度并覆蓋基板101的第一區(qū)域I和第二區(qū)域II的絕緣層，并可以進行回蝕刻工藝，以形成第三側(cè)壁間隔物153和253。形成在第一區(qū)域I中的第三側(cè)壁間隔物153可以設(shè)置在第一側(cè)壁間隔物150的一側(cè)上以部分地覆蓋第一嵌入的源極/漏極110的上表面。犧牲氧化物層160可以通過對第一區(qū)域I中的第三側(cè)壁間隔物153之間暴露的第一嵌入的源極/漏極110進行氧化工藝而形成。犧牲氧化物層160可以包括形成在第三側(cè)壁間隔物153下的鳥嘴(bird’s beak)。氧化工藝可以是熱氧化工藝或自由基氧化工藝。

參照圖13A和圖13B，與第一側(cè)壁間隔物150以給定的距離間隔開的凹陷部分RS’可以通過采用濕蝕刻工藝選擇性去除第三側(cè)壁間隔物153和253以及犧牲氧化物層160而形成。給定的距離可以根據(jù)第三側(cè)壁間隔物153的厚度決定。凹陷部分RS’可以形成為具有自第一嵌入的源極/漏極110的上表面的給定的深度D2'。凹陷部分RS’可以具有第一嵌入的源極/漏極110的上表面的形狀轉(zhuǎn)移到其的形狀。

圖14A和圖14B是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的透視圖。圖15A至圖17B是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的制造半導(dǎo)體器件的方法的視圖。

參照圖14A和圖14B，盡管與圖2A和圖2B所示的類似，但是第二晶體管200B還可以包括形成在第二嵌入的源極/漏極210上的覆蓋層215。覆蓋層215可以具有與第一嵌入的源極/漏極110相同的蝕刻速率。例如，當?shù)谝磺度氲脑礃O/漏極110由硅形成時，覆蓋層215可以由硅形成。

參照圖15A和圖15B，可以提供包括第一區(qū)域I和第二區(qū)域II的基板101。盡管形成在基板101上的結(jié)構(gòu)與圖3A和圖3B中所示的結(jié)構(gòu)類似，但是覆蓋層215可以形成在第二區(qū)域II中的第二嵌入的源極/漏極210上。覆蓋層215可以在形成第二嵌入的源極/漏極210之后接著采用SEG工藝形成。覆蓋層215可以具有給定的厚度T1。覆蓋層215的厚度T1可以考慮到將要形成在第二嵌入的源極/漏極210上的第二接觸插塞280的接觸凹陷的深度而被適當?shù)卮_定。阻擋絕緣層252可以形成為覆蓋該覆蓋層215。

參照圖16A和圖16B，犧牲氧化物層160’可以形成在第一區(qū)域I中的第一嵌入的源極/漏極110上。

第三側(cè)壁間隔物153和253可以通過形成覆蓋基板101的整個第一區(qū)域I和第二區(qū)域II的絕緣層并進行回蝕刻工藝而形成。犧牲氧化物層160’可以通過對第一區(qū)域I中的第三側(cè)壁間隔物153之間暴露的第一嵌入的源極/漏極110進行氧化工藝而形成。犧牲氧化物層160’可以包括形成在第三側(cè)壁間隔物153下面的鳥嘴。犧牲氧化物層160’可以具有比參照圖12A和圖12B描述的犧牲氧化物層160小的厚度。根據(jù)本發(fā)明構(gòu)思的示例實施方式，與參照圖12A至13B描述的示例實施方式相比，氧化工藝的時間可以縮短，并且由氧化工藝引起的熱預(yù)算可以減少。氧化工藝可以是熱氧化工藝或自由基氧化工藝。

參照圖17A和圖17B，與第一側(cè)壁間隔物150以給定的距離分隔開的凹陷部分RS”可以通過采用濕蝕刻工藝選擇性地去除第三側(cè)壁間隔物153和253以及犧牲氧化物層160而形成。給定的距離可以由第三側(cè)壁間隔物153的厚度決定。凹陷部分RS”可以形成為距第一嵌入的源極/漏極110的上表面具有給定的深度D3。凹陷部分RS”可以具有第一嵌入的源極/漏極110的上表面的形狀轉(zhuǎn)移到其的形狀。

圖18A和圖18B是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的透視圖。

參照圖18A和圖18B，半導(dǎo)體器件可以包括具有第一區(qū)域I和第二區(qū)域II的基板101、設(shè)置在第一區(qū)域I中的第一晶體管300A以及設(shè)置在第二區(qū)域II中的第二晶體管300B。

第一晶體管300A可以包括第一有源鰭105、第一柵極結(jié)構(gòu)140、第一側(cè)壁間隔物150、第一嵌入的源極/漏極110a和第一接觸插塞180，第二晶體管300B可以包括第二有源鰭205、第二柵極結(jié)構(gòu)240、第二側(cè)壁間隔物250、第二嵌入的源極/漏極210a和第二接觸插塞280。盡管形成在基板101上的結(jié)構(gòu)類似于圖2A和圖2B所示的結(jié)構(gòu)，但是第一嵌入的源極/漏極110a和第二嵌入的源極/漏極210a的上表面的形狀可以不同。

在本發(fā)明構(gòu)思的示例實施方式中，第一嵌入的源極/漏極110a可以具有在三個第一有源鰭105上的連接或合并的結(jié)構(gòu)。與圖2A中所示的不同，合并的第一嵌入的源極/漏極110a可以具有在第一有源鰭105之間的V形的上表面。第一嵌入的源極/漏極110a可以包括與第一柵極結(jié)構(gòu)140對齊的凹陷部分RSa，并且凹陷部分RSa可以具有第一嵌入的源極/漏極110a的上表面 的形狀轉(zhuǎn)移到其的形狀。

類似地，第二嵌入的源極/漏極210a可以具有在三個第二有源鰭205上的連接或合并的結(jié)構(gòu)。與圖2B所示的不同，合并的第二嵌入的源極/漏極210a可以具有在第二有源鰭205之間的V形上表面。

有源鰭的數(shù)量可以不限于圖18A和圖18B中所示的數(shù)量。例如，第一有源鰭105的數(shù)量和第二有源鰭205的數(shù)量可以不同。

圖19A和圖19B是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的透視圖。

參照圖19A和圖19B，半導(dǎo)體器件可以包括具有第一區(qū)域I和第二區(qū)域II的基板101、設(shè)置在第一區(qū)域I中的第一晶體管400A和設(shè)置在第二區(qū)域II中的第二晶體管400B。

盡管形成在基板101上的結(jié)構(gòu)類似于圖2A和圖2B所示的結(jié)構(gòu)，但是形成每個晶體管的有源鰭的數(shù)量可以不同。

第一晶體管400A可以包括一個第一有源鰭105和設(shè)置在所述一個第一有源鰭105上的第一嵌入的源極/漏極110b，第二晶體管400B可以包括一個第二有源鰭205、第二柵極結(jié)構(gòu)240、第二側(cè)壁間隔物250、第二嵌入的源極/漏極210b和第二接觸插塞280。

有源鰭的數(shù)量可以不限于圖19A和圖19B中所示的數(shù)量。例如，第一有源鰭105的數(shù)量和第二有源鰭205的數(shù)量可以不同。

在本發(fā)明構(gòu)思的示例實施方式中，第一嵌入的源極/漏極110b和第二嵌入的源極/漏極210b被示出為具有五邊形的結(jié)構(gòu)，但是不限于此。第一嵌入的源極/漏極110b和第二嵌入的源極/漏極210b可以具有各種形狀。第一嵌入的源極/漏極110b可以包括與第一柵極結(jié)構(gòu)140對齊的凹陷部分RSb，凹陷部分RSb可以具有第一嵌入的源極/漏極110b的上表面的形狀轉(zhuǎn)移到其的形狀。

圖20是包括可應(yīng)用本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的NAND柵極單元的電路圖。

參照圖20，NAND柵極單元可以配置為接收兩個輸入信號M和N并輸出通過執(zhí)行NAND操作獲得的信號。NAND柵極單元可以包括PMOS場效應(yīng)晶體管(FET)TP1、NMOSFET TN1和TN2以及PMOSFET TP2。當輸入信號M具有邏輯值‘低’時，PMOSFET TP1可以傳輸邏輯值‘高’到輸出端 Q。當輸入信號M和N兩者具有邏輯值‘高’時，NMOSFET TN1和TN2可以導(dǎo)通以傳輸邏輯值‘低’到輸出端Q。當輸入信號N具有邏輯值‘低’時，PMOSFET TP2可以傳輸邏輯值‘高’到輸出端Q。根據(jù)NAND柵極單元的操作，當輸入信號M和N兩者具有邏輯值‘高’時，PMOSFET TP1和TP2可以截止并且NMOSFET TN1和TN2可以導(dǎo)通，以輸出邏輯值‘低’到輸出端Q。此外，當輸入信號M和N兩者具有邏輯值‘低’時，PMOSFET TP1和TP2可以導(dǎo)通并且NMOSFET TN1和TN2可以截止，以輸出邏輯值‘高’到輸出端Q。晶體管可以包括根據(jù)本發(fā)明構(gòu)思的上述各種示例實施方式的半導(dǎo)體器件。

圖21是包括可應(yīng)用根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的SRAM單元的電路圖。

參照圖21，SRAM單元可以包括第一下拉晶體管TN1和第二下拉晶體管TN2、第一上拉晶體管TP1和第二上拉晶體管TP2以及第一傳輸晶體管TN3和第二傳輸晶體管TN4。這里，第一下拉晶體管TN1的源極和第二下拉晶體管TN2的源極可以連接到接地電壓線Vss，并且第一上拉晶體管TP1的源極和第二上拉晶體管TP2的源極可以連接到電源電壓線Vdd。

此外，包括NMOSFET的第一下拉晶體管TN1和包括PMOSFET的第一上拉晶體管TP1可以被串聯(lián)連接以配置第一反相器，并且包括NMOSFET的第二下拉晶體管TN2和包括PMOSFET的第二上拉晶體管TP2可以被串聯(lián)連接以配置第二反相器。第一反相器的輸出端可以連接到第一傳輸晶體管TN3的源極，并且第二反相器的輸出端可以連接到第二傳輸晶體管TN4的源極。此外，第一反相器和第二反相器的輸入端和輸出端可以被交叉聯(lián)接(cross-coupled)以提供閂鎖電路。此外，第一傳輸晶體管TN3的漏極和第二傳輸晶體管TN4的漏極可以分別連接到第一位線BL和第二位線/BL。第一傳輸晶體管TN3的柵極和第二傳輸晶體管TN4的柵極可以連接到字線WL。晶體管可以由根據(jù)本發(fā)明構(gòu)思的各種示例實施方式的上述半導(dǎo)體器件形成。

圖22是示出包括可應(yīng)用本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的存儲裝置的方框圖。

參照圖22，根據(jù)本發(fā)明構(gòu)思的示例實施方式的存儲裝置1000可以包括與主機(HOST)通訊的控制器1010以及存儲數(shù)據(jù)的存儲器1020-1、1020-2和1020-3。與控制器1010通訊的主機可以是其中安裝存儲裝置1000的各種 電子設(shè)備，例如智能電話、數(shù)字相機、桌上型PC、膝上型電腦或媒體播放器。控制器1010可以從主機接收讀取或?qū)懭霐?shù)據(jù)的請求以產(chǎn)生指令CMD用于寫入數(shù)據(jù)到存儲器1020-1、1020-2和1020-3或從存儲器1020-1、1020-2和1020-3讀取數(shù)據(jù)?？刂破?010或存儲器1020-1、1020-2和1020-3可以包括根據(jù)本發(fā)明構(gòu)思的各種示例實施方式的上述半導(dǎo)體器件。如圖22所示，一個或多個存儲器1020-1、1020-2和1020-3可以在存儲裝置1000中并聯(lián)連接到控制器1010。通過并聯(lián)連接多個存儲器1020-1、1020-2和1020-3到控制器1010，存儲裝置1000可以具有大容量，諸如固態(tài)驅(qū)動器(SSD)。

圖23是示出可應(yīng)用根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的電子裝置的方框圖。

參照圖23，根據(jù)本發(fā)明構(gòu)思的示例實施方式的電子裝置2000可以包括通訊單元2010、輸入單元2020、輸出單元2030、存儲器2040和處理器2050。

通訊單元2010可以包括有線/無線通訊模塊，諸如無線互聯(lián)網(wǎng)模塊、短距離通訊模塊、GPS模塊或移動通訊模塊。包括在通訊單元2010中的有線/無線通訊模塊可以通過各種通訊標準連接到外部通訊網(wǎng)絡(luò)以發(fā)送和接收數(shù)據(jù)。輸入單元2020是向用戶提供用于控制電子裝置2000的操作的模塊，并包括機械開關(guān)、觸摸屏、語音識別模塊等。此外，輸入單元2020可以包括跟蹤球、激光指示器鼠標或手指鼠標，并且還可以包括其中用戶可輸入數(shù)據(jù)的各種傳感器模塊。輸出單元2030可以以音頻或視頻形式輸出由電子裝置2000處理的信息。存儲器2040可以存儲用于處理器2050的處理或控制的程序、數(shù)據(jù)。處理器2050可以根據(jù)所請求的操作通過發(fā)送指令到存儲器2040而寫入數(shù)據(jù)或讀取數(shù)據(jù)。存儲器2040可以嵌入在電子裝置2000中或者通過單獨的接口與處理器2050通訊。當存儲器2040通過單獨的接口與處理器2050通訊時，處理器2050可以通過各種接口標準寫入數(shù)據(jù)到存儲器2040或從存儲器2040讀取數(shù)據(jù)，各種接口標準諸如為SD、SDHC、SDXC、MICROSD或USB。處理器2050可以控制包括在電子裝置2000中的每個單元的操作。處理器2050可以進行與語音通話、視頻通話或數(shù)據(jù)通訊相關(guān)的控制或處理操作，或者用于多媒體播放和管理的控制或處理操作。此外，處理器2050可以處理從用戶通過輸入單元2020傳輸?shù)妮斎?，并通過輸出單元2030輸出其結(jié)果。此外，處理器2050可以寫入用于控制電子裝置2000的操作的數(shù)據(jù)到存儲器2040，或者從存儲器2040讀取數(shù)據(jù)，如上所述。處理器2050和存 儲器2040中的至少一個可以包括根據(jù)本發(fā)明構(gòu)思的各種示例實施方式的上述半導(dǎo)體器件。

圖24是示出包括可應(yīng)用本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的系統(tǒng)的方框圖。

參照圖24，系統(tǒng)3000可以包括控制器3100、輸入/輸出單元3200、存儲器3300和接口3400。系統(tǒng)3000可以是移動系統(tǒng)或者信息發(fā)送或接收系統(tǒng)。移動系統(tǒng)可以是PDA、便攜式計算機、平板計算機、無線電話、移動電話、數(shù)字音樂播放器或存儲卡?？刂破?100可以用于執(zhí)行程序或控制系統(tǒng)3000?？刂破?100可以是例如微處理器、數(shù)字信號處理器、微控制器等。輸入/輸出單元3200可以用于輸入數(shù)據(jù)到系統(tǒng)3000或者從系統(tǒng)3000輸出數(shù)據(jù)。系統(tǒng)3000可以通過輸入/輸出單元3200連接到外部裝置，諸如PC或網(wǎng)絡(luò)，以與外部裝置交換數(shù)據(jù)。輸入/輸出單元3200可以是例如鍵區(qū)、鍵盤或顯示器。存儲器3300可以存儲用于操作控制器3000的代碼和/或數(shù)據(jù)、和/或控制器3100中處理的數(shù)據(jù)。接口3400可以是系統(tǒng)3000和外部裝置之間的數(shù)據(jù)傳輸通道?？刂破?100、輸入/輸出單元3200、存儲器3300和接口3400可以通過總線3500通訊?？刂破?100和存儲器3300中的至少一個可以包括根據(jù)本發(fā)明構(gòu)思的各種示例實施方式的上述半導(dǎo)體器件。

如以上闡述的，根據(jù)本發(fā)明構(gòu)思的示例實施方式，可以提供制造半導(dǎo)體器件的方法。根據(jù)本發(fā)明構(gòu)思的該方法，接觸孔的凹陷部分的深度可以在同時形成接觸孔時在N型晶體管和P型晶體管中被獨立地控制。此外，可以提供具有優(yōu)良電特性的半導(dǎo)體器件。

盡管以上已經(jīng)示出和描述了示例實施方式，但是本領(lǐng)域技術(shù)人員將理解，可以進行修改和變化，而沒有脫離本發(fā)明的如權(quán)利要求書所限定的范圍。

本申請要求于2015年5月27日向韓國知識產(chǎn)權(quán)局提交的韓國專利申請第10-2015-0073726號的優(yōu)先權(quán)，其內(nèi)容通過引用結(jié)合于此。