本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體測試結(jié)構(gòu)及應(yīng)力遷移測試方法。

背景技術(shù)：

在集成電路制造過程中，金屬互連層，尤其是導(dǎo)電插塞的應(yīng)力遷移(Stress-Migration，SM)現(xiàn)象造成金屬互連結(jié)構(gòu)的開路和短路，使器件漏電流增加。隨著集成電路規(guī)模不斷擴(kuò)大，器件尺寸不斷縮小，金屬互連線的線寬不斷減小，電流密度不斷上升，更易于因應(yīng)力遷移而失效，已經(jīng)成為一個(gè)重要的可靠性問題。

應(yīng)力遷移是在一定溫度下，由于各種材料熱膨脹系數(shù)不同，所以在不同的材料間形成應(yīng)力，從而使金屬互連線或者通孔中晶粒間的小空隙向應(yīng)力集中的地方聚集形成空洞的物理現(xiàn)象。應(yīng)力遷移形成的空洞到達(dá)一定程度就使集成電路中的金屬互連線發(fā)生斷路，從而造成器件的失效。

現(xiàn)有技術(shù)中，為了提高器件密度，一般采用多層金屬互連，每層金屬互連線的應(yīng)力遷移都需測試，這造成測試過程耗時(shí)。此外，也造成了測試結(jié)構(gòu)所占區(qū)域較大，然而，為提高晶圓的有效利用區(qū)域，一般將測試結(jié)構(gòu)設(shè)置在狹小的切割道內(nèi)，這進(jìn)一步加劇了上述矛盾。

有鑒于此，本發(fā)明提供一種半導(dǎo)體測試結(jié)構(gòu)，及采用上述半導(dǎo)體測試結(jié)構(gòu)進(jìn)行應(yīng)力遷移的測試方法，以提高測試效率，減小占區(qū)域大小。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的問題是現(xiàn)有對金屬互連結(jié)構(gòu)應(yīng)力遷移測試的測試結(jié)構(gòu)所占區(qū)域大、測試耗時(shí)。

為解決上述問題，本發(fā)明的一方面提供一種半導(dǎo)體測試結(jié)構(gòu)，所述測試結(jié)構(gòu)形成在晶圓的切割道內(nèi)，所述測試結(jié)構(gòu)包括：

沿切割道延伸方向依次排布的第一焊墊、第二焊墊、第三焊墊、……、 第N+2焊墊，N≥2；

實(shí)現(xiàn)所述第一焊墊與第二焊墊間單向?qū)щ姷牡谝粏蜗螂妼?dǎo)通結(jié)構(gòu)；

實(shí)現(xiàn)所述第一焊墊與第N+2焊墊間單向電導(dǎo)通的第二單向電導(dǎo)通結(jié)構(gòu)，所述第二單向?qū)щ娊Y(jié)構(gòu)與第一單向電導(dǎo)通結(jié)構(gòu)實(shí)現(xiàn)所述第二焊墊向第一焊墊、第一焊墊向第N+2焊墊擇一導(dǎo)通；

連接在第二焊墊與第三焊墊間的第一子測試結(jié)構(gòu)、連接在第三焊墊與第四焊墊之間的第二子測試結(jié)構(gòu)、……、連接在第N+1焊墊與第N+2焊墊之間的第N子測試結(jié)構(gòu)；

第二焊墊至第N+2焊墊中任意一個(gè)、與所述第一焊墊適于用作測試信號(hào)施加端，其余焊墊中的相鄰兩個(gè)適于用作兩測試端對應(yīng)獲取兩相鄰焊墊間的子測試結(jié)構(gòu)的電阻。

可選地，所述第一單向電導(dǎo)通結(jié)構(gòu)為PN結(jié)、NMOS晶體管或PMOS晶體管中的一種。

可選地，所述第二單向電導(dǎo)通結(jié)構(gòu)為PN結(jié)、NMOS晶體管或PMOS晶體管中的一種。

可選地，所述第一子測試結(jié)構(gòu)、第二子測試結(jié)構(gòu)、……、第N子測試結(jié)構(gòu)中部分個(gè)相同。

可選地，所述第一子測試結(jié)構(gòu)、第二子測試結(jié)構(gòu)、……、第N子測試結(jié)構(gòu)互不相同。

可選地，所述半導(dǎo)體測試結(jié)構(gòu)用于應(yīng)力遷移測試，所述第一子測試結(jié)構(gòu)、第二測試結(jié)構(gòu)、……、第N子測試結(jié)構(gòu)為單個(gè)導(dǎo)電插塞、單層導(dǎo)電插塞的串聯(lián)結(jié)構(gòu)、或多層導(dǎo)電插塞的堆疊結(jié)構(gòu)構(gòu)成的串聯(lián)結(jié)構(gòu)。

可選地，第一焊墊、第二焊墊、第三焊墊、……、第N+2焊墊大小一致。

可選地，所述切割道的寬度僅能容納一個(gè)第一焊墊、第二焊墊、第三焊墊、……、或第N+2焊墊。

一種上述半導(dǎo)體測試結(jié)構(gòu)測試應(yīng)力遷移的方法，所述半導(dǎo)體測試結(jié)構(gòu)與同一半導(dǎo)體襯底上的半導(dǎo)體器件在同一工序中經(jīng)應(yīng)力遷移測試處理，所述測 試方法包括：

在所述第一焊墊、第P焊墊兩測試信號(hào)施加端施加測試電流導(dǎo)通第一焊墊經(jīng)第N+2焊墊、第N+1焊墊、……、至第P焊墊的第一測試路徑，N≥P≥2；選取位于所述第一測試路徑上的第N+2焊墊、……、第P+1焊墊中的相鄰兩個(gè)焊墊作為兩測試端，對應(yīng)獲取所述兩測試端間的子測試結(jié)構(gòu)的電阻，所述兩測試端遍歷第N+2焊墊、……、第P+1焊墊中所有相鄰兩個(gè)焊墊，對應(yīng)獲取共N+1-P個(gè)子測試結(jié)構(gòu)的電阻；

在所述第一焊墊、第Q焊墊兩測試信號(hào)施加端施加測試電流導(dǎo)通第Q焊墊經(jīng)第Q-1焊墊、……、至第一焊墊的第二測試路徑，(N+2)≥Q>(P+1)；選取位于所述第二測試路徑中，第二焊墊、……、第P+1焊墊中的相鄰兩個(gè)焊墊作為兩測試端，對應(yīng)獲取所述兩測試端間的子測試結(jié)構(gòu)的電阻，所述兩測試端遍歷第二焊墊、……、第P+1焊墊中所有相鄰兩個(gè)焊墊，對應(yīng)獲取共P-1個(gè)子測試結(jié)構(gòu)的電阻。

可選地，所述第一測試路徑上共N+1-P個(gè)子測試結(jié)構(gòu)的電阻獲取與所述第二測試路徑中共P-1個(gè)子測試結(jié)構(gòu)的電阻獲取無先后順序。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：1)本發(fā)明首先在晶圓切割道內(nèi)沿切割道延伸方向依次布置第一焊墊、第二焊墊、第三焊墊、……、第N+2焊墊等多個(gè)焊墊，除第一焊墊、第二焊墊這兩個(gè)相鄰焊墊，其余任何兩個(gè)相鄰焊墊間都布置一應(yīng)力遷移所需測試的子測試結(jié)構(gòu)，相對于每兩相鄰焊墊一組，其間布置一子測試結(jié)構(gòu)，本發(fā)明提高了焊墊利用率，減小了測試結(jié)構(gòu)所占的區(qū)域大??；測試時(shí)，通過第一焊墊與第二焊墊間、第一焊墊與第N+2焊墊間分別設(shè)置的單向電導(dǎo)通結(jié)構(gòu)擇一地使a)第一焊墊至經(jīng)第N+2焊墊、第N+1焊墊、……、至第P焊墊的第一測試路徑導(dǎo)通，通過開爾文四線測試法(Kelvin Contact)獲取該路徑中共N+1-P個(gè)子測試結(jié)構(gòu)的電阻；或b)第Q焊墊經(jīng)第Q-1焊墊、……、至第一焊墊的第二測試路徑導(dǎo)通，Q>(P+1)，通過開爾文四線測試法獲取剩余的P-1個(gè)子測試結(jié)構(gòu)的電阻。

2)可選方案中，第一焊墊與第二焊墊間、第一焊墊與第N+2焊墊間分別設(shè)置的單向電導(dǎo)通結(jié)構(gòu)可以為PN結(jié)、NMOS晶體管或PMOS晶體管、或反 相器中的一種，為單向電導(dǎo)通結(jié)構(gòu)提供了多種可選方案。

3)可選方案中，第一子測試結(jié)構(gòu)、第二子測試結(jié)構(gòu)、……、第N子測試結(jié)構(gòu)可以部分相同，也可以互不相同；具體地，對于應(yīng)力遷移測試，第一子測試結(jié)構(gòu)、第二測試結(jié)構(gòu)、……、第N子測試結(jié)構(gòu)可以為單個(gè)導(dǎo)電插塞、單層導(dǎo)電插塞的串聯(lián)結(jié)構(gòu)、或多層導(dǎo)電插塞的堆疊結(jié)構(gòu)構(gòu)成的串聯(lián)結(jié)構(gòu)。

4)可選方案中，第一焊墊、第二焊墊、第三焊墊、……、第N+2焊墊大小一致，有利于簡化光刻掩膜板結(jié)構(gòu)，并能提高半導(dǎo)體測試結(jié)構(gòu)的兼容性。

5)可選方案中，切割道的寬度僅能容納一個(gè)第一焊墊、第二焊墊、第三焊墊、……、或第N+2焊墊，本發(fā)明由于提高了焊墊的利用效率，對于同樣數(shù)目的子測試結(jié)構(gòu)，可以減小測試結(jié)構(gòu)所占區(qū)域大小，因而切割道的寬度可以減小，提高器件區(qū)的面積。

附圖說明

圖1是本發(fā)明一實(shí)施例的半導(dǎo)體測試結(jié)構(gòu)的示意圖；

圖2至圖4是圖1中的第一子測試結(jié)構(gòu)、第二子測試結(jié)構(gòu)、……、至第N測試結(jié)構(gòu)中的任意三個(gè)子測試結(jié)構(gòu)的截面結(jié)構(gòu)示意圖；

圖5與圖6分別是圖1中的半導(dǎo)體測試結(jié)構(gòu)在應(yīng)力遷移測試過程中的示意圖。

具體實(shí)施方式

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施例做詳細(xì)的說明。

圖1是本發(fā)明一實(shí)施例的半導(dǎo)體測試結(jié)構(gòu)的示意圖。圖2至圖4是圖1中的第一子測試結(jié)構(gòu)、第二子測試結(jié)構(gòu)、……、至第N測試結(jié)構(gòu)中的任意三個(gè)子測試結(jié)構(gòu)的截面結(jié)構(gòu)示意圖。

以下結(jié)合圖1至圖4所示，介紹本發(fā)明的一實(shí)施例提供的半導(dǎo)體測試結(jié)構(gòu)。

參照圖1所示，該測試結(jié)構(gòu)形成在晶圓的切割道(未圖示)內(nèi)，包括：

沿切割道延伸方向依次排布的第一焊墊P1、第二焊墊P2、第三焊墊P3、……、第N+2焊墊P(N+2)，N≥2；

實(shí)現(xiàn)第一焊墊P1與第二焊墊P2間單向?qū)щ姷牡谝粏蜗螂妼?dǎo)通結(jié)構(gòu)11；

實(shí)現(xiàn)第一焊墊P1與第N+2焊墊P(N+2)間單向電導(dǎo)通的第二單向電導(dǎo)通結(jié)構(gòu)12，第二單向?qū)щ娊Y(jié)構(gòu)12與第一單向電導(dǎo)通結(jié)構(gòu)11實(shí)現(xiàn)第二焊墊P2向第一焊墊P1、第一焊墊P1向第N+2焊墊P(N+2)兩者擇一導(dǎo)通；

連接在第二焊墊P2與第三焊墊P3間的第一子測試結(jié)構(gòu)A1、連接在第三焊墊P3與第四焊墊P4之間的第二子測試結(jié)構(gòu)A2、……、連接在第N+1焊墊P(N+1)與第N+2焊墊P(N+2)之間的第N子測試結(jié)構(gòu)AN；

第二焊墊P2至第N+2焊墊P(N+2)中任意一個(gè)、與所述第一焊墊P1適于用作兩測試信號(hào)施加端施加測試信號(hào)F+、F-，其余焊墊中的相鄰兩個(gè)適于用作兩測試端對應(yīng)獲取兩相鄰焊墊間的子測試結(jié)構(gòu)的電阻。

本實(shí)施例中，第一單向電導(dǎo)通結(jié)構(gòu)11與第二單向電導(dǎo)通結(jié)構(gòu)12分別為兩反向的PN結(jié)。其它實(shí)施例中，a)第一單向電導(dǎo)通結(jié)構(gòu)11可以為NMOS晶體管，第二單向電導(dǎo)通結(jié)構(gòu)12為PMOS晶體管，或b)第一單向電導(dǎo)通結(jié)構(gòu)11、第二單向電導(dǎo)通結(jié)構(gòu)12分別為PMOS晶體管與NMOS晶體管，柵極加高電壓時(shí)，第一單向電導(dǎo)通結(jié)構(gòu)11、第二單向電導(dǎo)通結(jié)構(gòu)12兩者擇一導(dǎo)通。

在具體實(shí)施過程中，為簡化各焊墊的光刻掩模版圖形及提高測試結(jié)構(gòu)的兼容性，第一焊墊P1、第二焊墊P2、第三焊墊P3、……、第N+2焊墊P(N+2)大小一致。

一種測試方法中，圖1所示的半導(dǎo)體測試結(jié)構(gòu)用于測試半導(dǎo)體結(jié)構(gòu)的應(yīng)力遷移。對應(yīng)地，第一子測試結(jié)構(gòu)A1、第二測試結(jié)構(gòu)A2、……、第N子測試結(jié)構(gòu)AN中部分個(gè)相同，部分個(gè)不同。具體地，該N個(gè)子測試結(jié)構(gòu)可以為a)圖2所示的單個(gè)導(dǎo)電插塞V1，其中上下兩層金屬層圖案M1、M2分別與兩個(gè)相鄰的焊墊相連，或b)圖3所示的單層導(dǎo)電插塞V1、V2、V3、V4的串聯(lián)結(jié)構(gòu)，位于串聯(lián)結(jié)構(gòu)首尾的兩金屬層圖案Ma、Mb分別與兩個(gè)相鄰的焊墊相連，或c)圖4所示的多層導(dǎo)電插塞V1、V2、V3的堆疊結(jié)構(gòu)構(gòu)成的串聯(lián)結(jié)構(gòu)，位于堆疊結(jié)構(gòu)頂部的兩金屬層圖案Ma、Mb分別與兩個(gè)相鄰的焊墊相 連。

需要說明的是，圖2中，僅以示意出第一金屬層M1與第二金屬層M2之間的導(dǎo)電插塞V1為例進(jìn)行說明，第一子測試結(jié)構(gòu)A1、第二測試結(jié)構(gòu)A2、……、第N子測試結(jié)構(gòu)AN也可以為第二金屬層M2與第三金屬層M3之間的導(dǎo)電插塞，第三金屬層M3與第四金屬層M4之間的導(dǎo)電插塞……。圖3中，僅以示意出第一金屬層M1與第二金屬層M2之間的導(dǎo)電插塞V1、V2、V3、V4為例進(jìn)行說明，第一子測試結(jié)構(gòu)A1、第二測試結(jié)構(gòu)A2、……、第N子測試結(jié)構(gòu)AN也可以為第二金屬層M2與第三金屬層M3之間的若干導(dǎo)電插塞構(gòu)成的串聯(lián)結(jié)構(gòu)，第三金屬層M3與第四金屬層M4之間的若干導(dǎo)電插塞構(gòu)成的串聯(lián)結(jié)構(gòu)……。圖4中，僅以示意出的第一金屬層M1與第四金屬層M4之間導(dǎo)電插塞V1、V2、V3的堆疊結(jié)構(gòu)構(gòu)成的串聯(lián)結(jié)構(gòu)為例進(jìn)行說明，第一子測試結(jié)構(gòu)A1、第二測試結(jié)構(gòu)A2、……、第N子測試結(jié)構(gòu)AN也可以為第一金屬層M1與第三金屬層M3之間的若干導(dǎo)電插塞的堆疊結(jié)構(gòu)成的串聯(lián)結(jié)構(gòu)，第二金屬層M2與第四金屬層M4之間的若干導(dǎo)電插塞的堆疊結(jié)構(gòu)構(gòu)成的串聯(lián)結(jié)構(gòu)……。

基于上述的半導(dǎo)體測試結(jié)構(gòu)，該半導(dǎo)體測試結(jié)構(gòu)與同一半導(dǎo)體襯底上的半導(dǎo)體器件在同一工序中經(jīng)應(yīng)力遷移測試處理，例如加熱同樣高的溫度，本發(fā)明提供一種測試應(yīng)力遷移的測試方法，包括：

首先，參照圖5所示，通過探針在第一焊墊P1、第P焊墊PP兩測試信號(hào)施加端F+、F-施加第一測試電流I1，第二單向電導(dǎo)通結(jié)構(gòu)12導(dǎo)通，第一單向電導(dǎo)通結(jié)構(gòu)11截止，此時(shí)，第一焊墊P1經(jīng)第N+2焊墊P(N+2)、第N+1焊墊P(N+1)、……、至第P焊墊PP的第一測試路徑被導(dǎo)通，N≥P≥2。

由于各焊盤較小，其尺寸基本與探針的針腳相當(dāng)，因而每一焊盤若被選為測試信號(hào)施加端后，不能再被選為另一測試信號(hào)施加端或測試端。

選取位于第一測試路徑上的第N+2焊墊P(N+2)、……、第P+1焊墊P(P+1)中的相鄰兩個(gè)焊墊作為兩測試端S+、S-，通過兩探針對應(yīng)獲取兩測試端S+、S-間的電壓V1，測試電壓V1/所施加的測試電流I1，可以獲得兩測試端S+、S-間的子測試結(jié)構(gòu)的電阻；所述兩測試端S+、S-遍歷第N+2焊墊P (N+2)、……、第P+1P(P+1)焊墊中所有相鄰兩個(gè)焊墊，可對應(yīng)獲取第P子測試結(jié)構(gòu)AP的電阻RP、第P+1子測試結(jié)構(gòu)A(P+1)的電阻R(P+1)、……、第N子測試結(jié)構(gòu)AN的電阻RN共N+1-P個(gè)子測試結(jié)構(gòu)的電阻。

可以理解的是，上述過程中，第一子測試結(jié)構(gòu)A1的電阻R1、第二子測試結(jié)構(gòu)A2的電阻R2、……、第P-1子測試結(jié)構(gòu)A(P-1)的電阻R(P-1)共P-1個(gè)子測試結(jié)構(gòu)的電阻未獲取。

接著，參照圖6所示，在第一焊墊P1、第Q焊墊PQ兩測試信號(hào)施加端F-、F+施加第二測試電流I2，第一單向電導(dǎo)通結(jié)構(gòu)11導(dǎo)通，第二單向電導(dǎo)通結(jié)構(gòu)12截止，此時(shí)，第Q焊墊PQ經(jīng)第Q-1焊墊P(Q-1)、……、至第一焊墊P1的第二測試路徑被導(dǎo)通，(N+2)≥Q>(P+1)。

Q>(P+1)，即第Q焊墊PQ為位于第一測試路徑上、除第P焊墊PP、第P+1焊墊P(P+1)外的任一焊墊。

選取位于第二測試路徑中，第二焊墊P2、……、第P+1焊墊P(P+1)中的相鄰兩個(gè)焊墊作為兩測試端S+、S-，通過兩探針對應(yīng)獲取兩測試端S+、S-間的電壓V2，測試電壓V2/所施加的測試電流I2，可以獲得兩測試端S+、S-間的子測試結(jié)構(gòu)的電阻；兩測試端S+、S-遍歷第二焊墊P2、……、第P+1焊墊P(P+1)中所有相鄰兩個(gè)焊墊，可對應(yīng)獲取第一子測試結(jié)構(gòu)A1的電阻R1、第二子測試結(jié)構(gòu)A2的電阻R2、……、第P-1子測試結(jié)構(gòu)A(P-1)的電阻R(P-1)共P-1個(gè)子測試結(jié)構(gòu)的電阻。

上述兩測試步驟中，第一測試電流I1與第二測試電流I2大小可以相等，也可以不等。

可以看出，上述過程中，第一子測試結(jié)構(gòu)A1的電阻R1、第二子測試結(jié)構(gòu)A2的電阻R2、……、第N子測試結(jié)構(gòu)AN的電阻RN均采用開爾文四線測試法(Kelvin Contact)獲取，因而所獲得的各電阻較為準(zhǔn)確。

其它實(shí)施例中，也可以先執(zhí)行圖6所示的步驟，在第一焊墊P1、第Q焊墊PQ兩測試信號(hào)施加端F-、F+施加第二測試電流I2，通過第一單向電導(dǎo)通結(jié)構(gòu)11導(dǎo)通，第二單向電導(dǎo)通結(jié)構(gòu)12截止，使得第Q焊墊PQ經(jīng)第Q-1焊墊P(Q-1)、……、至第一焊墊P1的第二測試路徑被導(dǎo)通，(N+2)≥Q≥4； 兩測試端S-、S+遍歷第二焊墊P2、……、第Q-1焊墊P(Q-1)中所有相鄰兩個(gè)焊墊，可對應(yīng)獲取第一子測試結(jié)構(gòu)A1的電阻R1、第二子測試結(jié)構(gòu)A2的電阻R2、……、第Q-3子測試結(jié)構(gòu)A(Q-3)的電阻R(Q-3)共Q-3個(gè)子測試結(jié)構(gòu)的電阻。

接著執(zhí)行圖5所示的步驟，在第一焊墊P1、第P焊墊PP兩測試信號(hào)施加端F+、F-施加第一測試電流I1，通過第二單向電導(dǎo)通結(jié)構(gòu)12導(dǎo)通，第一單向電導(dǎo)通結(jié)構(gòu)11截止，使得第一焊墊P1經(jīng)第N+2焊墊P(N+2)、第N+1焊墊P(N+1)、……、至第P焊墊PP的第一測試路徑被導(dǎo)通，(Q-1)>P≥2。

P<(Q-1)，即第P焊墊為位于第一測試路徑上、除第Q焊墊、第Q-1焊墊外的任一焊墊。

兩測試端S+、S-遍歷第N+2焊墊、……、第Q-1焊墊中所有相鄰兩個(gè)焊墊，可對應(yīng)獲取第Q-2子測試結(jié)構(gòu)A(Q-2)的電阻R(Q-2)、第Q-1子測試結(jié)構(gòu)A(Q-1)的電阻R(Q-1)、……、第N子測試結(jié)構(gòu)AN的電阻RN共N+3-Q個(gè)子測試結(jié)構(gòu)的電阻。

換言之，第一測試路徑上若干個(gè)子測試結(jié)構(gòu)的電阻獲取與第二測試路徑中若干個(gè)子測試結(jié)構(gòu)的電阻獲取無先后順序。

可以看出，上述結(jié)構(gòu)及測試方法中，任意兩相鄰焊墊間均布置了一子測試結(jié)構(gòu)。為了電阻測試精確，同樣采用卡爾文四線測試法，相對于每兩相鄰焊墊一組，其間布置一子測試結(jié)構(gòu)，例如第二焊墊P2、第三焊墊P3一組，之間設(shè)置一子測試結(jié)構(gòu)，第一焊墊P1與第二焊墊P2相連，第三焊墊P3與第四焊墊P4相連，第二焊墊P2、第三焊墊P3用作兩測試信號(hào)施加端F+、F-，第一焊墊P1、第四焊墊P4用作兩測試端S+、S-的情況，若每條切割道布置25個(gè)焊墊，則本發(fā)明可以實(shí)現(xiàn)23個(gè)子測試結(jié)構(gòu)的測試，而后者只能測試6個(gè)子測試結(jié)構(gòu)。換言之，對于同樣數(shù)目的子測試結(jié)構(gòu)，本發(fā)明的方案可以減小整個(gè)測試結(jié)構(gòu)所占區(qū)域面積大小，縮小焊盤所占的切割道的寬度，即切割道的寬度僅容納一個(gè)第一焊墊P1、第二焊墊P2、第三焊墊P3、……、或第N+2焊墊P(N+2)即可，同時(shí)上述測試結(jié)構(gòu)及測試方法能提高測試效率。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員， 在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。