示例實施方式涉及邏輯半導(dǎo)體器件。更具體地，示例實施方式涉及包括多層配線的邏輯半導(dǎo)體器件。

背景技術(shù)：

在包括標準單元的邏輯半導(dǎo)體器件中，包括柵極圖案的邏輯晶體管可以形成在半導(dǎo)體基板上，配線可以布置在邏輯晶體管上方。隨著柵極圖案的臨界尺寸減小到納米尺度，配線的寬度和節(jié)距也可以減小。

隨著邏輯半導(dǎo)體器件的集成度增加，用于設(shè)計配線的工藝容限會減小，并且由于圖案化工藝的分辨率極限，可能不會容易地形成具有小于目標值的尺寸的配線。

技術(shù)實現(xiàn)要素：

示例實施方式提供一種具有改善的工作可靠性和集成度的邏輯半導(dǎo)體器件。

根據(jù)示例實施方式，提供一種邏輯半導(dǎo)體器件，可以包括：多個有源圖案，在水平方向上延伸并且在垂直方向上彼此間隔開；隔離層，限定有源圖案；在有源圖案和隔離層上在垂直方向上延伸的多個柵極圖案，所述柵極圖案在水平方向上彼此間隔開；多個下配線，在柵極圖案上方在水平方向上延伸；多個上配線，在下配線上方在垂直方向上延伸；以及貫穿接觸，連接上配線中的至少一個上配線以及柵極圖案中的至少一個柵極圖案，貫穿接觸從上配線的底表面延伸到相對于有源圖案的下配線之一的底表面之下的位置。

在示例實施方式中，邏輯半導(dǎo)體器件可以還包括在柵極圖案上的柵極接觸。

在示例實施方式中，貫穿接觸可以直接接觸上配線的底表面以及柵極接觸的頂表面。

在示例實施方式中，邏輯半導(dǎo)體器件可以還包括電連接到有源圖案的鄰近于柵極圖案的上部分的有源接觸。

在示例實施方式中，相對于有源圖案的有源接觸及柵極接觸的頂表面可以彼此共面。

在示例實施方式中，有源接觸可以電連接到下配線之一。

在示例實施方式中，邏輯半導(dǎo)體器件可以還包括：連接有源接觸與下配線中的一個下配線的第一接觸，以及連接下配線中的至少一個下配線與上配線中的至少一個上配線的第二接觸。

在示例實施方式中，上配線的每個可以交疊柵極圖案的每個。

在示例實施方式中，下配線可以交疊有源圖案。

在示例實施方式中，下配線可以不交疊隔離層的在有源圖案之間的一部分。

根據(jù)示例實施方式，提供一種邏輯半導(dǎo)體器件，可以包括：多個有源圖案，在水平方向上延伸并且在垂直方向上彼此間隔開；隔離層，限定有源圖案；在有源圖案和隔離層上在垂直方向上延伸的多個柵極圖案，所述柵極圖案在水平方向上彼此間隔開；多個下配線，在柵極圖案上方在水平方向上延伸；絕緣阻擋物，將下配線中的至少一個下配線劃分為多個段；和多個上配線，在下配線上方在垂直方向上延伸。

在示例實施方式中，邏輯半導(dǎo)體器件可以包括第一區(qū)域、第二區(qū)域和第三區(qū)域。有源圖案可以設(shè)置在第一區(qū)域和第三區(qū)域中，隔離層的在有源圖案之間的一部分可以在第二區(qū)域中被暴露。下配線可以包括分別設(shè)置在第一區(qū)域、第二區(qū)域和第三區(qū)域中的第一下配線、第二下配線和第三下配線。

在示例實施方式中，第一下配線是多個第一下配線中的一個，第三下配線是多個第三下配線中的一個，多個第一下配線或者多個第三下配線可以分別設(shè)置在第一區(qū)域或者第三區(qū)域中。第二下配線可以包括在第二區(qū)域中的單個第二下配線。

在示例實施方式中，第二下配線可以具有大于第一下配線和第三下配線中的每個的寬度的寬度。

在示例實施方式中，至少一個下配線可以包括第二下配線。

在示例實施方式中，絕緣阻擋物可以包括：劃分第二下配線的第一絕緣阻擋物；以及第二絕緣阻擋物，限定下配線的邊界并且被共同地提供在第一區(qū)域、第二區(qū)域和第三區(qū)域的外圍部分處。

在示例實施方式中，第二下配線是多個第二下配線中的一個，第一絕緣阻擋物是多個第一絕緣阻擋物中的一個，第二下配線和第一絕緣阻擋物設(shè)置在第二區(qū)域中。第一絕緣阻擋物可以在平面圖中布置為交錯構(gòu)造。

在示例實施方式中，下配線可以還包括設(shè)置在邏輯半導(dǎo)體器件的垂直方向上的外圍部分處的第四下配線。第四下配線可以用作電源軌。

在示例實施方式中，邏輯半導(dǎo)體器件可以還包括：電連接到有源圖案的鄰近于柵極圖案的上部分的有源接觸；柵極接觸，設(shè)置在柵極圖案上；第一接觸，將柵極接觸或者有源接觸連接到下配線；和第二接觸，連接下配線和上配線。

在示例實施方式中，柵極拾取單元可以由沿邏輯半導(dǎo)體器件的高度方向彼此交疊的柵極接觸之一、第一接觸中的第一接觸以及第二接觸中的第二接觸限定。

在示例實施方式中，柵極拾取單元是多個柵極拾取單元中的一個，其可以沿水平方向線性地布置在第二區(qū)域中。

在示例實施方式中，柵極拾取單元是多個柵極拾取單元中的一個，其可以布置在第二區(qū)域中并且在平面圖中布置為交錯構(gòu)造。

在示例實施方式中，上配線可以用作邏輯半導(dǎo)體器件的輸入/輸出引腳。

在示例實施方式中，第二接觸可以在全部第一區(qū)域、第二區(qū)域和第三區(qū)域中在平面圖中2維地分布。

在示例實施方式中，引腳交換可以通過第二接觸實現(xiàn)。

根據(jù)示例實施方式，提供一種邏輯半導(dǎo)體器件，可以包括：多個有源圖案，在水平方向上延伸并且在垂直方向上彼此間隔開；隔離層，限定有源圖案；在有源圖案和隔離層上在垂直方向上延伸的多個柵極圖案，所述柵極圖案在水平方向上彼此間隔開；有源接觸，電連接到有源圖案的鄰近于柵極圖案的上部分；一體地連接到有源接觸的多個子配線，子配線在水平方向上延伸；以及在子配線上方在垂直方向上延伸的配線。

在示例實施方式中，邏輯半導(dǎo)體器件可以還包括設(shè)置在柵極圖案上的柵極接觸。

在示例實施方式中，相對于有源圖案的子配線及柵極接觸的頂表面可以彼此共面。

在示例實施方式中，配線可以設(shè)置在單個層，配線的每個可以交疊柵極圖案的每個。

在示例實施方式中，邏輯半導(dǎo)體器件可以還包括連接?xùn)艠O接觸和配線的第一接觸。

在示例實施方式中，邏輯半導(dǎo)體器件可以還包括形成在有源圖案的鄰近于柵極圖案的上部分處的硅化物圖案。有源接觸可以接觸硅化物圖案。

根據(jù)示例實施方式，提供一種邏輯半導(dǎo)體器件，可以包括：多個有源圖案，在水平方向上延伸并且在垂直方向上彼此間隔開；隔離層，限定有源圖案；在有源圖案和隔離層上在垂直方向上延伸的多個柵極圖案，所述柵極圖案在水平方向上彼此間隔開；多個下配線，在柵極圖案上方在水平方向上延伸并且在垂直方向上彼此間隔開，下配線具有直線形狀；多個上配線，在下配線上方在垂直方向上延伸并且在水平方向上彼此間隔開，上配線具有直線形狀。

在示例實施方式中，下配線和上配線可以不包括突起或者分支部分。

在示例實施方式中，邏輯半導(dǎo)體器件可以還包括：將柵極圖案或者有源圖案連接到下配線的第一接觸；以及連接上配線和下配線的第二接觸。

在示例實施方式中，上配線可以用作輸入/輸出引腳，下配線可以用作柵極拾取配線和電源軌。

根據(jù)示例實施方式，邏輯半導(dǎo)體器件包括：有源圖案；在有源圖案上的柵極圖案；上配線，與柵極圖案對準并且在第一方向上延伸；以及下配線，在柵極圖案和上配線之間并且與有源圖案對準從而在第二方向上延伸，上配線橫跨(cross-over)下配線。

在示例實施方式中，邏輯半導(dǎo)體器件可以還包括：在上配線和下配線之間的層間絕緣層；以及延伸穿過層間絕緣層從而將下配線連接到上配線的接觸。

在示例實施方式中，上配線的邊緣是基本上直的而沒有偏離第一方向，下配線的邊緣是基本上直的而沒有偏離第二方向。

在示例實施方式中，下配線是多個下配線中的一個，多個下配線包括電源軌，電源軌在第一方向上具有比多個下配線中的其他下配線的寬度大的寬度。

在示例實施方式中，邏輯半導(dǎo)體器件可以還包括絕緣阻擋物，配置為將下配線劃分為第一下配線部分和第二下配線部分。

在示例實施方式中，有源圖案是第一有源圖案，柵極圖案是第一柵極圖案，邏輯半導(dǎo)體器件還包括：第二有源圖案；在第二有源圖案上的第二柵極圖案；在第一柵極圖案上的第一柵極接觸；在第二柵極圖案上的第二柵極接觸；第一接觸，將第一下配線部分連接到第一柵極接觸；以及第二接觸，將第二下配線部分連接到第二柵極接觸。

在示例實施方式中，邏輯半導(dǎo)體器件還包括：在柵極圖案上的柵極接觸；多個層間絕緣層，在上配線與柵極接觸之間；以及貫穿接觸，延伸穿過多個層間絕緣層從而將上配線連接到柵極接觸。

在示例實施方式中，下配線是多個下配線中的一個，邏輯半導(dǎo)體器件還包括：多個絕緣阻擋物，多個下配線的每個被多個絕緣阻擋物中的至少一個分為多個部分。

在示例實施方式中，當從平面圖觀看邏輯半導(dǎo)體器件時，邏輯半導(dǎo)體器件多個絕緣阻擋物沿第二方向布置為交錯構(gòu)造。

應(yīng)當注意到，關(guān)于一個實施方式描述的發(fā)明構(gòu)思的多個方面可以在不同實施方式中合并，雖然沒有對其進行具體地描述。即，任何實施方式的全部實施方式和/或特征可以以任何方式和/或組合而合并。發(fā)明構(gòu)思的這些及其他方面在以下闡明的說明書被詳細描述。

附圖說明

從以下結(jié)合附圖的詳細說明，示例實施方式將被更清楚地理解。圖1至47表示如這里描述的非限制示例實施方式。

圖1是示出根據(jù)發(fā)明構(gòu)思的示例實施方式的邏輯半導(dǎo)體器件的俯視平面圖；

圖2和3分別是沿圖1中顯示的線I-I’和II-II’截取的截面圖；

圖4是示出根據(jù)發(fā)明構(gòu)思的示例實施方式的邏輯半導(dǎo)體器件的俯視平面圖；

圖5、6、7和8分別是沿圖4中顯示的線I-I’、II-II’、III-III’和IV-IV’截取的截面圖；

圖9是示出根據(jù)發(fā)明構(gòu)思的示例實施方式的邏輯半導(dǎo)體器件的俯視平面圖；

圖10、11和12分別是沿圖9中顯示的線II-II’、IV-IV’和V-V’截取的截面圖；

圖13是示出根據(jù)發(fā)明構(gòu)思的示例實施方式的邏輯半導(dǎo)體器件的俯視平面圖；

圖14和15分別是沿圖13中顯示的線II-II’和IV-IV’截取的截面圖；

圖16是示出根據(jù)發(fā)明構(gòu)思的示例實施方式的邏輯半導(dǎo)體器件的俯視平面圖；

圖17、18、19和20分別是沿圖16中顯示的線I-I’、II-II’、III-III’和IV-IV’截取的截面圖；

圖21是示出根據(jù)發(fā)明構(gòu)思的示例實施方式的邏輯半導(dǎo)體器件的俯視平面圖；

圖22和23分別是沿圖21中顯示的線IV-IV’和V-V’截取的截面圖；

圖24是示出根據(jù)發(fā)明構(gòu)思的示例實施方式的邏輯半導(dǎo)體器件的俯視平面圖；

圖25是沿圖24中顯示的線I-I’截取的截面圖；

圖26至44是示出根據(jù)發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的制造方法的俯視平面圖和截面圖；以及

圖45、46和47是示出根據(jù)發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的制造方法的截面圖。

具體實施方式

在下文將參考附圖更充分地描述各種示例實施方式，在附圖中示出了一些示例實施方式。然而，本發(fā)明構(gòu)思可以以許多不同的形式實施，并且不應(yīng)該理解為限于在此闡述的示例實施方式。而是，提供這些示例實施方式使得本說明徹底和完整，并將向本領(lǐng)域技術(shù)人員充分傳達本發(fā)明構(gòu)思的范圍。在附圖中，為了清晰可以夸大層和區(qū)域的尺寸和相對尺寸。

將理解，當元件或?qū)颖环Q為“在”另一元件或?qū)印吧稀薄ⅰ斑B接到”或“聯(lián)接到”另一元件或?qū)訒r，它可以直接在另一元件或?qū)由?、直接連接到或聯(lián)接到另一元件或?qū)?，或者可以存在插入元件或?qū)?。相反，當元件被稱為“直接在”另一元件或?qū)印吧稀薄ⅰ爸苯舆B接到”或“直接聯(lián)接到”另一元件或?qū)訒r，不存在插入元件或?qū)印Ｔ谡麄€說明中，相同的附圖標記始終指的是相同的元件。如在此所用的，術(shù)語“和/或”包括一個或多個相關(guān)所列項目的任何及所有組合。

將理解，盡管術(shù)語第一、第二、第三、第四等在這里可以用于描述各種元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分不應(yīng)該被這些術(shù)語限制。這些術(shù)語僅用于區(qū)分一個元件、組件、區(qū)域、層或部分與另一區(qū)域、層或部分。因此，在下面討論的第一元件、組件、區(qū)域、層或部分可以被稱為第二元件、組件、區(qū)域、層或部分而不背離本發(fā)明構(gòu)思的教導(dǎo)。

為了便于描述，空間關(guān)系術(shù)語，諸如“在...之下”、“在...下面”、“下”、“上面”、“上”等等，在這里可以用于描述一個元件或特征與其他(諸)元件或特征如附圖所示的關(guān)系。將理解，空間關(guān)系術(shù)語旨在包括除圖中所示的取向之外器件在使用或操作中的不同的取向。例如，如果在附圖中的器件被翻轉(zhuǎn)，被描述為“在”其他元件或特征“下面”或“之下”的元件將取向為在其他元件或特征“之上”。因此，示范性術(shù)語“在...下面”可以包括上面和下面兩個取向。器件可以被不同地定向(旋轉(zhuǎn)90度或在其他的取向)，相應(yīng)地解釋這里使用的空間關(guān)系描述符。

在此使用的術(shù)語僅僅是為了描述特定示例實施方式的目的，而非旨在限制本發(fā)明構(gòu)思。如在此所用的，單數(shù)形式“一”和“該”旨在也包括復(fù)數(shù)形式，除非上下文清楚地另有指示。將進一步理解，術(shù)語“包括”和/或“包含”當在本說明書中使用時，指定存在所述特征、整體、步驟、操作、元件和/或組件，但是不排除一個或多個其他特征、整體、步驟、操作、元件、組件和/或其組的存在或添加。

這里參照截面圖示描述了示例實施方式，該截面圖示是理想化示例實施方式(以及中間結(jié)構(gòu))的示意圖。因而，例如由制造技術(shù)和/或公差引起的圖示形狀的偏離是可能發(fā)生的。因此，示例實施方式不應(yīng)該被理解為限于在此示出的區(qū)域的特定形狀，而是包括例如由制造引起的形狀的偏差。例如，示出為矩形的注入?yún)^(qū)域通常具有圓化或彎曲的特征和/或在其邊緣的注入濃度的梯度，而不是從注入?yún)^(qū)域至非注入?yún)^(qū)域的二元變化。同樣地，通過注入形成的埋入?yún)^(qū)可以導(dǎo)致在埋入?yún)^(qū)與通過其發(fā)生注入的表面之間的區(qū)域中的一些注入。因此，在附圖中示出的區(qū)域本質(zhì)上是示意性的，它們的形狀并非要示出器件的區(qū)域的實際形狀，并非旨在限制該本發(fā)明構(gòu)思的范圍。除非另外限定，否則在此使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)具有本發(fā)明構(gòu)思所屬領(lǐng)域的普通技術(shù)人員通常理解的相同的含義。將進一步理解，術(shù)語，諸如那些在通用詞典中限定的術(shù)語，應(yīng)該理解為具有與它們在相關(guān)技術(shù)和本說明書的語境中的含義一致的含義，而不應(yīng)理解為理想化或過度形式化的含義，除非在此明確地如此限定。

如本發(fā)明人所理解的，根據(jù)在此描述的各種實施方式的器件和器件的形成方法可以實施為微電子器件諸如集成電路，其中根據(jù)在此描述的各種實施方式的多個器件集成在同一微電子器件中。因此，在此示出的截面圖可以在微電子器件的兩個不同的方向上重復(fù)，這兩個不同的方向不必是正交的。因此，基于微電子器件的功能，包含根據(jù)在此描述的各種實施方式的器件的微電子器件的平面圖可以包括呈陣列和/或二維圖案的多個器件。

根據(jù)微電子器件的功能，根據(jù)在此描述的各種實施方式的器件可以散置在其他器件當中。此外，根據(jù)在此說明的各種實施方式的微電子器件可以在與所述兩個不同方向正交的第三方向上重復(fù)，以提供三維集成電路。因此，在此示出的(諸)截面圖提供對于根據(jù)在此描述的各種實施方式的多個器件的支持，該多個器件在平面圖中沿兩個不同方向延伸和/或在透視圖中在三個不同方向延伸。例如，當在器件/結(jié)構(gòu)的截面圖中示出單個有源區(qū)時，該器件/結(jié)構(gòu)可以包括多個有源區(qū)和在其上的晶體管結(jié)構(gòu)(或存儲單元結(jié)構(gòu)、柵極結(jié)構(gòu)等等，視情況而定)，這將由器件/結(jié)構(gòu)的平面圖來說明。

圖1是示出根據(jù)發(fā)明構(gòu)思的示例實施方式的邏輯半導(dǎo)體器件的俯視平面圖。圖2和3分別是沿圖1中顯示的線I-I’和II-II’截取的截面圖。

可以在平面圖中彼此平行并且可以彼此垂直的兩個方向被定義為第一方向和第二方向。第一方向和第二方向的定義在圖4至25中是相同的。

例如，第一方向可以指的是有源圖案105延伸的方向或者水平方向。第二方向可以指的是柵極圖案110延伸的方向或者垂直方向。

在一些示例實施方式中，圖1可以表示用于邏輯標準單元的電路設(shè)計的布局。在這種情況下，圖1至3中示出的邏輯半導(dǎo)體器件可以提供為標準單元庫(standard cell library)。

在一些實施方式中，邏輯半導(dǎo)體器件可以包括鰭型場效應(yīng)晶體管(FinFET)。

參照圖1至3，邏輯半導(dǎo)體器件可以包括有源圖案105、柵極圖案110、下配線150、上配線170和接觸。接觸可以包括有源接觸115、柵極接觸125、第一接觸135和第二接觸165。

有源圖案105可以具有由隔離層102限定的線圖案形狀。例如，有源圖案105可以通過在半導(dǎo)體基板上執(zhí)行淺溝槽隔離(STI)工藝而形成。在一些實施方式中，有源圖案105可以從隔離層102的頂表面突出，并且可以用作半導(dǎo)體鰭。

如上所述，有源圖案105可以在第一方向上延伸。

在示例實施方式中，邏輯半導(dǎo)體器件或者半導(dǎo)體基板可以包括第一區(qū)域I、第二區(qū)域II和第三區(qū)域III。例如，第一區(qū)域I和第三區(qū)域III可以分別相應(yīng)于P溝道金屬氧化物半導(dǎo)體(PMOS)區(qū)域和N溝道金屬氧化物半導(dǎo)體(NMOS)區(qū)域。第二區(qū)域II可以分配在第一區(qū)域I和第三區(qū)域III之間，并且可以相應(yīng)于STI區(qū)域。

有源圖案105可以包括分別形成在第一區(qū)域I和第三區(qū)域III中的第一有源圖案105a和第二有源圖案105b。

柵極圖案110可以設(shè)置在有源圖案105和隔離層102上。如上所述，柵極圖案110可以在第二方向上延伸。多個柵極圖案110可以沿第一方向布置。例如，第一柵極圖案110a、第二柵極圖案110b和第三柵極圖案110c可以沿第一方向布置。

如圖1所示，柵極圖案110之一可以在第一至第三區(qū)域I、II和III上連續(xù)地延伸，并且可以交叉多個有源圖案105(例如，第一和第二有源圖案105a和105b)。

在一些實施方式中，柵極圖案110可以具有包括柵絕緣圖案的多層層疊結(jié)構(gòu)、柵電極以及柵極掩模。柵極間隔物可以進一步形成在柵極圖案110的側(cè)壁上。

如圖2和3所示出的，覆蓋柵極圖案110的下絕緣層120可以形成在有源圖案110和隔離層102上。

有源接觸115可以延伸穿過下絕緣層120，并且可以與有源圖案105接觸。在示例實施方式中，雜質(zhì)區(qū)(未示出)可以形成在有源圖案105的鄰近于柵極圖案110的上部分處。雜質(zhì)區(qū)可以用作例如源極/漏極區(qū)。有源接觸115可以與雜質(zhì)區(qū)接觸或者電連接到雜質(zhì)區(qū)。

在一些實施方式中，F(xiàn)inFET可以由雜質(zhì)區(qū)和柵極圖案110限定。

如圖3所示，柵極接觸125可以與下絕緣層120中的柵極圖案110接觸或者電連接到下絕緣層120中的柵極圖案110。在一些實施方式中，可以對于每至少一個柵極圖案110單獨地提供柵極接觸125。例如，如圖1所示，可以為第一柵極圖案110a和第二柵極圖案110b的每個提供一個柵極接觸125。

在一些實施方式中，覆蓋柵極圖案110的鈍化層可以形成在下絕緣層120上，柵極接觸125可以延伸穿過鈍化層以被設(shè)置在柵極圖案110上。

覆蓋有源接觸115和柵極接觸125的第一絕緣中間層130可以形成在下絕緣層120上。

第一接觸135可以延伸穿過第一絕緣中間層130，并且可以與有源接觸115和柵極接觸125接觸或者電連接到有源接觸115和柵極接觸125。

第二絕緣中間層140可以形成在第一絕緣中間層130上。下配線150可以設(shè)置在第一絕緣中間層130上，并且可以形成在第二絕緣中間層140中。

下配線150可以在第一方向(例如，有源圖案105的方向)上延伸，并且多個下配線150可以沿第二方向布置。

例如，下配線150可以包括第一至第四下配線150a至150d。第一下配線150a、第二下配線150b和第三下配線150c可以分別設(shè)置在第一區(qū)域I、第二區(qū)域II和第三區(qū)域III中。

在示例實施方式中，第一下配線150a和第三下配線150c可以經(jīng)由第一接觸135和有源接觸115電連接到有源圖案105。第二下配線150b可以經(jīng)由第一接觸135電連接到柵極接觸125。因此，柵極圖案110的拾取(pick-up)操作可以通過第二下配線150b實現(xiàn)。

多個第二下配線150b可以布置在第二區(qū)域II中。例如，兩個第二下配線150b可以布置在第二區(qū)域II中用于第一柵極圖案110a或者第二柵極圖案110b的柵極拾取。

第四下配線150d可以設(shè)置在邏輯半導(dǎo)體器件的外圍部分處。例如，兩個第四下配線150d可以設(shè)置在邏輯半導(dǎo)體器件的第二方向上的兩個外圍部分處。

在示例實施方式中，第四下配線150d可以用作電源軌(power rail)(例如，VDD線或者VSS線)。在一些實施方式中，第四下配線150d可以具有大于第一至第三下配線150a、150b和150c的每個的寬度(例如，在第二方向上的寬度)。因此，電源軌的電阻可以減小以改善邏輯半導(dǎo)體器件的操作。

如上所述，可以通過下配線150實現(xiàn)水平布線(routing)(例如，在有源圖案105的方向或者在第一方向)。

第三絕緣中間層160可以形成在第二絕緣中間層140上并且可以覆蓋下配線150。

上配線170可以設(shè)置在第三絕緣中間層160上。上配線170可以在下配線150上方延伸以交叉多個下配線150。

在示例實施方式中，上配線170可以疊加在柵極圖案110上方，并且可以在與柵極圖案110相同的方向上延伸。例如，上配線170可以在第二方向上延伸，并且多個上配線170可以沿第一方向布置。垂直布線(例如，在柵極圖案110的方向或者在第二方向上)可以通過上配線170實現(xiàn)。

根據(jù)柵極圖案110a、110b和110c的布置，上配線170可以包括第一上配線170a、第二上配線170b和第三上配線170c。

上配線170可以經(jīng)由第二接觸165電連接到下配線150。

在一些實施方式中，如圖1和3所示，第一上配線170a和第二上配線170b可以經(jīng)由第二接觸165電連接到第二下配線150b，并且也可以經(jīng)由第一接觸135電連接到柵極接觸125。因此，第一上配線170a和第二上配線170b可以與第二下配線150b結(jié)合，并且第一柵極圖案110a或者第二柵極圖案110b的柵極拾取可以通過柵極接觸125實現(xiàn)。

在一些實施方式中，如圖3所示，第二接觸165、第一接觸135和柵極接觸125可以沿邏輯半導(dǎo)體器件的高度方向基本上彼此交疊。

在一些實施方式中，如圖1所示，第三上配線170c可以經(jīng)由第二接觸165電連接到第一下配線150a和/或第三下配線150c。因此，上配線170可以用作邏輯半導(dǎo)體器件的輸入/輸出引腳。

根據(jù)如上所述的示例實施方式，下配線150和上配線170的每個可以僅在一個方向上延伸，并且可以是單向的。在一些實施方式中，下配線150和上配線170可以不包括在不同方向上延伸的分支部分或者突出部分。因此，可以獲得用于形成配線的圖案化容限，并且工藝復(fù)雜性可以減小。

另外，下配線150和上配線170可以被放置為在不同的配線層彼此交叉，并且可以經(jīng)由接觸電連接到彼此。因此，可以克服圖案化工藝的分辨率極限，可以實現(xiàn)在水平方向和豎直方向上的配線布線(wiring routing)。

圖4是示出根據(jù)發(fā)明構(gòu)思的示例實施方式的邏輯半導(dǎo)體器件的俯視平面圖。圖5、6、7和8分別是沿圖4中顯示的線I-I’、II-II’、III-III’和IV-IV’截取的截面圖。

圖4至8中示出的邏輯半導(dǎo)體器件可以具有與圖1至3的邏輯半導(dǎo)體器件基本上相同或者類似的元件和/或構(gòu)造，除了配線和接觸的構(gòu)造之外。因此，這里省略了重復(fù)的元件和/或結(jié)構(gòu)的詳細說明，相同的附圖標記用于表示相同的元件。

參照圖4至8，如同還參照圖1至3描述的，邏輯半導(dǎo)體器件可以包括分別提供為例如PMOS區(qū)域、STI區(qū)域和NMOS區(qū)域的第一區(qū)域I、第二區(qū)域II和第三區(qū)域III。第一有源圖案105a和第二有源圖案105b可以分別設(shè)置在第一區(qū)域I和第三區(qū)域III中。隔離層102可以在第二區(qū)域II中被暴露。

有源圖案105可以在第一方向上延伸，柵極圖案110可以在第二方向上延伸以交叉多個有源圖案105。例如，柵極圖案110可以包括沿第一方向布置的第一至第四柵極圖案110a至110d。

下配線150可以在第一方向上延伸。在示例實施方式中，圖1至3中示出的第二下配線150b可以被省略。因此，下配線150可以包括分別設(shè)置在第一區(qū)域I和第三區(qū)域III中的第一下配線150a和第三下配線150c，并且可以不設(shè)置在第二區(qū)域II中。另外，在邏輯半導(dǎo)體器件的外圍部分處用作電源軌的第四下配線150d可以包括在下配線150中。

上配線170可以在第二方向上延伸，并且可以基本上疊加在柵極圖案110上方。根據(jù)柵極圖案110a至110d的布置，上配線170可以包括第一至第四上配線170a至170d。

第一下配線150a和第三下配線150c可以經(jīng)由有源接觸115和第一接觸135電連接到例如形成在有源圖案105的上部分處的雜質(zhì)區(qū)。

如圖4和6所示出的，例如，柵極接觸125可以設(shè)置在第一至第三柵極圖案110a、110b和110c的每個的在第二區(qū)域II中的一部分上。

在示例實施方式中，第一至第三上配線170a、170b和170c可以經(jīng)由貫穿接觸163分別電連接到第一至第三柵極圖案110a、110b和110c。

貫穿接觸163可以延伸穿過多個配線層或者多個絕緣中間層以接觸柵極接觸125的頂表面。貫穿接觸163可以具有大于有源接觸115、第一接觸135和第二接觸165的每個的長度或者高度。

在一些實施方式中，貫穿接觸163可以延伸穿過第三至第一絕緣中間層160、140和130以設(shè)置在柵極接觸125上。

例如，第四上配線170d可以經(jīng)由第二接觸165電連接到第一下配線150a和/或第三下配線150c。因此，上配線170可以用作邏輯半導(dǎo)體器件的輸入/輸出引腳。

根據(jù)如上所述的示例實施方式，下配線150可以在第二區(qū)域II中被省略，上配線170可以經(jīng)由貫穿接觸163直接連接到柵極接觸125。因此，可以在實現(xiàn)柵極拾取操作時獲得用于下配線150的圖案化容限。

圖9是示出根據(jù)發(fā)明構(gòu)思的示例實施方式的邏輯半導(dǎo)體器件的俯視平面圖。圖10、11和12分別是沿圖9中顯示的線II-II’、IV-IV’和V-V’截取的截面圖。

圖9至12中示出的邏輯半導(dǎo)體器件可以具有與圖1至3和/或圖4至8的邏輯半導(dǎo)體器件基本上相同或者類似的元件和/或構(gòu)造，除了配線的構(gòu)造和增加了絕緣阻擋物之外。因此，這里省略了重復(fù)的元件和/或結(jié)構(gòu)的詳細說明，相同的附圖標記用于表示相同的元件。

參照圖9至12，如同還參照圖1至3或者圖4至8描述的，邏輯半導(dǎo)體器件可以包括分別提供為例如PMOS區(qū)域、STI區(qū)域和NMOS區(qū)域的第一區(qū)域I、第二區(qū)域II和第三區(qū)域III。第一有源圖案105a和第二有源圖案105b可以分別設(shè)置在第一區(qū)域I和第三區(qū)域III中。隔離層102可以在第二區(qū)域II中被暴露。

有源圖案105可以在第一方向上延伸，柵極圖案110可以在第二方向上延伸。柵極圖案110可以交叉多個有源圖案105。例如，柵極圖案110可以包括沿第一方向布置的第一至第四柵極圖案110a至110d。

下配線150可以包括第一至第四下配線150a至150d。第一下配線150a、第二下配線150b和第三下配線150c可以分別設(shè)置在第一區(qū)域I、第二區(qū)域II和第三區(qū)域III中。另外，第四下配線150d可以包括在下配線150中。第四下配線150d可以設(shè)置在邏輯半導(dǎo)體器件的外圍部分處，并且可以用作電源軌。

在示例實施方式中，下配線150可以通過絕緣阻擋物155和157被切割或者分離。絕緣阻擋物可以包括第一絕緣阻擋物155和第二絕緣阻擋物157。

如圖10和11中所示出的，絕緣阻擋物155和157可以設(shè)置在第一絕緣中間層130上，并且可以在與下配線150基本上相同的層。例如，絕緣阻擋物155和157可以包括硅氧化物、硅氮化物或者硅氮氧化物。

第二絕緣阻擋物157可以在邏輯半導(dǎo)體器件的第一方向上設(shè)置在兩個端部或者外圍部分處。下配線150可以通過第二絕緣阻擋物157對每一邏輯標準單元分段。

在示例實施方式中，第二下配線150b可以通過至少一個第一絕緣阻擋物155被切割或者劃分。例如，如圖10所示，第二下配線150b可以通過兩個第一絕緣阻擋物155被分成三段。

在一些實施方式中，第二下配線150b可以具有大于第一和第三下配線150a和150c中的每個的寬度(例如，在第二方向上的寬度)。在實施方式中，在第一方向上延伸的一個第二下配線150b可以設(shè)置在第二區(qū)域II中，并且可以通過第一絕緣阻擋物155被分成多個段(例如，三段)。

第二下配線150b可以通過第一絕緣阻擋物155被劃分，使得可以對每一柵極圖案110(例如，第一柵極圖案110a和第二柵極圖案110b)實現(xiàn)柵極拾取。因此，可以實現(xiàn)柵極拾取而沒有沿如圖1所示的第二方向形成多個第二下配線150b。因此，第二區(qū)域II中的第二下配線150b的寬度可以相對增加，可以額外地獲得用于形成配線的圖案化容限。

在一些實施方式中，包括柵極接觸125、第一接觸135和第二接觸165的柵極拾取單元(pick-up unit)可以通過第一絕緣阻擋物155被劃分，多個柵極拾取單元可以在第二區(qū)域II中沿第一方向布置。

上配線170可以在第二方向上延伸，并且可以基本上疊加在柵極圖案110上方。因此，第一至第四上配線170a至170d可以根據(jù)第一至第四柵極圖案110a至110d的布置而布置。

上配線170可以用作例如輸入/輸出引腳，該輸入/輸出引腳可以連接到通過第一絕緣阻擋物155劃分的第二下配線150b的每個段。例如，柵極接觸125可以設(shè)置在第一柵極圖案110a和第二柵極圖案110b的每個上，并且第二下配線150b的段可以經(jīng)由第一接觸135電連接到柵極接觸125。第一上配線170a和第二上配線170b的每個可以經(jīng)由第二接觸165電連接到第二下配線150b的段。

在一些實施方式中，如圖10所示，柵極接觸125、第一接觸135和第二接觸165可以在第一柵極圖案110a和第二柵極圖案110b上在邏輯半導(dǎo)體器件的高度方向上彼此交疊。

在第三柵極圖案110c和第四柵極圖案110d上的用于連接輸入/輸出引腳的第二接觸165可以在平面圖中被2維地排列。例如，在第三柵極圖案110c上的用于連接輸入/輸出引腳的第二接觸165可以關(guān)于第二下配線150b和第一接觸135彼此面對。在第四柵極圖案110d上的用于連接輸入/輸出引腳的第二接觸165可以直接設(shè)置在第二下配線150b上以被電連接到第四上配線170d。

如上所述，第二下配線150b可以通過第一絕緣阻擋物155被分成多個段，因此，可以實現(xiàn)引腳交換。因此，由于下配線150和第二接觸165的交疊所致的圖案化容限的減小可以減輕。

圖13是示出根據(jù)發(fā)明構(gòu)思的示例實施方式的邏輯半導(dǎo)體器件的俯視平面圖。圖14和15分別是沿圖13中顯示的線II-II’和IV-IV’截取的截面圖。

圖13至15中示出的邏輯半導(dǎo)體器件可以具有與圖1至3和/或圖9至12的邏輯半導(dǎo)體器件基本上相同或者類似的元件和/或構(gòu)造，除了配線和絕緣阻擋物的構(gòu)造之外。因此，這里省略了重復(fù)的元件和/或結(jié)構(gòu)的詳細說明，相同的附圖標記用于表示相同的元件。

參照圖13至15，如同還參照圖1至3或者圖9至12描述的，邏輯半導(dǎo)體器件可以包括分別提供為例如PMOS區(qū)域、STI區(qū)域和NMOS區(qū)域的第一區(qū)域I、第二區(qū)域II和第三區(qū)域III。第一有源圖案105a和第二有源圖案105b可以分別設(shè)置在第一區(qū)域I和第三區(qū)域III中。隔離層102可以在第二區(qū)域II中被暴露。

有源圖案105可以在第一方向上延伸，柵極圖案110可以在第二方向上延伸。柵極圖案110可以交叉多個有源圖案105。例如，柵極圖案110可以包括沿第一方向布置的第一至第四柵極圖案110a至110d。

下配線150可以在第一方向上延伸。下配線150可以包括分別設(shè)置在第一區(qū)域I、第二區(qū)域II和第三區(qū)域III中的第一下配線150a、第二下配線150b和第三下配線150c。另外，第四下配線150d可以包括在下配線150中。第四下配線150d可以設(shè)置在邏輯半導(dǎo)體器件的外圍部分處，并且可以用作電源軌。

如同也在圖1中示出的，多個第二下配線150b可以設(shè)置在第二區(qū)域II中。如同也在圖9至12中示出的，絕緣阻擋物156和157可以提供為切割或者劃分下配線150。絕緣阻擋物可以包括第一絕緣阻擋物156和第二絕緣阻擋物157。

如同也在圖9至12中示出的，第二絕緣阻擋物157可以設(shè)置在邏輯半導(dǎo)體器件的第一方向上的兩個端部或者外圍部分處以限定下配線150或者將下配線150分段。

第一絕緣阻擋物156可以設(shè)置在第二區(qū)域II中以劃分第二下配線150b。在示例實施方式中，第一絕緣阻擋物156可以設(shè)置在柵極圖案110和第二下配線150b的一些交叉區(qū)域處。第一絕緣阻擋物156可以在平面圖中2維地布置。例如，第一絕緣阻擋物156可以沿第一方向布置為交錯構(gòu)造。

因此，通過第一絕緣阻擋物156劃分的柵極拾取單元也可以在第二區(qū)域II中布置為交錯構(gòu)造。如圖14所示，柵極拾取單元可以包括在邏輯半導(dǎo)體器件的高度方向上交疊的柵極接觸125、第一接觸135和第二接觸165。

如上所述，即使當多個第二下配線150b(例如，兩個第二下配線150b)可以設(shè)置在第二區(qū)域II中時，第二下配線150b也可以利用第一絕緣阻擋物156被分成多個段。因此，柵極拾取單元可以2維地布置或者布置為交錯構(gòu)造，并且用于形成柵極拾取單元的圖案化容限可以增加。

上配線170可以在第二方向上延伸，并且可以根據(jù)第一至第四柵極圖案110a至110d的布置而包括第一至第四上配線170a至170d。

在一些實施方式中，第一至第三上配線170a、170b和170c可以設(shè)置在第一絕緣阻擋物156上方。第四上配線170d可以經(jīng)由第二接觸165電連接到第一下配線150a和第三下配線150c，用于連接輸入/輸出引腳。

如同還參照圖9至12描述的，通過第一絕緣阻擋物156，引腳交換可以與柵極拾取分離(gate pick-up separation)一起實現(xiàn)。

圖16是示出根據(jù)發(fā)明構(gòu)思的示例實施方式的邏輯半導(dǎo)體器件的俯視平面圖。圖17、18、19和20分別是沿圖16中顯示的線I-I’、II-II’、III-III’和IV-IV’截取的截面圖。

參照圖16至20，邏輯半導(dǎo)體器件可以包括分別提供為例如PMOS區(qū)域、STI區(qū)域和NMOS區(qū)域的第一區(qū)域I、第二區(qū)域II和第三區(qū)域III。第一有源圖案105a和第二有源圖案105b可以分別設(shè)置在第一區(qū)域I和第三區(qū)域III中。隔離層102可以暴露在第二區(qū)域II中。

有源圖案105可以在第一方向上延伸，柵極圖案110可以在第二方向上延伸。柵極圖案110可以交叉多個有源圖案105。例如，柵極圖案110可以包括沿第一方向布置的第一至第四柵極圖案110a至110d。

如圖17所示，有源接觸115可以在第一下絕緣層120a中延伸以接觸有源圖案105。例如，有源接觸115可以接觸或者電連接到形成在有源圖案105的鄰近于柵極圖案110的上部分處的雜質(zhì)區(qū)(未示出)。

第二下絕緣層120b可以形成在第一下絕緣層120a上。柵極接觸126可以延伸共同穿過第二下絕緣層120b和第一下絕緣層120a以接觸或者電連接到柵極圖案110。

在一些實施方式中，可以對于柵極圖案110的每至少一個柵極圖案110提供柵極接觸126。例如，如圖16所示，可以為第一柵極圖案110a、第二柵極圖案110b和第三柵極圖案110c中的每一個提供一個柵極接觸126。

在示例實施方式中，在第一方向(例如，有源圖案105的方向)上延伸的子配線127可以設(shè)置在第一下絕緣層120a上。子配線127可以形成在第二下絕緣層120b中。

例如，如圖16所示，子配線127可以包括分別設(shè)置在第一區(qū)域I和第三區(qū)域III中的第一子配線127a和第三子配線127c。另外，兩個第四子配線127d可以設(shè)置在邏輯半導(dǎo)體器件的第二方向上的兩個外圍部分處。

在一些示例實施方式中，子配線127可以與有源接觸115是一體的。在這種情況下，子配線127和有源接觸115可以提供為基本上一體的或者整體的構(gòu)件。

在一些示例實施方式中，子配線127的頂表面可以與柵極接觸126的頂表面共面。在一些實施方式中，子配線127和柵極接觸126可以通過基本上相同的沉積工藝和/或鍍敷工藝形成。

在實施方式中，有源接觸115、子配線127和柵極接觸126可以通過三重鑲嵌工藝同時形成。

如上所述，可以通過子配線127實現(xiàn)邏輯半導(dǎo)體的水平布線(例如，在有源圖案105的方向或者在第一方向)。

覆蓋子配線127和柵極接觸126的第一絕緣中間層130可以形成在第二下絕緣層120b上。

下配線152可以設(shè)置在第一絕緣中間層130上。下配線152可以在子配線127上方延伸以交叉多個子配線127。

在示例實施方式中，下配線152可以基本上疊加在柵極圖案110上方，并且可以在與柵極圖案110基本上相同的方向上延伸。例如，下配線152可以在第二方向上延伸，并且多個下配線152可以沿第一方向布置。

根據(jù)第一至第四柵極圖案110a、110b、110c和110d的布置，下配線152可以包括第一至第四下配線152a、152b、152c和152d。

在示例實施方式中，垂直布線(例如，在柵極圖案110的方向上或者在第二方向上)可以通過下配線152實現(xiàn)。

下配線152可以經(jīng)由穿過第一絕緣中間層130形成的第一接觸137電連接到柵極接觸126或者子配線127。

例如，如圖16和18所示出的，第一下配線152a、第二下配線152b和第三下配線152c可以經(jīng)由第一接觸137電連接到每個柵極接觸126。因此，第一柵極圖案110a、第二柵極圖案110b或者第三柵極圖案110c的柵極拾取可以通過第一至第三下配線152a、152b和152c以及柵極接觸126而實現(xiàn)。

在一些實施方式中，第一接觸137和柵極接觸126可以沿邏輯半導(dǎo)體器件的高度方向彼此交疊。

在一些實施方式中，如圖16、19和20中所示出的，第四下配線152d可以經(jīng)由第一接觸137電連接到第一子配線127a和/或第三子配線127c。因此，下配線152可以用作邏輯半導(dǎo)體器件的輸入/輸出引腳。

根據(jù)如上所述的示例實施方式，水平布線可以通過整體地連接到有源接觸115的子配線127而實現(xiàn)，并且垂直布線可以通過設(shè)置在子配線127上方的下配線152而實現(xiàn)。因此，雖然可以省略圖1至3中示出的上配線170，但可以實現(xiàn)邏輯半導(dǎo)體器件的雙向布線。此外，邏輯半導(dǎo)體器件的尺寸可以通過省略上配線170而減小。

在一些實施方式中，可以額外設(shè)置上配線。例如，上配線可以經(jīng)由延伸穿過多個絕緣層的貫穿接觸而電連接到第四子配線127d。在實施方式中，上配線可以使用為邏輯半導(dǎo)體器件的電源軌。

圖21是示出根據(jù)發(fā)明構(gòu)思的示例實施方式的邏輯半導(dǎo)體器件的俯視平面圖。圖22和23分別是沿圖21中顯示的線IV-IV’和V-V’截取的截面圖。

圖21至23中示出的邏輯半導(dǎo)體器件可以具有與圖16至20的邏輯半導(dǎo)體器件基本上相同或者類似的元件和/或構(gòu)造，除了第二區(qū)域II中的配線和接觸的構(gòu)造之外。因此，這里省略了重復(fù)的元件和/或結(jié)構(gòu)的詳細說明，相同的附圖標記用于表示相同的元件。

參照圖21至23，如同還參照圖16至20描述的，邏輯半導(dǎo)體器件可以包括配置為實現(xiàn)水平布線的子配線127以及配置為實現(xiàn)垂直布線的下配線152。

子配線127和有源接觸115可以連接到彼此作為基本上一體的或者整體的構(gòu)件，并且可以通過三重鑲嵌工藝與柵極接觸126一起形成。

在示例實施方式中，第二子配線127b可以設(shè)置在第二區(qū)域II中。如圖23所示，例如，第二子配線127b可以經(jīng)由柵極接觸126電連接到第三柵極圖案110c，并且可以經(jīng)由第一接觸137電連接到第四下配線152d。

在一些實施方式中，用于連接輸入/輸出引腳的第一接觸137可以在平面圖中2維地分布在第三柵極圖案110c和第四柵極圖案110d上。例如，在第三柵極圖案110c上用于連接輸入/輸出引腳的第一接觸137可以關(guān)于第二子配線127b在第二方向上彼此面對。在第四柵極圖案110d上的用于連接輸入/輸出引腳的第一接觸137可以直接設(shè)置在第二子配線127b上以電連接到第四下配線152d。

如上所述，引腳交換可以通過增加第二子配線127b而實現(xiàn)。因此，由于子配線127和第一接觸137的交疊所致的圖案化容限的減小可以減輕。

圖24是示出根據(jù)發(fā)明構(gòu)思的示例實施方式的邏輯半導(dǎo)體器件的俯視平面圖。圖25是沿圖24中顯示的線I-I’截取的截面圖。

圖24和25中示出的邏輯半導(dǎo)體器件可以具有與圖21至23的邏輯半導(dǎo)體器件基本上相同或者類似的元件和/或構(gòu)造，除了增加硅化物圖案之外。因此，這里省略了重復(fù)的元件和/或結(jié)構(gòu)的詳細說明，相同的附圖標記用于表示相同的元件。

參照圖24和25，硅化物圖案116可以形成在有源圖案105的鄰近于柵極圖案110的上部分處。例如，一對硅化物圖案116可以關(guān)于一個柵極圖案110彼此面對。

在示例實施方式中，硅化物圖案116可以通過金屬層和有源圖案105的熱反應(yīng)而形成。例如，硅化物圖案116可以包括鈷硅化物(CoSi)或者鎳硅化物(NiSi)。

有源接觸117可以與第一下絕緣層120a中的硅化物圖案116的頂表面接觸。有源接觸117和有源圖案105之間的電阻可以通過硅化物圖案116而減小。

在一些實施方式中，如同還參照圖16至20描述的，水平布線可以通過子配線127實現(xiàn)。垂直布線可以通過設(shè)置在子配線127上方的下配線152實現(xiàn)。子配線127和有源接觸117可以連接到彼此作為基本上一體的或者整體的構(gòu)件。

在一些實施方式中，如同還參照圖21至23描述的，第二子配線127b可以設(shè)置在第二區(qū)域II中，引腳交換可以利用第二子配線127b實現(xiàn)。

在一些示例實施方式中，如圖1至15所示出的，子配線可以被省略，水平布線和垂直布線可以通過下配線和上配線實現(xiàn)。

圖26至44是示出根據(jù)發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的制造方法的俯視平面圖和截面圖。

具體地，圖26、29和32是示出該方法的俯視平面圖。圖27和28是沿圖26中標明的線I-I’截取的截面圖。圖30、34、36和40包括沿圖29和32中標明的線I-I’和II-II’截取的截面圖。圖31、33、37至39以及圖41至44是沿圖29和32中標明的線III-III’截取的截面圖。

圖26至44示出半導(dǎo)體器件的制造方法，該半導(dǎo)體器件可以包括鰭型場效應(yīng)晶體管(FinFET)。例如，圖1至25中示出的邏輯半導(dǎo)體器件的元件和制造工藝將參照圖26至44更具體地描述。

圖1至25中使用的第一方向和第二方向的定義也應(yīng)用到圖26至44中。

參照圖26和27，可以形成從基板200突出的有源圖案205。

基板200可以包括半導(dǎo)體材料諸如Si、Ge、Si-Ge或者III-V族化合物諸如InP、GaP、GaAs、GaSb等等。在一些實施方式中，基板200可以包括絕緣體上硅(SOI)基板或者絕緣體上鍺(GOI)基板。

在示例實施方式中，有源圖案205可以通過淺溝槽隔離(STI)工藝形成。例如，基板200的上部分可以被部分地蝕刻以形成隔離溝槽，然后充分地填充隔離溝槽的絕緣層可以形成在基板200上。絕緣層的上部分可以通過例如CMP工藝平坦化直到基板200的頂表面可以被暴露以形成隔離層202。絕緣層可以由例如硅氧化物形成。

多個突起可以由隔離層202所限定的基板200形成。突起可以定義為有源圖案205。如參照圖1至25描述的，每個有源圖案205可以在第一方向上線性地延伸，多個有源圖案205可以沿第二方向形成。有源圖案205之間的一部分隔離層202可以相應(yīng)于圖1至25中的第二區(qū)域II。

在一些實施方式中，可以執(zhí)行離子注入工藝以在有源圖案205的上部分處形成阱。

在一些實施方式中，有源圖案205可以由額外的溝道層形成。在這種情況下，溝道層可以通過例如選擇性外延生長(SEG)工藝形成在基板200上，STI工藝可以在溝道層上執(zhí)行以形成有源圖案205。在執(zhí)行SEG工藝的同時，諸如硅烷的硅源可以與鍺源或者碳源一起使用，使得應(yīng)力可以施加到溝道層。

參照圖28，隔離層202的上部分可以通過例如回蝕刻工藝去除使得有源圖案205的上部分可以被暴露。從隔離層202的頂表面暴露的有源圖案205的上部分可以定義為有源鰭207。有源鰭207可以在第一方向上延伸，多個有源鰭207可以沿第二方向布置。

參照圖29、30和31，虛設(shè)柵極結(jié)構(gòu)215可以形成在隔離層202和有源鰭207上。

例如，虛設(shè)柵絕緣層、虛設(shè)柵電極層和虛設(shè)柵極掩模層可以順序地形成在有源鰭207和隔離層202上。虛設(shè)柵極掩模層可以通過光刻工藝而圖案化以形成虛設(shè)柵極掩模214。虛設(shè)柵電極層和虛設(shè)柵絕緣層可以利用虛設(shè)柵極掩模214作為蝕刻掩膜被部分地去除以形成虛設(shè)柵極結(jié)構(gòu)215。

虛設(shè)柵極結(jié)構(gòu)215可以包括從有源鰭207和隔離層202順序地層疊的虛設(shè)柵絕緣圖案210、虛設(shè)柵電極212和虛設(shè)柵極掩模214。

例如，虛設(shè)柵絕緣層可以由硅氧化物形成。虛設(shè)柵電極層可以由多晶硅形成。虛設(shè)柵極掩模層可以由硅氮化物形成。

虛設(shè)柵絕緣層、虛設(shè)柵電極層和虛設(shè)柵極掩模層可以通過化學(xué)氣相沉積(CVD)工藝、濺射工藝或者原子層沉積(ALD)工藝形成。在實施方式中，虛設(shè)柵絕緣層可以通過熱氧化工藝形成在有源鰭207上。在這種情況下，虛設(shè)柵絕緣層可以選擇性地形成在有源鰭207的頂表面上。

在示例實施方式中，虛設(shè)柵極結(jié)構(gòu)215可以在第二方向上延伸，并且可以交叉多個有源鰭207。多個虛設(shè)柵極結(jié)構(gòu)215可以沿第一方向形成。

參照圖32和33，柵極間隔物220可以形成在虛設(shè)柵極結(jié)構(gòu)215的側(cè)壁上。

在示例實施方式中，間隔物層可以形成在虛設(shè)柵極結(jié)構(gòu)215、有源鰭207和隔離層202上，間隔物層可以被各向異性地蝕刻以形成柵極間隔物220。間隔物層可以由氮化物例如硅氮化物、硅氮氧化物、硅碳氮化物等等形成。

如圖32所示，柵極間隔物220可以與虛設(shè)柵極結(jié)構(gòu)215一起在第二方向上延伸。

參照圖34和35，有源鰭207的鄰近于柵極間隔物220和/或虛設(shè)柵極結(jié)構(gòu)215的上部分可以被蝕刻以形成凹陷225。

在用于形成凹陷225的蝕刻工藝中，柵極間隔物220可以實質(zhì)上用作蝕刻掩膜。在示例實施方式中，凹陷225的內(nèi)壁可以具有基本上“U”形輪廓，如圖35所示。

在一些實施方式中，凹陷225可以被擴展到隔離層202的頂表面之下的有源圖案205的一部分。

參照圖36和37，可以形成填充凹陷225的源極/漏極層230。

在示例實施方式中，源極/漏極層230可以利用通過凹陷225暴露的有源鰭207的頂表面作為籽晶通過SEG工藝形成。

在一些實施方式中，n型雜質(zhì)源諸如磷化氫(PH3)或者p型雜質(zhì)源諸如乙硼烷(B₂H₆)可以與SEG工藝中的硅源諸如硅烷一起提供。

源極/漏極層230可以垂直地和橫向地生長以具有例如如圖36所示的多邊形截面。在一些實施方式中，源極/漏極層230可以充分地填充凹陷225以接觸柵極間隔物220的下部分。

參照圖38，覆蓋虛設(shè)柵極結(jié)構(gòu)215、柵極間隔物220和源極/漏極層230的下絕緣層235可以形成在有源鰭207和隔離層202上。下絕緣層235的上部分可以通過CMP工藝和/或回蝕刻工藝被平坦化直到柵電極212的頂表面可以被暴露。

在一些實施方式中，虛設(shè)柵極掩模214可以通過CMP工藝被去除，柵極間隔物220的上部分也可以被部分地去除。

下絕緣層235可以通過CVD工藝由例如硅氧化物基材料形成。下絕緣層235可以相應(yīng)于例如圖1至15中示出的下絕緣層120。

參照圖39，虛設(shè)柵電極212和虛設(shè)柵絕緣圖案210可以被去除。因此，暴露有源鰭207的上部分的溝槽(未示出)可以形成在一對柵極間隔物220之間。

暴露的有源鰭207可以被熱氧化以形成中間層240。柵絕緣層242可以沿下絕緣層235的頂表面、溝槽的內(nèi)壁以及中間層240和隔離層202的頂表面形成，并且緩沖層244可以形成在柵絕緣層242上。填充溝槽的剩余部分的柵電極層246可以形成在緩沖層244上。

柵絕緣層242可以由具有高介電常數(shù)(高k)的金屬氧化物諸如鉿氧化物、鉭氧化物和/或鋯氧化物形成。緩沖層244可以被包括用于調(diào)節(jié)柵電極的功函數(shù)。緩沖層244可以由金屬氮化物諸如鈦氮化物、鉭氮化物和/或鋁氮化物形成。柵電極層246可以由具有低電阻的金屬諸如鋁、銅、鎢等等形成。

柵絕緣層242、緩沖層244和柵電極層246可以通過CVD工藝、ALD工藝、PVD工藝等等形成。在一些實施方式中，中間層240也可以通過沉積工藝諸如CVD工藝或者ALD工藝形成。在這種情況下，中間層240可以具有與柵絕緣層242基本上相同或者類似的輪廓。

參照圖40和41，柵電極層246、緩沖層244和柵絕緣層242的上部分可以通過例如CMP工藝被平坦化直到下絕緣層235的頂表面可以被暴露。

在平坦化工藝之后，包括中間層240、柵絕緣圖案243、緩沖圖案245和柵電極247的柵極結(jié)構(gòu)可以被限定在溝槽中。具有FinFET結(jié)構(gòu)的NMOS晶體管或者PMOS晶體管可以由柵極結(jié)構(gòu)和源極/漏極層230限定。在示例實施方式中，柵極結(jié)構(gòu)可以相應(yīng)于圖1至25中示出的柵極圖案110。

鈍化層250可以形成在下絕緣層235、柵極間隔物220和柵極結(jié)構(gòu)上。鈍化層250可以通過CVD工藝由氮化物基材料諸如硅氮化物或者硅氮氧化物形成。覆蓋柵極結(jié)構(gòu)的鈍化層250的一部分可以用作柵極掩模。

參照圖42，可以形成電連接到源極/漏極層230的有源接觸265。

在示例實施方式中，鈍化層250和下絕緣層235可以被部分地蝕刻以形成接觸孔255，源極/漏極層230可以通過接觸孔255被暴露。

在一些實施方式中，在執(zhí)行用于形成接觸孔255的蝕刻工藝的同時，源極/漏極層230的上部分可以被部分地去除。因此，接觸孔255可以被部分地插入到源極/漏極層230的上部分。

在示例實施方式中，硅化物圖案260可以形成在通過接觸孔255暴露的源極/漏極層230的上部分處。例如，金屬層可以形成在通過接觸孔255暴露的源極/漏極層230上，然后可以在其上執(zhí)行諸如退火工藝的熱處理。接觸源極/漏極層230的金屬層的一部分可以通過熱處理被轉(zhuǎn)變?yōu)榻饘俟杌铩＝饘賹拥奈捶磻?yīng)部分可以被去除以形成硅化物圖案260。圖42中示出的硅化物圖案260可以相應(yīng)于例如圖24和25中示出的硅化物圖案116。

金屬層可以由例如鈷或者鎳形成。硅化物圖案260可以包括例如鈷硅化物或者鎳硅化物。

在一些實施方式中，硅化物圖案260可以從源極/漏極層230的頂表面突出以填充接觸孔255的下部分。

在一些實施方式中，接觸孔255可以與柵極間隔物220自對準。在這種情況下，柵極間隔物220的外側(cè)壁可以通過接觸孔255暴露。

隨后，可以形成填充接觸孔255的有源接觸265。例如，充分地填充接觸孔255的導(dǎo)電層可以形成在鈍化層250上。導(dǎo)電層的上部分可以通過CMP工藝被平坦化直到鈍化層250的頂表面可以被暴露以形成有源接觸265。導(dǎo)電層可以由金屬、金屬氮化物、金屬硅化物或者摻雜多晶硅形成。在一些實施方式中，在形成導(dǎo)電層之前，包括金屬氮化物諸如鈦氮化物的勢壘層可以進一步沿接觸孔255的內(nèi)壁形成。

在一些實施方式中，柵極接觸267可以形成在柵極結(jié)構(gòu)上。柵極接觸267可以穿過鈍化層250形成以接觸柵電極247的頂表面。

在一些實施方式中，柵極接觸267和有源接觸265可以通過基本上相同的蝕刻工藝和沉積工藝形成。

隨后，可以執(zhí)行用于形成邏輯半導(dǎo)體器件的布線電路的后段(BEOL)工藝。

參照圖43，覆蓋有源接觸265和柵極接觸267的第一絕緣中間層300可以形成在鈍化層250上。電連接到有源接觸265的第一接觸310可以形成在第一絕緣中間層300中。

覆蓋第一接觸310的第二絕緣中間層320可以形成在第一絕緣中間層300上。電連接到第一接觸310的下配線330可以形成在第二絕緣中間層320中。例如，如同還參照圖1至15描述的，下配線330可以在第一方向上延伸，多個下配線330可以沿第二方向形成。水平布線可以通過下配線330實現(xiàn)。

第一和第二絕緣中間層300和320可以通過CVD工藝或者旋涂工藝由低k材料諸如硅氧化物或者硅氧烷基材料形成。

第一接觸310和下配線330可以由金屬例如銅、鎢等等形成。

在一些實施方式中，下配線330可以通過自對準雙圖案化(SADP)工藝形成。例如，犧牲圖案可以形成在第一絕緣中間層300上，間隔物可以形成在犧牲圖案的側(cè)壁上。隨后，犧牲圖案可以被去除。金屬層可以形成在從其去除了犧牲圖案的空間中以及間隔物之間的空間中以形成下配線330。

在一些實施方式中，下配線330可以通過雙鑲嵌工藝與第一接觸310一起形成。例如，第二和第一絕緣中間層320和300可以被部分地去除以形成暴露有源接觸265的通孔以及從通孔的上部分延伸的溝槽。通孔和溝槽可以通過例如鍍銅工藝用金屬填充以形成第一接觸310和下配線330。

在一些示例實施方式中，在形成下配線330之前，如參照圖9至15描述的，絕緣阻擋物可以形成在第一絕緣中間層300上。在這種情況下，下配線330可以通過絕緣阻擋物被分成多個段。

參照圖44，覆蓋下配線330的第三絕緣中間層340可以形成在第二絕緣中間層320上。第三絕緣中間層340可以利用與第一和第二絕緣中間層300和320基本上相同的材料和/或工藝形成。

在一些示例實施方式中，如同還參照圖4至8描述的，延伸穿過第三至第一絕緣中間層340、320和300的貫穿接觸350可以形成為電連接到柵極接觸267。

例如，第三至第一絕緣中間層340、320和300可以被部分地蝕刻以形成至少部分地暴露柵極接觸267的頂表面的通孔。金屬層可以通過例如金屬沉積工藝或者金屬鍍敷工藝形成在通孔中以形成貫穿接觸350。

上配線360可以形成在第三絕緣中間層340上。如圖44所示，上配線360可以經(jīng)由貫穿接觸350電連接到柵極接觸267。如同還參照圖1至15描述的，上配線360可以在第二方向上延伸，多個上配線360可以沿第一方向形成。邏輯半導(dǎo)體器件的垂直布線可以通過上配線360實現(xiàn)。

在一些示例實施方式中，連接上配線360和下配線330的第二接觸可以進一步形成在第三絕緣中間層340中。

在一些實施方式中，上配線360可以通過SADP工藝形成，如上所述。在一些實施方式中，上配線360可以通過雙鑲嵌工藝與貫穿接觸350一起形成。

圖45、46和47是示出根據(jù)發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的制造方法的截面圖。

與參考圖26至44說明的基本上相同或者類似的工藝的詳細說明在這里被省略。

參照圖45，可以執(zhí)行與參考圖26至42說明的基本上相同或者類似的工藝。

因此，在第一方向上延伸的有源圖案205(包括有源鰭207)可以形成在基板200上，在第二方向上延伸的柵極結(jié)構(gòu)可以形成在有源圖案205上。柵極結(jié)構(gòu)可以包括形成在一對柵極間隔物220之間的中間層240、柵絕緣圖案243、緩沖圖案245和柵電極247。

源極/漏極層230和硅化物圖案260可以形成在有源鰭207的鄰近于柵極結(jié)構(gòu)的上部分處。有源接觸265可以穿過鈍化層250和第一下絕緣層237形成以接觸硅化物圖案260。

參照圖46，覆蓋有源接觸265和柵極接觸267的第二下絕緣層270可以形成在鈍化層250上。第二下絕緣層270和第一下絕緣層237可以由基本上相同的硅氧化物形成。

電連接到有源接觸265的子配線280可以形成在第二下絕緣層270中。例如，如同還參照圖16至25描述的，子配線280可以電連接到多個有源接觸265，并且可以在第一方向上延伸。多個子配線280可以沿第二方向形成。邏輯半導(dǎo)體器件的水平布線可以通過子配線280實現(xiàn)。

在一些示例實施方式中，子配線280可以通過例如三重鑲嵌工藝與有源接觸265和柵極接觸267一起形成。

例如，第二下絕緣層270、鈍化層250和第一下絕緣層237可以被蝕刻以形成暴露源極/漏極層230或者硅化物圖案260的通孔以及與通孔的上部分一體地連接并在第一方向上延伸的溝槽。暴露柵電極247的頂表面并且延伸穿過第二下絕緣層270和鈍化層250的接觸孔也可以通過蝕刻工藝形成。

同時填充通孔、溝槽和接觸孔的金屬層可以通過金屬鍍敷工藝和/或金屬沉積工藝形成，金屬層的上部分可以被平坦化直到第二下絕緣層270的頂表面可以被暴露。因此，有源接觸265和子配線280可以分別形成在通孔和溝槽中，也可以形成填充接觸孔的柵極接觸267。有源接觸265和子配線280可以形成為基本上一體的或者整體的構(gòu)件。

參照圖47，覆蓋子配線280的第一絕緣中間層300可以形成在第二下絕緣層270上。第一接觸315可以穿過第一絕緣中間層300形成以接觸柵極接觸267的頂表面。

電連接到第一接觸315的下配線335可以形成在第一絕緣中間層300上。

如同還參照圖16至35描述的，下配線335可以在第二方向上延伸，多個下配線335可以沿第一方向形成。因此，可以通過下配線335實現(xiàn)邏輯半導(dǎo)體器件的垂直布線。

在一些實施方式中，下配線335可以經(jīng)由第一接觸315電連接到子配線280。

根據(jù)本發(fā)明構(gòu)思的示例實施方式，通過例如后段(BEOL)工藝形成的配線可以設(shè)置在多個層，在每個層的配線可以設(shè)計為僅在一個方向延伸。因此，可以克服當在單個層形成配線以在不同方向延伸時導(dǎo)致的圖案化工藝的分辨率極限以及工藝復(fù)雜性。下配線和上配線可以彼此交叉，并且可以連接到彼此使得可以實現(xiàn)雙向配線構(gòu)造。

以上是示例性的實施方式而不應(yīng)理解為對其的限制。雖然已經(jīng)描述了一些示例實施方式，但本領(lǐng)域技術(shù)人員將容易地理解，在示例實施方式中許多變型是可能的而不背離本發(fā)明構(gòu)思的新穎教導(dǎo)和優(yōu)點。因此，所有這樣的變型旨在被包括在如權(quán)利要求所限定的本發(fā)明構(gòu)思的范圍內(nèi)。在權(quán)利要求中，功能性條款旨在覆蓋這里描述的執(zhí)行所述功能的結(jié)構(gòu)，不僅是結(jié)構(gòu)等效物而且是等效結(jié)構(gòu)。因此，將理解，以上是各種示例性示例實施方式并且不應(yīng)理解為限于公開的特定示例實施方式，公開的示例實施方式的變型以及其他示例實施方式旨在被包括在所附權(quán)利要求的范圍內(nèi)。

本申請要求于2015年10月23日在韓國知識產(chǎn)權(quán)局(KIPO)提交的韓國專利申請第10-2015-0147869的優(yōu)先權(quán)，其內(nèi)容通過引用整體合并在此。