本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件的制造方法。

背景技術(shù)：

隨著互補(bǔ)金屬氧化物半導(dǎo)體晶體管制造技術(shù)的不斷發(fā)展，集成度越來越高，其柵極的線寬也越做越小，柵極下方導(dǎo)電溝道的長(zhǎng)度也不斷的減小。為避免或抑制導(dǎo)電溝道長(zhǎng)度縮短引起源極和漏極之間的漏電流，業(yè)界引入輕摻雜漏(Light Doped Drain，簡(jiǎn)稱LDD)注入工藝，即在進(jìn)行源極和漏極的重?fù)诫s之前，先進(jìn)行淺結(jié)注入。

如圖1A-1D所示為現(xiàn)有的半導(dǎo)體芯片制造流程，包括：首先如圖1A所示，在半導(dǎo)體襯底100上形成多晶硅柵極層，刻蝕多晶硅柵極層，形成多晶硅柵極結(jié)構(gòu)101，多晶硅柵極結(jié)構(gòu)101兩側(cè)的源漏區(qū)的多晶硅被刻蝕掉，半導(dǎo)體襯底100的表面保留20埃左右的氧化硅(未示出)，作為后續(xù)LDD注入的阻擋層。然后如圖1B和圖1C所示，采用光刻膠層102覆蓋NMOS區(qū)暴露PMOS區(qū)，并對(duì)PMOS區(qū)柵極結(jié)構(gòu)101兩側(cè)的半導(dǎo)體襯底100進(jìn)行PLDD注入工藝，進(jìn)行濕法去膠步驟去除光刻膠層102，再采用光刻膠層103覆蓋PMOS區(qū)暴露NMOS區(qū)，對(duì)NMOS區(qū)柵極結(jié)構(gòu)101兩側(cè)的半導(dǎo)體襯底100進(jìn)行NLDD注入工藝。每次注入后都要通過濕法去膠步驟將光刻膠去除，濕法去膠步驟采用的化學(xué)試劑為SPM(主要成分包括硫酸、過氧化氫和去離子水)和APM(也稱為SC-1)清洗液(主要成分包括氫氧化銨、過氧化氫和去離子水)。如圖1D所示，在LDD注入完成后，晶圓在爐管內(nèi)生長(zhǎng)SIN和氧化硅，然后進(jìn)行刻蝕，以形成側(cè)墻結(jié)構(gòu)104，最后是N型源/漏和P型源/漏的注入，從而形成完整的器件結(jié)構(gòu)。

現(xiàn)有工藝的缺點(diǎn)在于：LDD注入后的濕法去膠步驟，當(dāng)遇到機(jī)臺(tái)報(bào)警、斷電等異常情況發(fā)生的時(shí)候，會(huì)導(dǎo)致一整批晶圓長(zhǎng)時(shí)間浸泡 在APM酸槽內(nèi)，使清洗時(shí)間遠(yuǎn)超工藝時(shí)間，造成APM液體對(duì)源漏區(qū)的氧化硅和其下方的半導(dǎo)體襯底100的過腐蝕，如圖1E所示，其為源漏區(qū)LDD被腐蝕的結(jié)構(gòu)示意圖。由于LDD注入到半導(dǎo)體襯底100內(nèi)的深度很淺，一般只有100～200埃，而APM對(duì)氧化硅和Si都有一定的腐蝕速率，當(dāng)浸泡時(shí)間較長(zhǎng)的時(shí)候，不僅20埃的氧化硅會(huì)被全部腐蝕掉，連底部的半導(dǎo)體襯底100也會(huì)有50-100埃的損失，從而導(dǎo)致LDD注入失效，器件的工作電流變得很小，造成整批圓片報(bào)廢。

因此，有必要提出一種新的半導(dǎo)體器件的制造方法，以解決上述技術(shù)問題。

技術(shù)實(shí)現(xiàn)要素：

在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括：

步驟S1：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一器件區(qū)和第二器件區(qū)，以及在所述第一器件區(qū)和所述第二器件區(qū)的半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)；

步驟S2：沉積形成保護(hù)層覆蓋所述半導(dǎo)體襯底暴露的表面以及所述柵極結(jié)構(gòu)的表面；

步驟S3：對(duì)所述第一器件區(qū)的柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底進(jìn)行第一輕摻雜漏工藝，對(duì)所述第二器件區(qū)的柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底進(jìn)行第二輕摻雜漏工藝；

步驟S4：去除所述保護(hù)層。

進(jìn)一步，所述保護(hù)層的材料包括氮化硅和/或氮氧化硅。

進(jìn)一步，所述保護(hù)層的厚度范圍為30～80埃。

進(jìn)一步，所述步驟S3包括步驟：

步驟S31：在所述半導(dǎo)體襯底的對(duì)應(yīng)所述第一器件區(qū)的表面上形 成第一光刻膠層，暴露所述第二器件區(qū)；

步驟S32：對(duì)所述第二器件區(qū)的柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底進(jìn)行所述第二輕摻雜漏工藝，以形成具有第二導(dǎo)電類型的輕摻雜源/漏區(qū)；

步驟S33：去除所述第一光刻膠層，在所述半導(dǎo)體襯底的對(duì)應(yīng)所述第二器件區(qū)的表面上形成第二光刻膠層，暴露所述第一器件區(qū)；

步驟S34：對(duì)所述第一器件區(qū)的柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底進(jìn)行所述第一輕摻雜漏工藝，以形成具有第一導(dǎo)電類型的輕摻雜源/漏區(qū)；

步驟S35：去除所述第二光刻膠層。

進(jìn)一步，所述第一器件區(qū)為NMOS區(qū)，所述第二器件區(qū)為PMOS區(qū)，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型。

進(jìn)一步，所述第一器件區(qū)為PMOS區(qū)，所述第二器件區(qū)為NMOS區(qū)，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型。

進(jìn)一步，采用濕法去膠工藝去除所述第一光刻膠層和所述第二光刻膠層。

進(jìn)一步，采用濕法清洗的方法去除所述保護(hù)層。

進(jìn)一步，采用包括磷酸的溶液進(jìn)行所述濕法清洗。

進(jìn)一步，在所述步驟S4之后，還包括在所述柵極結(jié)構(gòu)的兩側(cè)壁上形成側(cè)墻結(jié)構(gòu)的步驟。

綜上所述，根據(jù)本發(fā)明的制造方法，在進(jìn)行LDD工藝之前，采用保護(hù)層對(duì)源/漏區(qū)的半導(dǎo)體襯底進(jìn)行保護(hù)，可以隔離和防止?jié)穹ㄈツz步驟中APM對(duì)源漏區(qū)的半導(dǎo)體襯底的腐蝕。另外，由于源/漏區(qū)的半導(dǎo)體襯底上存在一定厚度的保護(hù)層，因此LDD注入的能量需要適當(dāng)增加，以使注入深度和器件所需要的深度保持一致。而相應(yīng)的注入能量的增加，解決了現(xiàn)有工藝中注入能量過小接近機(jī)臺(tái)極限的問題，增加了工藝窗口，可以更好的控制注入深度。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。

附圖中：

圖1A-1D示出了現(xiàn)有的一具體實(shí)施方式的半導(dǎo)體器件的制造方法依次實(shí)施所獲得器件結(jié)構(gòu)的剖視圖；

圖1E為現(xiàn)有的半導(dǎo)體器件的源/漏區(qū)LDD被腐蝕后的結(jié)構(gòu)的剖視圖；

圖2A-2E示出了本發(fā)明一具體實(shí)施方式的半導(dǎo)體器件的制造方法依次實(shí)施所獲得結(jié)構(gòu)的剖視圖；

圖3為本發(fā)明一具體實(shí)施方式的半導(dǎo)體器件的制造方法的流程圖。

具體實(shí)施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。

應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。

應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)印Ｏ喾?，?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)?。?yīng)當(dāng)明白，盡管可使用術(shù)語(yǔ)第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅僅用來區(qū)分一個(gè)元件、部件、區(qū)、層或部分與另一個(gè)元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。

空間關(guān)系術(shù)語(yǔ)例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個(gè)元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明 白，除了圖中所示的取向以外，空間關(guān)系術(shù)語(yǔ)意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向?yàn)樵谄渌蛱卣鳌吧稀?。因此，示例性術(shù)語(yǔ)“在...下面”和“在...下”可包括上和下兩個(gè)取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語(yǔ)相應(yīng)地被解釋。

在此使用的術(shù)語(yǔ)的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時(shí)，單數(shù)形式的“一”、“一個(gè)”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語(yǔ)“組成”和/或“包括”，當(dāng)在該說明書中使用時(shí)，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語(yǔ)“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。

這里參考作為本發(fā)明的理想實(shí)施例(和中間結(jié)構(gòu))的示意圖的橫截面圖來描述發(fā)明的實(shí)施例。這樣，可以預(yù)期由于例如制造技術(shù)和/或容差導(dǎo)致的從所示形狀的變化。因此，本發(fā)明的實(shí)施例不應(yīng)當(dāng)局限于在此所示的區(qū)的特定形狀，而是包括由于例如制造導(dǎo)致的形狀偏差。例如，顯示為矩形的注入?yún)^(qū)在其邊緣通常具有圓的或彎曲特征和/或注入濃度梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元改變。同樣，通過注入形成的埋藏區(qū)可導(dǎo)致該埋藏區(qū)和注入進(jìn)行時(shí)所經(jīng)過的表面之間的區(qū)中的一些注入。因此，圖中顯示的區(qū)實(shí)質(zhì)上是示意性的，它們的形狀并不意圖顯示器件的區(qū)的實(shí)際形狀且并不意圖限定本發(fā)明的范圍。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。

下面，參考圖2A-2E以及圖3對(duì)本發(fā)明一具體實(shí)施例的半導(dǎo)體器件的制造方法做詳細(xì)描述。其中，圖2A-2E示出了本發(fā)明一具體實(shí)施方式的半導(dǎo)體器件的制造方法依次實(shí)施所獲得結(jié)構(gòu)的剖視圖；圖3為本發(fā)明一具體實(shí)施方式的半導(dǎo)體器件的制造方法的流程圖。

作為示例，本發(fā)明的半導(dǎo)體器件的制造方法，包括以下步驟：

首先，進(jìn)行步驟S301，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一器件區(qū)和第二器件區(qū)，以及在所述第一器件區(qū)和所述第二器件區(qū)的半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)。

具體地，如圖2A所示，半導(dǎo)體襯底200的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。作為示例，在本實(shí)施例中，半導(dǎo)體襯底200的構(gòu)成材料選用單晶硅。在半導(dǎo)體襯底200中還形成有隔離結(jié)構(gòu)201，所述隔離結(jié)構(gòu)為淺溝槽隔離(STI)結(jié)構(gòu)201或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)。本實(shí)施例中，半導(dǎo)體襯底200包括第一器件區(qū)和第二器件區(qū)，其通過隔離結(jié)構(gòu)201相隔離。作為示例，在所述第一器件區(qū)為NMOS區(qū)，所述第二器件區(qū)為PMOS區(qū)，或者，在所述第一器件區(qū)為PMOS區(qū)，所述第二器件區(qū)為NMOS區(qū)。

在半導(dǎo)體襯底200中還形成有各種阱區(qū)，其中，對(duì)于NMOS而言，所述阱區(qū)的摻雜類型為P型；對(duì)于PMOS而言，所述阱區(qū)的摻雜類型為N型。

在所述第一器件區(qū)和所述第二器件區(qū)的半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)204。作為示例，柵極結(jié)構(gòu)204包括自下而上層疊的柵極介電層202和柵極材料層203。柵極介電層202包括氧化物層，例如二氧化硅(SiO₂)層。柵極材料層203包括多晶硅層、金屬層、導(dǎo)電性金屬氮化物層、導(dǎo)電性金屬氧化物層和金屬硅化物層中的一種或多種，其中，金屬層的構(gòu)成材料可以是鎢(W)、鎳(Ni)或鈦(Ti)；導(dǎo)電性金屬氮化物層包括氮化鈦(TiN)層；導(dǎo)電性金屬氧化物層包括氧化銥(IrO₂)層；金屬硅化物層包括硅化鈦(TiSi)層。本實(shí)施例中，柵極材料層203包括多晶硅層。柵極介電層202和柵極材料層203的形成方法可以采用本領(lǐng)域技術(shù)人員所熟習(xí)的任何現(xiàn)有技術(shù)，優(yōu)選化學(xué)氣相沉積法(CVD)，如低溫化學(xué)氣相沉積(LTCVD)、低壓化學(xué)氣相沉積(LPCVD)、快熱化學(xué)氣相沉積(RTCVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)。

在一個(gè)示例中，在第一器件區(qū)和第二器件區(qū)預(yù)定形成源/漏區(qū)的的半導(dǎo)體襯底的表面上還形成有氧化物層(未示出)，該氧化物層可與柵極介電層202同步形成，其可在之后離子注入時(shí)對(duì)半導(dǎo)體襯底200起到保護(hù)作用，其厚度可以為5～50埃，較佳地，其厚度約為20埃。

示例性地，在柵極結(jié)構(gòu)204的兩側(cè)形成緊靠柵極結(jié)構(gòu)204的偏移側(cè)墻。偏移側(cè)墻由氧化物、氮化物或者二者的組合構(gòu)成，作為示例，在本實(shí)施例中，偏移側(cè)墻的構(gòu)成材料為氧化物。形成偏移側(cè)墻的工藝過程為本領(lǐng)域技術(shù)人員所熟習(xí)，在此不再加以贅述。

接著，進(jìn)行步驟S302，沉積形成保護(hù)層覆蓋所述半導(dǎo)體襯底暴露的表面以及所述柵極結(jié)構(gòu)的表面。

如圖2B所示，沉積形成保護(hù)層205覆蓋所述半導(dǎo)體襯底200暴露的表面以及所述柵極結(jié)構(gòu)204的表面。示例性地，所述保護(hù)層205的材料包括氮化硅和/或氮氧化硅。保護(hù)層205的材料并不僅限于該示例，還可以為其他任何適合的材料?？蛇x地，所述保護(hù)層205的厚度范圍可以為30～80埃，例如30埃、40埃、50埃、60埃、70埃、80埃等。可采用本領(lǐng)域技術(shù)人員熟知的任何沉積方法形成該保護(hù)層，例如化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)等。

接著，進(jìn)行步驟S303，對(duì)所述第一器件區(qū)的柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底進(jìn)行第一輕摻雜漏工藝，對(duì)所述第二器件區(qū)的柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底進(jìn)行第二輕摻雜漏工藝。

在一個(gè)示例中，所述步驟S303包括步驟：在所述半導(dǎo)體襯底的對(duì)應(yīng)所述第一器件區(qū)的表面上形成第一光刻膠層，暴露所述第二器件區(qū)；對(duì)所述第二器件區(qū)的柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底進(jìn)行所述第二輕摻雜漏工藝，以形成具有第二導(dǎo)電類型的輕摻雜源/漏區(qū)206p，如圖2C所示；去除所述第一光刻膠層，在所述半導(dǎo)體襯底的對(duì)應(yīng)所述第二器件區(qū)的表面上形成第二光刻膠層，暴露所述第一器件區(qū)；對(duì)所述第一器件區(qū)的柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底進(jìn)行所述第一輕摻雜漏工 藝，以形成具有第一導(dǎo)電類型的輕摻雜源/漏區(qū)206n，如圖2C所示；去除所述第二光刻膠層。

其中，在所述第一器件區(qū)為NMOS區(qū)，所述第二器件區(qū)為PMOS區(qū)，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型?；蛘撸谒龅谝黄骷^(qū)為PMOS區(qū)，所述第二器件區(qū)為NMOS區(qū)，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型。

對(duì)于不同的導(dǎo)電類型，其LDD的注入離子不同，對(duì)于N型而言，其注入離子可以為磷、砷等，對(duì)于P型而言，其注入離子可以為硼等。

由于源/漏區(qū)的半導(dǎo)體襯底200上存在一定厚度的保護(hù)層205，因此，LDD注入的能量需要適當(dāng)增加，使注入深度和器件所需要的深度保持一致。而相應(yīng)的注入能量的增加，解決了現(xiàn)有工藝中注入能量過小接近機(jī)臺(tái)極限的問題，增加了工藝窗口，可以更好的控制注入深度。本實(shí)施例中，第一輕摻雜漏工藝和第二輕摻雜漏工藝的注入深度范圍可以為100～200埃。示例性地，當(dāng)所述第一器件區(qū)為NMOS區(qū)，所述第二器件區(qū)為PMOS區(qū)時(shí)，第一輕摻雜漏工藝注入的摻雜離子可以是磷離子或者砷離子等。當(dāng)?shù)谝惠p摻雜漏工藝注入的摻雜離子為磷離子時(shí)，離子注入的能量范圍為1-20keV，離子注入的劑量為1.0×e¹⁴-1.0×e¹⁵cm^-2。第二輕摻雜漏工藝注入的摻雜離子可以是硼離子或者銦離子等。例如為硼離子時(shí)，離子注入的能量范圍為0.5-10keV，離子注入的劑量為1.0×e¹⁴-1.0×e¹⁵cm^-2。

示例性地，每次注入后可通過濕法去膠步驟將光刻膠去除，濕法去膠步驟采用的化學(xué)試劑為SPM(主要成分為硫酸、雙氧水和去離子水)和APM(主要成分為氫氧化銨、過氧化氫和去離子水)。由于APM對(duì)保護(hù)層205(例如，SION)的腐蝕速率較低，因此保護(hù)層205可以用來作為源漏區(qū)的輕摻雜源/漏區(qū)206n、206p的保護(hù)層，在機(jī)臺(tái)報(bào)警斷電等異常發(fā)生情況發(fā)生的時(shí)候，可以隔離和防止APM對(duì)源漏區(qū)的半導(dǎo)體襯底200的腐蝕。

接著，進(jìn)行步驟S304，去除所述保護(hù)層205。

如圖2D所示，去除所述保護(hù)層205。根據(jù)保護(hù)層205的材料，可選擇本領(lǐng)域技術(shù)人員熟知的任何方法進(jìn)行保護(hù)層205的去除。包括 但不限于濕法清洗或者干法刻蝕工藝等。本實(shí)施例中，較佳地采用濕法清洗的方法去除所述保護(hù)層205。濕法清洗的溶液可以采用包括磷酸的溶液。還可在熱磷酸中進(jìn)行，該熱磷酸的反應(yīng)溫度范圍可以為100℃至200℃。該濕法清洗具有保護(hù)層205對(duì)半導(dǎo)體襯底200的高的刻蝕選擇比。

之后，還包括在所述柵極結(jié)構(gòu)204的兩側(cè)壁上形成側(cè)墻結(jié)構(gòu)207的步驟，如圖2E所示。作為示例，形成側(cè)墻結(jié)構(gòu)207的工藝步驟包括：在半導(dǎo)體襯底200上形成覆蓋柵極結(jié)構(gòu)204的側(cè)墻材料層，其構(gòu)成材料可以為氮化硅、氧化硅或其組合；采用側(cè)墻蝕刻(blanket etch)工藝蝕刻側(cè)墻材料層，以形成側(cè)墻結(jié)構(gòu)207。

接下來，對(duì)第一器件區(qū)和第二器件區(qū)分別執(zhí)行源/漏區(qū)注入并退火，以在半導(dǎo)體襯底200中形成源/漏區(qū)208p、208n，并激活此前形成的未激活的LDD區(qū)206p和LDD區(qū)206n。退火可以為高溫快速退火、爐管退火等，可利用900至1050℃的高溫來活化源/漏區(qū)域內(nèi)的摻雜質(zhì)，并同時(shí)修補(bǔ)在各離子注入工藝中受損的半導(dǎo)體襯底表面的晶格結(jié)構(gòu)。

綜上所述，根據(jù)本發(fā)明的制造方法，在進(jìn)行LDD工藝之前，采用保護(hù)層對(duì)源/漏區(qū)的半導(dǎo)體襯底進(jìn)行保護(hù)，可以隔離和防止?jié)穹ㄈツz步驟中APM對(duì)源漏區(qū)的半導(dǎo)體襯底的腐蝕，另外，由于源/漏區(qū)的半導(dǎo)體襯底上存在一定厚度的保護(hù)層，因此LDD注入的能量需要適當(dāng)增加，以使注入深度和器件所需要的深度保持一致，而相應(yīng)的注入能量的增加，解決了現(xiàn)有工藝中注入能量過小接近機(jī)臺(tái)極限的問題，增加了工藝窗口，可以更好的控制注入深度。

本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。