本申請要求2015年6月18日提交的法國專利申請1555588號的優(yōu)先權(quán)，其公開內(nèi)容以引用的方式并入本文。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路，并且更加具體地，涉及在集成電路的有源區(qū)上，例如晶體管漏極或者源極區(qū)上，制造伸出到與這些有源區(qū)接界的絕緣區(qū)之上的接觸。

背景技術(shù)：

在其上制造有集成電路的襯底可以是絕緣體上硅(SOI)襯底，并且更加具體地，可以是全耗盡型絕緣體上硅(FDSOI)襯底，但該示例并非限制性的。

絕緣體上硅襯底包括半導(dǎo)體膜，該半導(dǎo)體膜例如由硅或者硅合金制成，例如硅鍺合金，位于通常稱為“BOX”(即，“埋入式氧化物”)的埋入式絕緣層之上，埋入式絕緣層自身則位于載體襯底例如半導(dǎo)體阱之上。

在FDSOI技術(shù)中，半導(dǎo)體膜是全耗盡的，即，其由本征半導(dǎo)體材料組成。其厚度一般大約為幾納米。而且，埋入式絕緣層自身的厚度一般是薄的，大約為十納米。

考慮到半導(dǎo)體膜的小厚度，晶體管的源極和漏極包括相對于半導(dǎo)體膜凸起的區(qū)段，以便在這些區(qū)域與晶體管的溝道區(qū)域之間確保足夠的電連接。

這種凸起的源極和漏極區(qū)域(RSD)通常通過外延來獲得。

為了使得能夠通過外延制造凸起的源極和漏極區(qū)，例如，使用脫氧工藝提前清潔硅的表面，這導(dǎo)致在相鄰的絕緣區(qū)中形成空腔。

而且，在常見的集成工藝中，當(dāng)希望在位于與多晶硅線相距小的精確控制的距離(例如，位于兩條多晶硅線之間)的有源區(qū)上制造接觸時，使用光刻掩膜限定出接觸的幾何形狀會引起制造了伸出到所述絕緣空腔之上的接觸。

此外，在這種情況下，接觸的常規(guī)制造工藝引起空腔被穿透，從而導(dǎo)致在接觸的金屬端部與相鄰的這部分載體襯底之間的短路。

避免該穿透的一種方式由以下步驟組成：使用兩個光刻掩膜來限定出接觸的幾何形狀，從而使得后者不從有源區(qū)突出。

然而，這種方法實施起來很昂貴。

技術(shù)實現(xiàn)要素：

根據(jù)一種實施方法，提出了一種用于在集成電路的有源區(qū)上，例如晶體管的源極或者漏極區(qū)上，制造伸出到與該有源區(qū)接界的空腔上的接觸的方法，使得能夠在優(yōu)選地僅僅使用單個光刻掩膜限定出接觸的幾何形狀的同時，消除在接觸的端部與相鄰半導(dǎo)體區(qū)域之間(例如，SOI襯底的載體襯底的部分)形成短路的風(fēng)險。

根據(jù)一個方面，提供了一種用于在集成電路的有源區(qū)上制造接觸的方法，該有源區(qū)位于半導(dǎo)體襯底之上，該半導(dǎo)體襯底可以是，例如，包括由埋入式絕緣層(BOX)承載的半導(dǎo)體膜的SOI襯底，該埋入式絕緣層自身又由載體襯底承載。

根據(jù)本方面的方法包括：在所述有源區(qū)之上、和在與有源區(qū)接界并且在絕緣區(qū)中盡可能遠地延伸到半導(dǎo)體區(qū)域的附近的空腔之中和之上，形成例如載體襯底的部分、絕緣多層。

該絕緣多層的形成包括：形成第一絕緣層，例如，蝕刻阻擋層，即，被本領(lǐng)域的技術(shù)人員通常稱為的接觸蝕刻阻擋層(CESL)的層，該第一絕緣層覆蓋有源區(qū)并且襯覆空腔的壁；以及在第一絕緣層之上形成絕緣區(qū)域，該區(qū)域通常是被本領(lǐng)域的技術(shù)人員稱為預(yù)金屬電介質(zhì) (PMD)的區(qū)域，例如包括頂上覆蓋有TEOS(正硅酸乙酯)氧化物的二氧化硅。

該方法還包括如下操作：對絕緣多層的部分進行蝕刻，以便限定出開口到有源區(qū)上并且進入到空腔中的孔口，并且用導(dǎo)電填充材料例如銅、鎢或者鋁填充該孔口。

根據(jù)本方面的一個一般性特征，所述絕緣區(qū)域的形成包括：在已經(jīng)形成第一絕緣層之后，形成附加絕緣層，該附加絕緣層配置為在所述蝕刻操作期間防止穿透襯覆空腔的壁并且位于接近半導(dǎo)體區(qū)域的第一絕緣層的區(qū)段。

根據(jù)一個變型，絕緣區(qū)域的形成包括：用覆蓋第一絕緣層的襯覆空腔的壁的部分的第一絕緣材料填充空腔，例如，二氧化硅；形成覆蓋第一絕緣層和第一絕緣材料的附加絕緣層；以及在附加絕緣層上形成由例如TEOS氧化物制成的第二絕緣層。

根據(jù)適用于該變型的一種實施方法，蝕刻操作包括對第二絕緣層進行第一蝕刻，該第一蝕刻停止在附加絕緣層上，然后第二蝕刻，該第二蝕刻配置為：一方面，對附加絕緣層和在底下的第一絕緣層蝕刻以便使有源區(qū)暴露出來，并且另一方面，對附加絕緣層和第一絕緣材料的位于空腔中的底下部分進行蝕刻，而不穿透第一絕緣層的所述區(qū)段。

由此，在空腔之上存在該附加絕緣層使得能夠使第一蝕刻停止在該附加絕緣層上，從而保留用第一絕緣材料填充的空腔，并且因此可以在與空腔的底部相隔一定距離處停止第二蝕刻，從而可以不穿透第一絕緣層。

附加絕緣層的材料可以與第一絕緣層的材料相同，并且例如，可以包括氮化硅。

有利地選擇附加絕緣層的厚度，從而使得該附加絕緣層足夠厚以起到蝕刻阻擋層的作用，并且足夠薄以不破壞蝕刻，使得能夠打開附加絕緣層和第一層以便使有源區(qū)的頂部暴露出來。

本領(lǐng)域的技術(shù)人員能夠調(diào)節(jié)該厚度，尤其取決于所使用的材料和 蝕刻的類型。

因而，將包括在5nm與20nm之間的厚度考慮為可接受的厚度。

根據(jù)另一個變型，絕緣區(qū)域的形成包括：形成附加絕緣層，從而使得該附加絕緣層覆蓋第一絕緣層的襯覆空腔的壁的部分，該附加絕緣層配置為可相對于第一絕緣層選擇性蝕刻；用覆蓋附加絕緣層的第一絕緣材料填充空腔，例如，二氧化硅；以及在第一絕緣材料上形成第二絕緣層，例如，TEOS型氧化物層。

由此，根據(jù)適用于該其他變型的一種實施方法，蝕刻操作包括：對第二絕緣層進行第一蝕刻，該第一蝕刻停止在第一絕緣層的位于有源區(qū)之上的部分上和在附加絕緣層上，然后第二選擇性蝕刻，該第二選擇性蝕刻配置為對第一絕緣層的位于有源區(qū)之上的部分進行蝕刻，以便使有源區(qū)暴露出來，而不對襯覆空腔的壁的附加絕緣層蝕刻。

通過非限制性示例的方式，第一絕緣層可以包括氮化硅，并且附加絕緣層可以包括高介電常數(shù)氧化物(高k氧化物)，典型具有高于或者等于15的介電常數(shù)k。

例如，該電介質(zhì)可以選自由HfO₂、ZrO₂、Al₂O₃、AlN、TiN和TiO₂形成的組。

根據(jù)另一方面，提供了一種集成電路，該集成電路包括：至少一個有源區(qū)，該至少一個有源區(qū)位于半導(dǎo)體襯底之上；空腔，該空腔與有源區(qū)接界并且在絕緣區(qū)中盡可能遠地延伸到半導(dǎo)體區(qū)域的附近；絕緣多層和導(dǎo)電接觸，該導(dǎo)電接觸在出現(xiàn)在有源區(qū)上并且進入到空腔中的絕緣多層內(nèi)。

根據(jù)該其他方面的一個一般性特征，絕緣多層包括：第一絕緣層，該第一絕緣層覆蓋在所述接觸外部的有源區(qū)，至少部分地襯覆空腔的壁，并且具有位于所述接觸與所述半導(dǎo)體區(qū)域之間的區(qū)段；以及絕緣區(qū)域，絕緣區(qū)域在第一絕緣層的包括圍繞所述接觸的至少一種絕緣材料之上；以及附加絕緣層，該附加絕緣層位于為具有覆蓋在接觸外部的第一絕緣層的第一部分和位于接觸外部的第二部分，在所述至少一種絕緣材料內(nèi)，并且與至少部分地襯覆空腔的壁的第一絕緣層的部分 相隔一定距離。

根據(jù)一個實施例，附加絕緣層的材料可以與第一絕緣層的材料相同，并且例如，可以包括氮化硅。

該附加絕緣層的厚度可以包括在5nm與20nm之間。

作為變型，提供了一種集成電路，該集成電路的絕緣多層包括：第一絕緣層，該第一絕緣層覆蓋在所述接觸外部的有源區(qū)并且襯覆空腔的壁；附加絕緣層，該附加絕緣層覆蓋襯覆所述空腔的壁的第一絕緣層的部分，接觸到達在所述空腔中的該附加絕緣層；以及絕緣區(qū)域，該絕緣區(qū)域在第一絕緣層的頂部和附加絕緣層之上，包括圍繞所述接觸的至少一種絕緣材料。

根據(jù)適用于該變型的一個實施例，第一絕緣層包括氮化硅，并且附加絕緣層包括高介電常數(shù)氧化物。

無論是什么變型，半導(dǎo)體襯底可以是SOI襯底，即，包括由載體襯底自身承載的埋入式絕緣層(BOX)承載的半導(dǎo)體膜的襯底。在這種情況下，所述埋入式絕緣層包括所述絕緣區(qū)的至少一部分，并且所述半導(dǎo)體區(qū)域可以是載體襯底的部分。

附圖說明

在審查對本發(fā)明的完全非限制性的實施方法和實施例以及對應(yīng)附圖的詳細說明時，本發(fā)明的其他優(yōu)點和特征將變得顯而易見，其中：

圖1至圖35示意性地圖示了實施方法和實施例。

具體實施方式

圖1示意性地圖示了集成電路IC的一部分的頂視圖，包括此處在有源區(qū)ZA，有源區(qū)ZA兩側(cè)有兩條多晶硅線LP。

有源區(qū)ZA可以是晶體管的源極或者漏極區(qū)，晶體管的多晶硅線LP(位于圖1的左側(cè))從而形成柵極區(qū)域。在這種情況下，在多晶硅線LP的另一側(cè)將存在另一有源區(qū)，并且該另一有源區(qū)將形成晶體管的漏極或源極區(qū)域。

因而，一般而言，有源區(qū)ZA可以是任何有源區(qū)，例如使得能夠制作用于偏置在下方的襯底的接觸的區(qū)。

在此處描述的示例中，集成電路IC包括多條平行的多晶硅線，在圖1右側(cè)的兩條線擱置在絕緣區(qū)DS上、并且用作協(xié)助對柵極區(qū)域進行光刻的圖案。

而且，接觸CTC與多晶硅線LP平行延伸。其實現(xiàn)了與有源區(qū)ZA接觸，并且在與多晶硅線LP平行的方向上從該有源區(qū)伸出以便與絕緣空腔CV0重疊。

在現(xiàn)在將描述的示例中，集成電路制造在SOI襯底上，雖然本發(fā)明并不限于這種類型的襯底。

而且，在以下附圖中，偶數(shù)附圖是沿著在圖1中的線AA的示意性截面圖，而奇數(shù)附圖是沿著在圖1中的線BB的示意性截面圖。

現(xiàn)在將更加具體地參照圖2至圖19對用于制造接觸CTC的方法的第一變型進行詳細描述。

在圖2和圖3中，在接觸的集成工藝的常規(guī)第一階段之后獲得的結(jié)構(gòu)STR包括如上面所描述的SOI襯底，該SOI襯底包括：在埋入式絕緣層2(BOX)上的半導(dǎo)體膜3，埋入式絕緣層2(BOX)自身又由下方的半導(dǎo)體載體襯底1承載。

在此處描述的示例中，區(qū)4是溝槽隔離區(qū)，例如，淺溝槽隔離(STI)區(qū)。

有源區(qū)ZA通過硅50在兩條多晶硅線LP之間外延而得到。

該外延的準備要求清潔處理，一般是基于氫氟酸(HF)的濕法處理，這種濕處理在晶片的所有暴露表面上，并且特別是在絕緣區(qū)4中，在兩條多晶硅線LP之間，消耗一定量的氧化硅，從而導(dǎo)致形成空腔CV0、CV1、CV2。

而且，外延區(qū)域50和多晶硅線LP已經(jīng)經(jīng)歷了硅化處理，有源區(qū)由此包括區(qū)51，該區(qū)51包括金屬硅化物，例如硅化鎳(NiSi)。

可以在圖3中看出，空腔CV0的與有源區(qū)ZA接界的底部，與載體襯底1的部分相鄰。

如圖4和圖5所示，將第一絕緣層6，該第一絕緣層6通常是由氮化硅制成的蝕刻阻擋層(該層通常被本領(lǐng)域技術(shù)人員設(shè)計為接觸蝕刻阻擋層(CESL))，沉積在圖2和圖3中的結(jié)構(gòu)STR上。

接下來，如圖6和圖7所示，將第一絕緣材料7，例如二氧化硅，沉積在該層6上。

接下來，進行化學(xué)機械拋光(圖8和圖9)。

在接下來的步驟中，如在圖10和圖11中圖示的，將附加絕緣層8沉積在第一絕緣層6上并且沉積在第一絕緣材料7上，后者特別地填充了空腔CV0。

該附加絕緣層8還可以是氮化硅層。如在下面更加詳細看出的，其還將用作蝕刻阻擋層。

接下來，如圖12和圖13所示，沉積第二絕緣材料9，例如，TEOS氧化物。

接下來，按照已知的常規(guī)方式，在掩膜10中制造限定出將來的接觸CTC的幾何形狀的孔口100。

接下來，如圖14和圖15所示，通過孔口100，對第二絕緣材料9進行第一蝕刻GV1，以便限定出開口到附加絕緣層8上的第一孔口101。

該第一蝕刻GV1在層8上停止。舉例說明，可以使用利用氟碳化學(xué)組成的反應(yīng)離子蝕刻(RIE)。

在該階段中，考慮到在空腔CV0之上存在附加絕緣層8，蝕刻GV1尚未蝕刻到存在于空腔CV0中的第一絕緣材料7；倘若該層8不存在，則會蝕刻到存在于空腔CV0中的第一絕緣材料7。

接下來，如圖16和圖17所示，進行第二蝕刻GV2，使得能夠?qū)?和層6的部分進行蝕刻以便使有源區(qū)ZA的硅化區(qū)51暴露出來。而且，該蝕刻GV2還對位于空腔CV0之上的層8進行蝕刻并且消耗第一絕緣材料7的部分。因而，在該蝕刻GV2之后，在襯覆空腔CV0的第一絕緣層6的底部之上的第一絕緣材料7余留有高度h，例如，40nm。

該蝕刻GV2也是已知的常規(guī)蝕刻，例如，利用含有氣體諸如CH_xF_y的化學(xué)組成的反應(yīng)離子蝕刻。

附加絕緣層8有利地足夠厚以能夠用作針對蝕刻GV1的蝕刻阻擋層，并且足夠薄以不干擾蝕刻GV2并且使硅化區(qū)51有效地暴露出來。包括在5nm與20nm之間的厚度是可接受的厚度。在實踐中，附加絕緣層8具有大約10nm的厚度。

接下來，如圖18和圖19所示，用導(dǎo)電填充材料，例如銅、鎢或者鋁，填充在蝕刻GV2之后獲得的孔口102。按照常規(guī)方式通過沉積進行該填充，之后進行化學(xué)機械拋光。

如可以在圖18和圖19中看出，此處的集成電路包括有源區(qū)ZA，該有源區(qū)ZA位于半導(dǎo)體襯底3之上?？涨籆V0與有源區(qū)ZA接界，并且在絕緣區(qū)2(并且可能地，絕緣區(qū)4)中盡可能遠地延伸到此處由載體襯底1的部分形成的半導(dǎo)體區(qū)域的附近。導(dǎo)電接觸CTC位于絕緣多層內(nèi)，并且存在于有源區(qū)ZA上，并且進入到空腔中。

此處的該絕緣多層包括第一絕緣層6，該第一絕緣層6覆蓋了在接觸CTC外部的有源區(qū)，至少部分地襯覆空腔CV0的壁，并且具有位于接觸CTC與半導(dǎo)體區(qū)域1之間的區(qū)段60。

絕緣多層還包括絕緣區(qū)域，該絕緣區(qū)域在第一絕緣層6之上。該絕緣區(qū)域包括：圍繞接觸CTC的第一絕緣材料7和第二絕緣材料9、以及附加絕緣層8。該附加絕緣層8具有：覆蓋了在接觸CTC外部的第一絕緣層6的第一部分80；以及此處位于絕緣材料7與材料9之間并且與襯覆空腔CV0的壁的這部分第一絕緣層6相隔一定距離的第二部分81。

為了圖示本發(fā)明的一個變型，更加具體地參照圖20至圖35。

根據(jù)本變型的方法也從在圖2至圖5中圖示的步驟開始。

然后，如圖20和圖21所示，將覆蓋第一絕緣層6的附加絕緣層12沉積在圖4和圖5中圖示的結(jié)構(gòu)上。

該附加絕緣層12形成勢壘層，并且其相對于第一絕緣層6可以選擇性地蝕刻。換言之，附加絕緣層12配置為在對第一絕緣層6蝕 刻期間不被蝕刻或者幾乎不被蝕刻。

通過指示的方式，第一絕緣層6可以包括氮化硅，而附加絕緣層12可以包括高介電常數(shù)k(通常高于15)的介電材料。這種電介質(zhì)可以是，例如，AlO₂、HfO₂、AlN、TiN或者TiO₂，并且不限于這些示例。

接下來，如圖22和圖23所示，將第一絕緣材料7沉積在該附加絕緣層12上。在該沉積之后，進行化學(xué)機械拋光，使得能夠獲得在圖24和圖25中圖示的結(jié)構(gòu)。更加精確地說，附加絕緣層12余留在空腔中，但是在第一絕緣層6的其他部分之上，尤其是在有源區(qū)ZA之上，已經(jīng)被去除。

在這方面，附加絕緣層12有利地足夠厚以用作蝕刻阻擋層，并且足夠薄以不破壞化學(xué)機械拋光。

包括在2nm與15nm之間的厚度是可接受的厚度。通常，附加絕緣層12的厚度是大約6nm。

接下來，如圖26和圖27所示，沉積第二絕緣材料9，通常是TEOS氧化物。接下來，按照與上面描述的方式類似的方式，在掩膜10中形成使得能夠限定出接觸CTC的幾何形狀的孔口100(圖28和圖29)。

接下來，進行例如與蝕刻GV1相同的蝕刻GV4。一方面，該蝕刻GV4在有源區(qū)ZA之上的第一絕緣層6上停止，并且另一方面，該蝕刻GV4在空腔CV0的底部中的附加絕緣層12上停止。

由此形成孔口103(圖30和圖31)。

接下來，進行蝕刻GV5，這使得能夠選擇性地蝕刻附加絕緣層6，而不蝕刻或者近乎不蝕刻附加絕緣層12。

該蝕刻GV5是，例如，利用含有氣體諸如CH_xF_y的化學(xué)組成的反應(yīng)離子蝕刻。

然后，獲得開口到有源區(qū)ZA的硅化區(qū)51上并且開口到在空腔CV0的底部中的附加絕緣層12上的孔口104。(圖32和圖33)。

接下來，按照與上面描述的方式類似的方式，填充孔口104以便形成導(dǎo)電接觸CTC(圖34和圖35)。

在空腔CV0的底部中存在附加絕緣層12由此可以避免穿透第一絕緣層6，并且因此避免在接觸CTC的端部與載體襯底1的相鄰部分之間的短路。

如可以在圖34和圖35中看出，此時的絕緣多層包括：第一絕緣層6，該第一絕緣層6覆蓋在接觸CTC外部的有源區(qū)ZA并且襯覆空腔CV0的壁；以及附加絕緣層12，該附加絕緣層12覆蓋第一絕緣層6的襯覆空腔的壁的部分。在空腔CV0中，接觸CTC已經(jīng)到達該附加絕緣層12。

而且，按照與上面描述的方式類似的方式，絕緣多層還包括絕緣區(qū)域，該絕緣區(qū)域位于第一絕緣層6和附加絕緣層12之上、并且包括圍繞接觸CTC的第一絕緣材料7和第二絕緣材料9。

本發(fā)明不限于剛剛描述的實施方法和實施例，而是囊括任何變型。

襯底也可以是支承了凸起有源區(qū)域的塊體襯底。

本發(fā)明可以應(yīng)用于任何類型的晶體管，尤其是平面MOS晶體管，但是也可以應(yīng)用于FinFET MOS晶體管。