本發(fā)明涉及半導(dǎo)體領(lǐng)域，具體地，本發(fā)明涉及一種半導(dǎo)體器件及其制作方法和電子裝置。

背景技術(shù)：

隨著微電子技術(shù)的迅速發(fā)展，微電子技術(shù)的核心--互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)已經(jīng)成為現(xiàn)代電子產(chǎn)品的支撐技術(shù)。在半導(dǎo)體制造工藝中，可以使用各種材料作為互補(bǔ)金屬氧化物半導(dǎo)體器件的柵電極和柵極電介質(zhì)，傳統(tǒng)的互補(bǔ)金屬氧化物半導(dǎo)體器件通常由氮氧化硅(SiON)作為柵極介質(zhì)層，采用摻雜的多晶硅作為柵電極材料。但是，隨著集成電路制造工藝的不斷進(jìn)步，芯片集成度的不斷提高，技術(shù)節(jié)點(diǎn)的降低，在尺寸改變的趨勢中，先進(jìn)的互補(bǔ)金屬氧化物半導(dǎo)體器件越來越多的采用金屬柵極材料代替?zhèn)鹘y(tǒng)的多晶硅材料，高k電介質(zhì)代替氧化層材料，即采用高k電介質(zhì)/金屬柵極(HK/MG)結(jié)構(gòu)代替柵氧化層/虛擬多晶硅柵極結(jié)構(gòu)，以避免由虛擬多晶硅柵極引起的多晶硅耗盡效應(yīng)、摻雜硼原子擴(kuò)散和較高的柵極漏電等問題。

目前常見的高k電介質(zhì)/金屬柵極的制造方法包括柵極在后(gate-last)工藝，其中，去除虛擬多晶硅柵極是柵極在后工藝中的關(guān)鍵步驟。分步去除NMOS虛擬多晶硅柵極和PMOS虛擬多晶硅柵極有利于功函數(shù)金屬層的形成。在制作具有高k電介質(zhì)/金屬柵極結(jié)構(gòu)的互補(bǔ)金屬氧化物半導(dǎo)體器件的工藝中，刻蝕去除虛擬柵極是后續(xù)形成高k電介質(zhì)/金屬柵極結(jié)構(gòu)的關(guān)鍵步驟。在分步刻蝕去除NMOS區(qū)域和PMOS區(qū)域的虛擬柵極的工藝過程中，由于先在POMS區(qū)域中形成的銅金屬層暴露在器件的外部，接著在后續(xù)刻蝕去除NMOS區(qū)域的虛擬柵極時(shí)，刻蝕工藝會(huì)導(dǎo)致PMOS區(qū)域中高k電介質(zhì)/金屬柵極結(jié)構(gòu)中的銅金屬層的化學(xué)損傷，通過工藝參數(shù)失效解析(PFA)在PMOS高k電介質(zhì)/金屬柵極結(jié)構(gòu)中發(fā)現(xiàn)金屬空洞(void)，最終，導(dǎo)致在芯片的邊緣產(chǎn)生大量的單字線(SWL，single word line)失效。

因此，目前急需一種制作具有高k電介質(zhì)/金屬柵極的半導(dǎo)體器件結(jié)構(gòu)的方法，以解決在刻蝕去除NMOS區(qū)域中的虛擬柵極時(shí)，對PMOS區(qū)域中的高 k電介質(zhì)/金屬柵極結(jié)構(gòu)的損傷。

技術(shù)實(shí)現(xiàn)要素：

在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

本發(fā)明為了克服目前存在問題，提供一種半導(dǎo)體器件的制作方法，包括：提供具有PMOS區(qū)域和NMOS區(qū)域的半導(dǎo)體襯底，所述PMOS區(qū)域包括第一虛擬柵極，所述NMOS區(qū)域包括第二虛擬柵極，其中，在所述半導(dǎo)體襯底上還形成有環(huán)繞所述第一和第二虛擬柵極并露出所述第一和第二虛擬柵極頂面的層間介電層；去除所述第一虛擬柵極以形成溝槽；在所述溝槽中和所述層間介電層上沉積形成功函數(shù)金屬層，所述功函數(shù)金屬層填滿所述溝槽；執(zhí)行平坦化工藝，直至露出所述層間介電層；在所述半導(dǎo)體襯底上形成具有拉伸應(yīng)力的硬掩膜層；執(zhí)行退火工藝，以使所述功函數(shù)金屬層記憶部分或者全部所述硬掩膜層的拉伸應(yīng)力。

示例性地，還包括在執(zhí)行所述退火工藝之后采用光刻工藝和刻蝕工藝去除所述NMOS區(qū)域中所述第二虛擬柵極的步驟。

示例性地，在刻蝕去除所述第二虛擬柵極的同時(shí)刻蝕去除所述硬掩膜層。

示例性地，所述硬掩膜層的材料包括TiN。

示例性地，所述功函數(shù)金屬層具有壓縮應(yīng)力。

示例性地，所述功函數(shù)金屬層的壓縮應(yīng)力和厚度決定所述硬掩膜層的拉伸應(yīng)力特性。

示例性地，所述功函數(shù)金屬層的材料包括銅。

本發(fā)明還提供一種采用上述方法制造的半導(dǎo)體器件。

本發(fā)明還提供一種電子裝置，所述電子裝置包括所述半導(dǎo)體器件。

本發(fā)明的半導(dǎo)體器件的制造方法減少了所述PMOS區(qū)域中功函數(shù)金屬層的損傷，同時(shí)沒有影響器件性能和結(jié)構(gòu)，進(jìn)而避免了在晶片邊緣的SWL失效的問題，最終提高了器件的良品率。本發(fā)明半導(dǎo)體器件，采用前述方法制造，具有高良品率等優(yōu)點(diǎn)。本發(fā)明的電子裝置，使用了上述的半導(dǎo)體器件，因而同樣具有上述優(yōu)點(diǎn)。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的裝置及原理。在附圖中，

圖1為采用柵極在后工藝制造具有高k電介質(zhì)/金屬柵極的半導(dǎo)體器件的工藝流程圖；

圖2A-2D為根據(jù)本發(fā)明一個(gè)實(shí)施方式制造具有高k電介質(zhì)/金屬柵極的半導(dǎo)體器件的相關(guān)步驟所獲得的器件的結(jié)構(gòu)示意圖；

圖3為根據(jù)本發(fā)明一個(gè)實(shí)施方式制造具有高k電介質(zhì)/金屬柵極的半導(dǎo)體器件的工藝流程圖；

具體實(shí)施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。

應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。

應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由稀⑴c之相鄰、連接或耦合到其它元件或?qū)樱蛘呖梢源嬖诰娱g的元件或?qū)?。相反，?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)?。?yīng)當(dāng)明白，盡管可使用術(shù)語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語限制。這些術(shù)語僅僅用來區(qū)分一個(gè)元件、部件、區(qū)、層或部分與另一個(gè)元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。

空間關(guān)系術(shù)語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中 所示的一個(gè)元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向?yàn)樵谄渌蛱卣鳌吧稀?。因此，示例性術(shù)語“在...下面”和“在...下”可包括上和下兩個(gè)取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語相應(yīng)地被解釋。

在此使用的術(shù)語的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時(shí)，單數(shù)形式的“一”、“一個(gè)”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語“組成”和/或“包括”，當(dāng)在該說明書中使用時(shí)，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。

這里參考作為本發(fā)明的理想實(shí)施例(和中間結(jié)構(gòu))的示意圖的橫截面圖來描述發(fā)明的實(shí)施例。這樣，可以預(yù)期由于例如制造技術(shù)和/或容差導(dǎo)致的從所示形狀的變化。因此，本發(fā)明的實(shí)施例不應(yīng)當(dāng)局限于在此所示的區(qū)的特定形狀，而是包括由于例如制造導(dǎo)致的形狀偏差。例如，顯示為矩形的注入?yún)^(qū)在其邊緣通常具有圓的或彎曲特征和/或注入濃度梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元改變。同樣，通過注入形成的埋藏區(qū)可導(dǎo)致該埋藏區(qū)和注入進(jìn)行時(shí)所經(jīng)過的表面之間的區(qū)中的一些注入。因此，圖中顯示的區(qū)實(shí)質(zhì)上是示意性的，它們的形狀并不意圖顯示器件的區(qū)的實(shí)際形狀且并不意圖限定本發(fā)明的范圍。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及詳細(xì)的結(jié)構(gòu)，以便闡釋本發(fā)明的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。

如圖1所示，為根據(jù)現(xiàn)有技術(shù)采用柵極在后工藝制造具有高k電介質(zhì)/金屬柵極的半導(dǎo)體器件的方法。

在步驟101中，提供一半導(dǎo)體襯底，所述半導(dǎo)體襯底包括NMOS區(qū)域和PMOS區(qū)域。在所述NMOS區(qū)域中形成有高k電介質(zhì)/第一虛擬柵極，以及位于所述高k電介質(zhì)/所述第一虛擬柵極兩側(cè)的柵極間隙壁結(jié)構(gòu)，在所述PMOS區(qū)域中形成有高k電介質(zhì)/第二虛擬柵極，以及位于所述高k電介質(zhì)/所述第二虛擬柵極兩側(cè)的柵極間隙壁結(jié)構(gòu)。在所述半導(dǎo)體襯底上還形成有層間介質(zhì)層 (ILD)。刻蝕去除所述PMOS區(qū)域中的所述第一虛擬柵極，在所述第一虛擬柵極原有位置形成溝槽，通常采用干法刻蝕或者濕法刻蝕。

在步驟102中，在所述半導(dǎo)體襯底上沉積PMOS金屬層，所述PMOS金屬層填充所述溝槽，所述PMOS金屬層的材料包括銅。

在步驟103中，執(zhí)行平坦化工藝，去除多余的所述PMOS金屬層，以露出所述層間介質(zhì)層。

在步驟104中，在所述半導(dǎo)體襯底上沉積形成硬掩膜層，所述硬掩膜層的材料包括TiN。。

在步驟105中，采用光刻工藝和刻蝕工藝去除所述NMOS區(qū)域中的所述第二虛擬柵極，在所述第二虛擬柵極原有位置形成溝槽，通常采用干法刻蝕或者濕法刻蝕。

根據(jù)上述制作半導(dǎo)體器件的方法在所述POMS區(qū)域的所述金屬柵極層中產(chǎn)生了空洞，該空洞是由于所述PMOS區(qū)域中的所述金屬層的固有應(yīng)力產(chǎn)生的，從而，進(jìn)一步引起了半導(dǎo)體器件的SWL失效。

本發(fā)明為了解決目前制作具有高k電介質(zhì)/金屬柵極過程中存在的問題，提供了一種半導(dǎo)體器件的制備方法，圖2A-2D為根據(jù)本發(fā)明一個(gè)實(shí)施方式制造具有高k電介質(zhì)/金屬柵極的半導(dǎo)體器件的相關(guān)步驟所獲得的器件的結(jié)構(gòu)示意圖；圖3為根據(jù)本發(fā)明一個(gè)實(shí)施方式制造具有高k電介質(zhì)/金屬柵極的半導(dǎo)體器件的工藝流程圖。

下面結(jié)合圖2A-2D和圖3對本發(fā)明的制備方法進(jìn)行詳細(xì)的說明。需要說明的是，在對半導(dǎo)體芯片之前的處理步驟，對于本領(lǐng)域的技術(shù)人員是熟知的，在此就不詳細(xì)贅述。同時(shí)，圖2A-2D中僅給出了所要程序化的芯片的結(jié)構(gòu)，在半導(dǎo)體器件的集成電路中包含如圖所述的多個(gè)芯片相互連接，形成疊層，為了簡化，在圖中僅僅給出了一個(gè)芯片的結(jié)構(gòu)示意圖，當(dāng)然還包含其他必不可少的元件。

實(shí)施例一

首先，執(zhí)行步驟301，采用刻蝕工藝去除PMOS區(qū)域中的虛擬柵極以形成溝槽。

如圖2A所示，提供半導(dǎo)體襯底200，所述半導(dǎo)體襯底200可包括任何半導(dǎo)體材料，所述半導(dǎo)體200的材料可包括但不限于：Si、SiC、SiGe、SiGeC、 Ge合金、GeAs、InAs、InP，以及其它Ⅲ-Ⅴ或Ⅱ-Ⅵ族化合物半導(dǎo)體。所述半導(dǎo)體襯底200還可以包括有機(jī)半導(dǎo)體或者如Si/SiGe、絕緣體上硅(SOI)、或者絕緣體上SiGe(SGOI)的分層半導(dǎo)體。所述半導(dǎo)體襯底200包括各種隔離結(jié)構(gòu)，例如淺溝槽絕緣。

在所述半導(dǎo)體襯底200包括NMOS區(qū)域和PMOS區(qū)域，該NMOS區(qū)域具有形成在均勻摻雜的溝道區(qū)上的NMOS虛擬柵極堆疊結(jié)構(gòu)201N，PMOS區(qū)域具有形成在均勻摻雜的溝道區(qū)上的PMOS虛擬柵極堆疊結(jié)構(gòu)201P。所述NMOS虛擬柵極堆疊結(jié)構(gòu)201N包括高k電介質(zhì)層(未示出)、阻擋層(未示出)和NMOS虛擬柵極202，在所述NMOS虛擬柵極堆疊結(jié)構(gòu)201N的兩側(cè)形成有柵極間隙壁(未示出)。所述第二柵極結(jié)構(gòu)201P包括高k電介質(zhì)層(未示出)、阻擋層(未示出)和PMOS虛擬柵極，在所述PMOS虛擬柵極堆疊結(jié)構(gòu)201P的兩側(cè)形成有柵極間隙壁(未示出)。

其中，所述高k介質(zhì)層的材料可以選擇高k材料，沉積方式可以通過化學(xué)氣相沉積(CVD)或原子層沉積(ALD)的方式。材料可以是鉿氧化硅(HfSiO)、鉿氮氧化硅(HfSiON)、鉿氧化鉭(HfTaO)、鉿氧化鋯(HfZrO)中的一種或者它們的任意組合，還可以是鈣鈦礦型材料。阻擋層沉積方式可以通過ALD、CVD、物理氣相沉積(PVD)、濺射等其它方法，所述阻擋層材料優(yōu)選氮化鈦，厚度范圍10～20埃

在本發(fā)明的一具體實(shí)施方式中，所述NMOS虛擬柵極202和所述PMOS虛擬柵極的形成方法可選用低壓化學(xué)氣相淀積(LPCVD)工藝。形成所述多晶硅層的工藝條件包括：反應(yīng)氣體為硅烷(SiH4)，所述硅烷的流量范圍可為100～200立方厘米/分鐘(sccm)，如150sccm；反應(yīng)腔內(nèi)溫度范圍可為700～750攝氏度；反應(yīng)腔內(nèi)壓力可為250～350毫毫米汞柱(mTorr)，如300mTorr；所述反應(yīng)氣體中還可包括緩沖氣體，所述緩沖氣體可為氦氣(He)或氮?dú)?，所述氦氣和氮?dú)獾牧髁糠秶蔀?～20升/分鐘(slm)，如8slm、10slm或15slm。需要說明的是，上述實(shí)施例僅用于更加清楚地說明本發(fā)明的實(shí)施方案，并不局限于上述數(shù)值范圍和制備方法。

所述柵極間隙壁的材料可以為氧化硅、氮化硅、氮氧化硅中一種或者他們組合構(gòu)成。作為優(yōu)選，所述間隙壁為氧化硅、氮化硅共同組成，具體工藝為：在半導(dǎo)體襯底上形成第一氧化硅層、第一但氧化硅層以及第二氧化硅層，然后采用刻蝕方法形成間隙壁。還可以選用本領(lǐng)域常用的柵極間隙壁的材料 以及形成方法，在此不再贅述。

示例性地，在所述NMOS虛擬柵極202和所述PMOS虛擬柵極的兩側(cè)的所述半導(dǎo)體襯底200中形成有源/漏極。

接著，在所述半導(dǎo)體襯底200上形成層間介電層(ILD)203。層間介電層可以使用例如SiO₂、碳氟化合物(CF)、摻碳氧化硅(SiOC)或者碳氮化硅(SiCN)等?；蛘?，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)為主要成分。碳氟化合物也可以使用具有非晶體(非結(jié)晶性)構(gòu)造的物質(zhì)。層間介電層還可以使用例如摻碳氧化硅(SiOC)等多孔質(zhì)構(gòu)造?？梢圆捎脽峄瘜W(xué)氣相沉積方法、等離子體工藝。所述層間介電層的形成可以選用本領(lǐng)域常用方法，在此不再贅述。

示例性地，對所述層間介電層203進(jìn)行平坦化工藝，以去除所述層間介質(zhì)層203高出所述NMOS虛擬柵極202和所述PMOS虛擬柵極的部分，換而言之，對所述層間介電層203進(jìn)行平坦化工藝，以使所述層間介電層環(huán)繞所述NMOS虛擬柵極202和所述PMOS虛擬柵極并露出所述所述NMOS虛擬柵極202和所述PMOS虛擬柵極頂面。

然后，刻蝕去除所述PMOS區(qū)域中的所述PMOS虛擬柵極，以形成溝槽204。在本發(fā)明的一具體實(shí)施方式中，在所述層間介電層203上形成覆蓋層，覆蓋層覆蓋所述NMOS區(qū)域露出所述PMOS區(qū)域，可以采用本領(lǐng)域常用的各種合適材料作為上述覆蓋層，例如氮化硅，上述覆蓋層也可以采用光致抗蝕劑。作為一個(gè)實(shí)例，在所述層間介電層203上形成圖案化的光致抗蝕劑層以覆蓋所述NOMS區(qū)域露出所述PMOS區(qū)域。

刻蝕去除所述PMOS區(qū)域中的所述PMOS虛擬柵極，以在所述PMOS虛擬柵極原有位置形成溝槽204，可以采用干法刻蝕去除所述PMOS虛擬柵極，干法蝕刻工藝包括但不限于：反應(yīng)離子蝕刻(RIE)、離子束蝕刻、等離子體蝕刻或者激光切割。最好通過一個(gè)或者多個(gè)RIE步驟進(jìn)行干法蝕刻。在采用干法刻蝕去除所述PMOS虛擬柵極之后，可執(zhí)行一軟濕法清洗(soft WET)步驟以去除所述PMOS虛擬柵極中的殘余物?；蛘撸梢圆捎脻穹涛g去除所述PMOS虛擬柵極，濕蝕刻法可以采用氫氟酸溶液，例如緩沖氧化物蝕刻劑或氫氟酸緩沖溶液。或者，可以采用部分干法部分濕法刻蝕。

接著，執(zhí)行步驟302，在所述PMOS區(qū)域的所述溝槽中和層間介電層上沉積形成功函數(shù)金屬層，所述功函數(shù)金屬層填滿所述溝槽。

如圖2B所示，在PMOS區(qū)域中的所述溝槽204中和所述層間介電層203上沉積形成功函數(shù)金屬層205，所述功函數(shù)金屬層205填滿所述溝槽204。所述功函數(shù)金屬層205的材料包括銅、鋁、TiN或TaN等，作為優(yōu)選，所述功函數(shù)金屬層205的材料為銅，所述功函數(shù)金屬層205具有壓縮應(yīng)力。所述功函數(shù)金屬層205形成方法可以是CVD或PVD。所述功函數(shù)金屬層205還可以選用本領(lǐng)域常用的金屬材料以及形成方法，在此不再贅述。

接著，采用平坦化工藝處理所述功函數(shù)金屬層205直至露出所述層間介電層203。換而言之，采用平坦化工藝去除所述功函數(shù)金屬層205高出所述層間介電層203的部分。

在本發(fā)明的一具體實(shí)施例中，執(zhí)行平坦化工藝，可以使用半導(dǎo)體制造領(lǐng)域中常規(guī)的平坦化方法來實(shí)現(xiàn)表面的平坦化。該平坦化方法的非限制性實(shí)例包括機(jī)械平坦化方法和化學(xué)機(jī)械研磨(CMP)平坦化方法?；瘜W(xué)機(jī)械研磨平坦化方法更常用。

接著，執(zhí)行步驟303，在所述半導(dǎo)體襯底上沉積形成具有拉伸應(yīng)力的硬掩膜層并執(zhí)行退火步驟。

如圖2C所示，在所述半導(dǎo)體襯底200上沉積形成具有拉應(yīng)力的硬掩膜層206，所述硬掩膜層206的材料包括TaN、TiN、TaC、TaSiN、WN、TiAl、TiAlN或上述的組合。形成所述硬掩膜層206的方法非限制性實(shí)例包括化學(xué)氣相沉積法(CVD)，如低溫化學(xué)氣相沉積(LTCVD)、低壓化學(xué)氣相沉積(LPCVD)、快熱化學(xué)氣相沉積(LTCVD)、等離子體化學(xué)氣相沉積(PECVD)。所述硬掩膜層206可以選用本領(lǐng)域常用的材料以及形成方法，在此不再贅述。

在本發(fā)明的一具體實(shí)施例中，所述硬掩膜層206的材料為TiN。所述硬掩膜層206具有拉伸應(yīng)力，其中，所述硬掩膜層206拉伸應(yīng)力的特性和所述功函數(shù)金屬層205的固有應(yīng)力以及厚度有關(guān)。作為進(jìn)一步的優(yōu)選，沉積形成的所述硬掩膜層206減小了所述功函數(shù)金屬層205的壓縮應(yīng)力。

接著，對上述結(jié)構(gòu)執(zhí)行退火步驟，所述退火步驟可以使所述功函數(shù)金屬層205記憶部分的或者全部的所述硬掩膜層206的拉伸應(yīng)力。

所述退火步驟一般是將所述襯底置于高真空或高純氣體的保護(hù)下，加熱到一定的溫度進(jìn)行熱處理。作為進(jìn)一步的優(yōu)選，在本發(fā)明中可以選用快速熱退火，可以選用以下幾種方式中的一種：脈沖激光快速退火、脈沖電子書快速退火、離子束快速退火、連續(xù)波激光快速退火以及非相干寬帶光源(如鹵 燈、電弧燈、石墨加熱)快速退火等，但并非局限于所舉示例。

所述PMOS區(qū)域中的所述功函數(shù)金屬層205具有壓縮應(yīng)力，該金屬應(yīng)力會(huì)導(dǎo)致在所述功函數(shù)金屬層205中產(chǎn)生空洞，并進(jìn)一步的引起器件失效。具有拉伸應(yīng)力的所述硬掩膜層206能夠去除功函數(shù)金屬層205的固有應(yīng)力，從而根本上減少器件的SWL失效。

接著，執(zhí)行步驟304，采用光刻工藝和刻蝕工藝去除所述NMOS區(qū)域中的所述虛擬柵極。

如圖2D所示，采用光刻工藝和刻蝕工藝去除所述NMOS區(qū)域中的所述NMOS虛擬柵極202，在所述NMOS虛擬柵極202原有位置形成溝槽。

在本發(fā)明的一具體實(shí)施例中，采用光刻工藝在所述硬掩膜層206上形成圖案化的光刻膠層，所述圖案化的光刻膠層覆蓋PMOS區(qū)域露出NMOS區(qū)域。根據(jù)所述圖案化的光刻膠層刻蝕所述NMOS區(qū)域中的所述NMOS虛擬柵極202以形成溝槽?？梢圆捎酶煞涛g去除所述NMOS虛擬柵極202，干法蝕刻工藝包括但不限于：反應(yīng)離子蝕刻(RIE)、離子束蝕刻、等離子體蝕刻或者激光切割。最好通過一個(gè)或者多個(gè)RIE步驟進(jìn)行干法蝕刻。在采用干法刻蝕去除所述NMOS虛擬柵極202之后，可執(zhí)行一軟濕法清洗(soft WET)步驟以去除溝槽中的殘余物?；蛘撸梢圆捎脻穹涛g去除所述NMOS虛擬柵極202，濕蝕刻法能夠采用氫氟酸溶液，例如緩沖氧化物蝕刻劑或氫氟酸緩沖溶液?；蛘?，可以采用部分干法部分濕法刻蝕。

需要說明的是上述光刻工藝、刻蝕工藝均是示例性的，并非局限于該實(shí)施方式，本領(lǐng)域技術(shù)人員可以根據(jù)制備器件的需要選擇本領(lǐng)域常用的其他方法，在此不詳細(xì)贅述。

示例性地，在刻蝕去除所述NMOS虛擬柵極202的同時(shí)所述硬掩膜層206也被去除掉，在后續(xù)的制作工藝中沒有額外步驟去除所述硬掩膜層206。

然后執(zhí)行后續(xù)步驟，在所述NMOS區(qū)域中的所述溝槽結(jié)構(gòu)中沉積形成金屬層，再執(zhí)行平坦化工藝。需要說明的是在NMOS區(qū)域的溝槽中形成高k電介質(zhì)/金屬柵極(HK/MG)結(jié)構(gòu)為常規(guī)技術(shù)手段，可以選擇本領(lǐng)域常用的制備方法，在此不再贅述。

實(shí)施例二

本發(fā)明還提供了一種半導(dǎo)體器件，所述半導(dǎo)體器件通過實(shí)施例一中的所 述方法制備得到，通過所述方法制備到的半導(dǎo)體器件避免了SWL失效的問題，進(jìn)一步提高了半導(dǎo)體器件的性能和良率。

實(shí)施例三

本發(fā)明另外還提供一種電子裝置，其包括前述的半導(dǎo)體器件?；蚱浒ú捎脤?shí)施例一種方法制作獲得的半導(dǎo)體器件。

由于包括的半導(dǎo)體器件具有更高的性能，該電子裝置同樣具有上述優(yōu)點(diǎn)。

所述電子裝置可以是手機(jī)、平板電腦、筆記本電腦、上網(wǎng)本、游戲機(jī)、電視機(jī)、VCD、DVD、導(dǎo)航儀、照相機(jī)、攝像機(jī)、錄音筆、MP3、MP4、PSP等任何電子產(chǎn)品或設(shè)備，也可以是任何包括所述半導(dǎo)體器件的中間產(chǎn)品。所述電子裝置，由于使用了所述半導(dǎo)體器件，因而具有更好的性能。

本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。