本發(fā)明涉及一種半導(dǎo)體元件制造方法，尤其是涉及一種具有金屬柵極的半導(dǎo)體元件制造方法。

背景技術(shù)：

隨著半導(dǎo)體元件的尺寸的日益縮小，柵極結(jié)構(gòu)的尺寸也隨之縮小。因此，柵極介電層的厚度也必須減小以避免元件效能受到影響。一般來(lái)說(shuō)，柵極介電層的材料通常是氧化硅。以氧化硅為材料的柵極介電層在厚度減小時(shí)往往會(huì)有漏電流(leakage current)的現(xiàn)象。為了減少漏電流的發(fā)生，現(xiàn)有的作法是以高介電常數(shù)(high dielectric constant；high-k)材料取代氧化硅來(lái)作為柵極介電層。在使用高介電常數(shù)材料作為柵極介電層的情況下，以多晶硅為材料的柵極會(huì)與高介電常數(shù)材料反應(yīng)產(chǎn)生費(fèi)米能階釘扎(Fermi-level pinning)，因而造成臨限電壓(threshold voltage)增大而影響元件效能。

為了避免以多晶硅為材料的柵極會(huì)與高介電常數(shù)材料反應(yīng)而造成臨限電壓增大，現(xiàn)有技術(shù)中的一種作法是以金屬層來(lái)作為柵極。然而，以金屬層作為柵極時(shí)，往往會(huì)在后續(xù)的高溫制作工藝中因溫度太高而造成金屬層的功函數(shù)的變異，進(jìn)而對(duì)元件效能造成影響。遂此，后柵極(gate last)制作工藝可在完成所有的高溫制作工藝步驟如摻雜活化退火之后，移除犧牲柵極(dummy gate or replacement gate)以形成柵極溝槽，接著，填入所需要的金屬，而完成晶體管元件的金屬柵極，據(jù)此，可解決在柵極優(yōu)先(gate first)制作工藝出現(xiàn)的功函數(shù)漂移問(wèn)題。然而，取代柵極制作工藝的步驟相當(dāng)復(fù)雜，且元件易于制作工藝中產(chǎn)生缺陷或殘留物，而影響元件性能。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明的目的在于提供一種半導(dǎo)體元件制造方法，其簡(jiǎn)化制作工藝，并提高制作工藝良率。

為達(dá)上述目的，本發(fā)明提供一種半導(dǎo)體元件制造方法，首先，提供具有 第一晶體管結(jié)構(gòu)與第二晶體管結(jié)構(gòu)的基板。其中，第一晶體管結(jié)構(gòu)具有第一柵極溝槽，第二晶體管結(jié)構(gòu)具有第二柵極溝槽。接著，在第一柵極溝槽與第二柵極溝槽中形成第一功函數(shù)金屬層，并于第一功函數(shù)金屬層上形成平坦層，且平坦層填滿第一柵極溝槽與第二柵極溝槽。之后，在平坦層上形成圖案化光致抗蝕劑層，以圖案化光致抗蝕劑層作為掩模層，蝕刻部分位于第二晶體管結(jié)構(gòu)上的平坦層。接著，去除圖案化光致抗蝕劑層之后，全面蝕刻平坦層直至完全去除位于第二晶體管結(jié)構(gòu)上的平坦層，而保留圖案化平坦層覆蓋住第一晶體管結(jié)構(gòu)。最后，以圖案化平坦層作為硬掩模層，去除位于第二柵極溝槽中的第一功函數(shù)金屬層。

在本發(fā)明的一實(shí)施例中，前述的半導(dǎo)體元件制造方法還包括于第一柵極溝槽與第二柵極溝槽中形成第一功函數(shù)金屬層之前，在第一柵極溝槽與第二柵極溝槽中形成阻障層。

在本發(fā)明的一實(shí)施例中，前述的半導(dǎo)體元件制造方法，其中，全面蝕刻該平坦層的步驟時(shí)，暴露出位于第一柵極溝槽中的阻障層。

在本發(fā)明的一實(shí)施例中，前述的半導(dǎo)體元件制造方法，其中，第一功函數(shù)金屬層上形成平坦層的步驟時(shí)，平坦層的厚度為1900埃。

在本發(fā)明的一實(shí)施例中，前述的半導(dǎo)體元件制造方法，其中，以圖案化光致抗蝕劑層作為掩模層，蝕刻部分位于第二晶體管結(jié)構(gòu)上的平坦層直至其厚度小于150埃，且仍覆蓋第一功函數(shù)金屬層。

在本發(fā)明的一實(shí)施例中，前述的半導(dǎo)體元件制造方法，其步驟還包括移除圖案化平坦層，用以暴露出位于第一柵極溝槽中的第一功函數(shù)金屬層。

在本發(fā)明的一實(shí)施例中，前述的半導(dǎo)體元件制造方法，其步驟還包括于移除圖案化平坦層的步驟后，在第一柵極溝槽與第二柵極溝槽中形成第二功函數(shù)金屬層。

在本發(fā)明的一實(shí)施例中，前述的半導(dǎo)體元件制造方法，其中，第一晶體管結(jié)構(gòu)與第二晶體管結(jié)構(gòu)為鰭狀場(chǎng)效晶體管結(jié)構(gòu)。

在本發(fā)明的一實(shí)施例中，前述的半導(dǎo)體元件制造方法，其中，平坦層的材料包含光吸收氧化物(DUO)、旋涂式玻璃(SOG)、底部抗反射材料(BARC)、或犧牲光吸收材料(SLAM)。

為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施例，并配合所附的附圖，作詳細(xì)說(shuō)明如下。

附圖說(shuō)明

圖1至圖8為本發(fā)明的第一實(shí)施例所繪示的半導(dǎo)體元件的制造方法的剖面示意圖；

圖9至圖13為本發(fā)明的第二實(shí)施例所繪示的半導(dǎo)體元件的制造方法的剖面示意圖。

符號(hào)說(shuō)明

10：基板

101：淺溝槽隔離

102：介電層

103：高介電常數(shù)層

104：蝕刻停止層

105：犧牲柵極

106：蓋層

107：間隙壁

108：輕摻雜漏極

109：源/漏極

110：接觸洞蝕刻停止層

120：內(nèi)層介電層

20：第一區(qū)

201：第一晶體管結(jié)構(gòu)

202：第一柵極溝槽

30：第二區(qū)

301：第二晶體管結(jié)構(gòu)

302：第二柵極溝槽

410：第一功函數(shù)金屬層

420：平坦層

420R：剩余平坦層

421、422：圖案化平坦層

430：圖案化光致抗蝕劑層

440：第二功函數(shù)金屬層

d1、d2、d3、d4：厚度

具體實(shí)施方式

有關(guān)本發(fā)明的前述及其他技術(shù)內(nèi)容、特點(diǎn)與功效，在以下配合參考附圖的一優(yōu)選實(shí)施例的詳細(xì)說(shuō)明中，將可清楚的呈現(xiàn)。以下實(shí)施例中所提到的方向用語(yǔ)，例如：上、下、左、右、前或后等，僅是參考附加附圖的方向。因此，使用的方向用語(yǔ)是用來(lái)說(shuō)明并非用來(lái)限制本發(fā)明。

圖1到圖8是根據(jù)本發(fā)明的第一實(shí)施例所繪示的半導(dǎo)體元件的制造方法的剖面示意圖。首先，提供基板10，例如是硅基板、含硅基板或硅覆絕緣(silicon-on-insulator，SOI)基板等。基板10上具有多個(gè)淺溝槽隔離(shallow trench isolation，STI)101，淺溝槽隔離101可具有適當(dāng)?shù)膽?yīng)力。通過(guò)淺溝槽隔離101所包圍的區(qū)域，可定義出彼此電性絕緣的第一區(qū)20以及第二區(qū)30。接著分別于第一區(qū)20與第二區(qū)30的基板10上形成第一晶體管結(jié)構(gòu)201與第二晶體管結(jié)構(gòu)301，第一晶體管結(jié)構(gòu)201與第二晶體管結(jié)構(gòu)301可具有不同的導(dǎo)電型。例如，在本實(shí)施例中，第一晶體管結(jié)構(gòu)201為P型晶體管，而第二晶體管結(jié)構(gòu)301則為N型晶體管。

在本發(fā)明的一實(shí)施例中，如圖1所示，第一晶體管結(jié)構(gòu)201與第二晶體管結(jié)構(gòu)301都可包含介電層102、高介電常數(shù)層103、蝕刻停止層104、犧牲柵極105、蓋層106、間隙壁(spacer)107、輕摻雜漏極(light doped drain，LDD)108以及源/漏極109。在本發(fā)明優(yōu)選實(shí)施例中，介電層102為二氧化硅層，高介電常數(shù)層103的介電常數(shù)大約大于4，其可以是稀土金屬氧化物層或鑭系金屬氧化物層，例如氧化鉿(hafnium oxide,HfO₂)、硅酸鉿氧化合物(hafnium silicon oxide,HfSiO₄)、硅酸鉿氮氧化合物(hafnium silicon oxynitride,HfSiON)、氧化鋁(aluminum oxide,Al₂O₃)、氧化鑭(lanthanum oxide,La₂O₃)、鋁酸鑭(lanthanum aluminum oxide,LaAlO)、氧化鉭(tantalum oxide,Ta₂O₅)、氧化鋯(zirconium oxide,ZrO₂)、硅酸鋯氧化合物(zirconium silicon oxide,ZrSiO₄)、鋯酸鉿(hafnium zirconium oxide,HfZrO)、氧化鐿(yttrium oxide,Yb₂O₃)、氧化硅鐿(yttrium silicon oxide,YbSiO)、鋁酸鋯(zirconium aluminate,ZrAlO)、鋁酸鉿(hafnium aluminate,HfAlO)、氮化鋁(aluminum nitride,AlN)、氧化鈦(titanium oxide,TiO₂)，氮氧化鋯(zirconium oxynitride,ZrON)、氮氧化鉿(hafnium oxynitride,HfON)、氮氧硅鋯(zirconium silicon oxynitride, ZrSiON)、氮氧硅鉿(hafnium silicon oxynitride,HfSiON)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi₂Ta₂O₉,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZr_xTi_1-xO₃,PZT)或鈦酸鋇鍶(barium strontium titanate,Ba_xSr_1-xTiO₃,BST)，但不以上述為限。

在本實(shí)施例中，蝕刻停止層104可包含金屬層或金屬氮化物層，例如是氮化鈦(TiN)。犧牲柵極105例如是多晶硅柵極，也可以是由多晶硅層、非晶硅(amorphous Si)或者鍺層所組合的復(fù)合柵極。蓋層106則例如是氮化硅層。間隙壁107可為復(fù)合層結(jié)構(gòu)。在一實(shí)施例中，間隙壁107可部分或完全被移除，使得接觸洞蝕刻停止層(contact etch stop layer,CESL)110對(duì)于第一晶體管結(jié)構(gòu)201以及第二晶體管結(jié)構(gòu)301能具有優(yōu)選應(yīng)力。輕摻雜漏極108以及源/漏極109則以適當(dāng)濃度的摻質(zhì)加以形成。而于另一實(shí)施例中，介電層102以及蝕刻停止層104則可以省略。

第一晶體管結(jié)構(gòu)201與第二晶體管結(jié)構(gòu)301仍可包含其他半導(dǎo)體結(jié)構(gòu)，例如金屬硅化物層(salicide)、或以選擇性外延成長(zhǎng)(selective epitaxial growth,SEG)而形成具有六面體(hexagon，又叫sigmaΣ)或八面體(octangon)截面形狀的源極/漏極(圖未示)，可增加P型晶體管的通道的壓縮應(yīng)力，使空穴移動(dòng)的速度變快，進(jìn)而增加P型晶體管的操作速度及效能。

在形成第一晶體管結(jié)構(gòu)201與第二晶體管結(jié)構(gòu)301后，在基板10上依序形成接觸洞蝕刻停止層(contact etch stop layer,CESL)110與內(nèi)層介電層(inter-layer dielectric,ILD)120，覆蓋在第一晶體管結(jié)構(gòu)201與第二晶體管結(jié)構(gòu)301上。在一實(shí)施例中，接觸洞蝕刻停止層110可包含兩種不同的應(yīng)力層分設(shè)于第一區(qū)20與第二區(qū)30中，并分別覆蓋第一晶體管結(jié)構(gòu)201與第二晶體管結(jié)構(gòu)301而提供不同的應(yīng)力(stress)，以作為選擇性應(yīng)力系統(tǒng)(selective strain scheme,SSS)；接觸洞蝕刻停止層110可為單一層或復(fù)合層，可在第一晶體管結(jié)構(gòu)201上施加壓縮應(yīng)力而在第二晶體管結(jié)構(gòu)301上施加伸張應(yīng)力。

如圖2所示，接著進(jìn)行平坦化制作工藝，例如化學(xué)機(jī)械平坦化(chemical mechanical polish,CMP)制作工藝或者回蝕刻制作工藝或兩者的組合，以依序移除部分的內(nèi)層介電層120、部分的接觸洞蝕刻停止層110、部分的間隙壁107，并完全移除蓋層106，直到暴露出第一晶體管結(jié)構(gòu)201與第二晶體管結(jié)構(gòu)301的犧牲柵極105的頂面。

如圖3所示，進(jìn)行濕蝕刻制作工藝及/或干蝕刻制作工藝以移除第一晶體 管結(jié)構(gòu)201與第二晶體管結(jié)構(gòu)301的犧牲柵極105，其中此蝕刻步驟會(huì)停止在蝕刻停止層104，并分別在第一晶體管結(jié)構(gòu)201中形成第一柵極溝槽(trench)202，及在第二晶體管結(jié)構(gòu)301中形成第二柵極溝槽302。在本發(fā)明的一實(shí)施例中，在形成了第一柵極溝槽202以及第二柵極溝槽302后，可選擇性地移除蝕刻停止層104。

如圖4所示，在基板10上全面形成第一功函數(shù)金屬層410，據(jù)此第一功函數(shù)金屬層410共形地覆蓋第一柵極溝槽202、第二柵極溝槽302與內(nèi)層介電層120的表面，但并不完全填滿第一柵極溝槽202及第二柵極溝槽302。第一功函數(shù)金屬層410為滿足第一晶體管結(jié)構(gòu)201，如P型晶體管，所需功函數(shù)要求的金屬，例如是鎳(Ni)、鈀(Pd)、鉑(Pt)、鈹(Be)、銥(Ir)、碲(Te)、錸(Re)、釕(Ru)、銠(Rh)、鎢(W)、鉬(Mo)；鎢、釕、鉬、鉭(Ta)、鈦(Ti)的氮化物；鎢、鉭、鈦的碳化物；或者氮鋁化鈦(TiAlN)、氮鋁化鉭(TaAlN)等。而于本發(fā)明其他實(shí)施例中，在形成第一功函數(shù)金屬層410之前，也可選擇性地于基板10上全面形成阻障層405，例如是氮化鉭(TaN)層。

如圖5所示，在基板10上全面形成平坦層420，其厚度d1約為1500埃，平坦層420覆蓋在第一功函數(shù)金屬層410上，且填滿第一柵極溝槽202與該第二柵極溝槽302。其中，平坦層420的材料可包括含光吸收氧化物(DUO)、旋涂式玻璃(SOG)、底部抗反射材料(BARC)、或犧牲光吸收材料(SLAM)，但不限于此。接著，對(duì)平坦層420進(jìn)行回蝕制作工藝(圖未示)，使平坦層420的厚度減小，在對(duì)平坦層420進(jìn)行清洗步驟，用以移除平坦層420表面的殘留物。接下來(lái)，在平坦層420上涂布光致抗蝕劑層，利用光刻蝕刻制作工藝來(lái)形成圖案化光致抗蝕劑層430，圖案化光致抗蝕劑層430至少覆蓋住第一晶體管結(jié)構(gòu)201。

如圖6所示，以圖案化光致抗蝕劑層430作為掩模層，進(jìn)行干蝕刻制作工藝來(lái)移除位于第二晶體管結(jié)構(gòu)301上的平坦層420，直到暴露出位于第二晶體管結(jié)構(gòu)301上的第一功函數(shù)金屬層410，而留下圖案化平坦層421覆蓋于第一晶體管結(jié)構(gòu)201上。

如圖7所示，進(jìn)行回蝕制作工藝，將暴露出來(lái)的第一功函數(shù)金屬層410完全移除，此回蝕制作工藝停止在阻障層405，據(jù)此，位于第二柵極溝槽302的第一功函數(shù)金屬層410會(huì)被完全移除，而保留的第一功函數(shù)金屬層410至少會(huì)覆蓋在第一柵極溝槽202中。

如圖8所示，進(jìn)行蝕刻制作工藝依序移除圖案化光致抗蝕劑層430與圖案化平坦層421，以暴露出位于第一區(qū)20的第一功函數(shù)金屬層410。接著，可依序形成第二功函數(shù)金屬層及低電阻金屬層，可用以完成具有雙功函數(shù)金屬柵極的半導(dǎo)體元件。

然而，經(jīng)發(fā)明人實(shí)驗(yàn)多次發(fā)現(xiàn)，第一實(shí)施例仍有待改進(jìn)的空間。例如，在基板10上全面形成平坦層420后進(jìn)行回蝕制作工藝時(shí)，有可能導(dǎo)致平坦層420產(chǎn)生一些孔洞，進(jìn)而損害到第一晶體管結(jié)構(gòu)201中的第一功函數(shù)金屬層410，而且，回蝕后所進(jìn)行的清洗步驟，也無(wú)法完全將殘留物清除干凈，使平坦層420的表面不夠平坦，而后續(xù)在平坦層420上涂布光致抗蝕劑層時(shí)容易產(chǎn)生氣泡，導(dǎo)致光刻制作工藝的誤差。另外，如圖7與圖8所示，在打開第二柵極溝槽302之后才移除圖案化光致抗蝕劑層430，可能會(huì)有一些光致抗蝕劑材料殘留在第二柵極溝槽302中，而后續(xù)移除圖案化平坦層421所使用的蝕刻劑并無(wú)法蝕刻光致抗蝕劑材料，故第二柵極溝槽302中仍會(huì)有光致抗蝕劑材料殘留物，而影響第二晶體管結(jié)構(gòu)的效能。

請(qǐng)參照?qǐng)D9至圖13，是根據(jù)本發(fā)明的第二實(shí)施例所繪示的半導(dǎo)體元件的制造方法的剖面示意圖。本實(shí)施例的部分步驟與第一實(shí)施例的部分步驟相同，如圖1至圖5，而本實(shí)施例所繪示的圖9可接續(xù)在第一實(shí)施例所繪示的圖4后，如圖9所示，本實(shí)施例于基板10上全面形成平坦層420，具有一厚度d2，可厚于第一實(shí)施例(圖5所示)的平坦層，厚度d2約為1900埃。接著，在平坦層420上形成圖案化光致抗蝕劑層430，至少覆蓋第一晶體管結(jié)構(gòu)201。

如圖10所示，以圖案化光致抗蝕劑層430作為掩模層，進(jìn)行蝕刻制作工藝，如干式蝕刻制作工藝，以形成圖案化平坦層422。不過(guò)，值得注意的是，本實(shí)施例中，僅移除部分位于第二晶體管結(jié)構(gòu)301上的平坦層420，位于第二晶體管結(jié)構(gòu)301上剩余的平坦層420R至少仍覆蓋第二柵極溝槽302，剩余的平坦層420R厚度d3可約為150埃，換言之，第二柵極溝槽302中的第一功函數(shù)金屬層410并不因此蝕刻步驟而暴露出來(lái)。而圖案化平坦層422受圖案化光致抗蝕劑層430的保護(hù)，厚度并未變薄，且覆蓋在第一晶體管結(jié)構(gòu)201上。

如圖11所示，進(jìn)行蝕刻制作工藝完全移除圖案化光致抗蝕劑層430，并暴露出圖案化平坦層422，而圖案化平坦層422的厚度遠(yuǎn)大于剩余的平坦層 420R。接著，如圖12所示，進(jìn)行回蝕制作工藝，全面蝕刻平坦層直到完全去除位于第二晶體管結(jié)構(gòu)上的剩余平坦層420R，而暴露出位于第二區(qū)30的第一功函數(shù)金屬層410，并于第一晶體管結(jié)構(gòu)201上保留圖案化平坦層422，不過(guò)，經(jīng)過(guò)此回蝕制作工藝厚，圖案化平坦層422的厚度也會(huì)變薄，其厚度d4例如為500埃。

接下來(lái)，以圖案化平坦層422做為硬掩模層，保護(hù)住第一柵極結(jié)構(gòu)202中的第一功函數(shù)金屬層410，而移除位于第二區(qū)30的第一功函數(shù)金屬層410，并暴露出第二柵極結(jié)構(gòu)302中例如阻障層405，形成如圖8所示的結(jié)構(gòu)。

接著，如圖13所示，第一實(shí)施例與第二實(shí)施例都可于基板10上全面形成第二功函數(shù)金屬層440，第二功函數(shù)金屬層440沿著第一區(qū)20的第一功函數(shù)金屬層410、第二區(qū)30的內(nèi)層介電層120以及第二柵極溝槽的阻障層405的表面形成，但并不完全填滿第一柵極溝槽202及第二柵極溝槽302。第二功函數(shù)金屬層440為滿足第二晶體管結(jié)構(gòu)301，如N型晶體管，所需功函數(shù)要求的金屬，例如是鋁化鈦(titanium aluminides,TiAl)、鋁化鋯(aluminum zirconium,ZrAl)、鋁化鎢(aluminum tungsten,WAl)、鋁化鉭(aluminum tantalum,TaAl)或鋁化鉿(aluminum hafnium,HfAl)，但不以上述為限。

接著，可進(jìn)行后續(xù)的制作工藝，例如，在基底10上全面形成低電阻的金屬層，并填滿第一柵極溝槽以及第二柵極溝槽(圖未示)。在本發(fā)明優(yōu)選實(shí)施例中，金屬層可包含鋁(Al)、鈦(Ti)、鉭(Ta)、鎢(W)、鈮(Nb)、鉬(Mo)、銅(Cu)、氮化鈦(TiN)、碳化鈦(TiC)、氮化鉭(TaN)、鈦鎢(Ti/W)或鈦與氮化鈦(Ti/TiN)等復(fù)合金屬層料，但不以此為限。后續(xù)還可進(jìn)行接觸插拴(contact plug)的制作及其他需要的制作工藝。

值得注意的是，在本發(fā)明的第二實(shí)施例中，在涂布光致抗蝕劑層于平坦層420之前，省略了平坦層的回蝕制作工藝與清洗步驟，因此，可避免損害到第一晶體管結(jié)構(gòu)201中的第一功函數(shù)金屬層410，也不會(huì)產(chǎn)生殘留物滯留在平坦層420表面，因此可避免光致抗蝕劑層涂布品質(zhì)不佳。此外，如圖10至圖12，在打開第二柵極溝槽302之前，先移除圖案化光致抗蝕劑層430，且后續(xù)幾道制作工藝又可將光致抗蝕劑材料清除干凈，因此，可避免將光致抗蝕劑材料殘留在第二柵極溝槽302中，影響金屬柵極的電性。

前述實(shí)施例是以平面晶體管(planar transistor)的制作方法為例，但本發(fā)明也可應(yīng)用于其他非平面晶體管(non-planar transistor)，例如鰭狀場(chǎng)效晶體管 (Fin FET)等，這些實(shí)施例均應(yīng)屬本發(fā)明所涵蓋的范圍。

雖然結(jié)合以上優(yōu)選實(shí)施例公開了本發(fā)明，然而其并非用以限定本發(fā)明，任何熟悉此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以附上的權(quán)利要求所界定的為準(zhǔn)。