本發(fā)明涉及半導體制造領域，特別涉及一種互連結構的形成方法。

背景技術：

隨著集成電路向超大規(guī)模集成電路發(fā)展，集成電路內部的電路密度越來越大。這種發(fā)展使得晶圓表面無法提供足夠的面積來制造連接線。為了滿足元器件縮小后的互連需求，兩層及兩層以上的多層金屬間互連線的設計成為超大規(guī)模集成電路技術常采用的方法之一。目前不同金屬層或者金屬層與襯墊層之間的導通是通過互連結構實現(xiàn)的。

參考圖1至圖5，示出了現(xiàn)有技術一種互連結構形成方法的示意圖。此處，以實現(xiàn)兩層連接線電連接的互連結構為例進行說明，所述連接線包括前層連接線ma和位于連接線ma上一層的后層連接線ma+1，所述互連結構還包括實現(xiàn)前層連接線ma和后層連接線ma+1電連接的插塞。

如圖1所示，首先形成基底10，所述基底10內形成有待連接線ma以及與待連接線ma相鄰的器件mb。所述形成基底10的步驟包括：提供半導體襯底(圖中未示出)，在半導體襯底上形成前層連接線ma；在前層連接線ma上形成低K介質層11。所述低K介質層11覆蓋所述前層連接線ma。

之后在所述低K介質層11上依次形成介質層20、底部抗反射層30以及圖形化的第一光刻膠層40。所述圖形化的第一光刻膠層40在前層連接線ma上方形成有第一開口41，所述第一開口41用于定義后層連接線ma+1的位置。

參考圖2，以所述圖形化的第一光刻膠層40為掩模，對所述底部抗反射層30和介質層20進行第一刻蝕，在介質層20內形成露出低K介質層11的第二開口21，并去除所述底部抗反射層30。

參考圖3，在所述第二開口21中填充介電材料，形成氧化介電層50；并在氧化介電層50上形成圖形化的第二光刻膠層60。所述圖形化的第二光刻膠層60在所述前層連接線ma上方形成有第三開口61，所述第三開口61用于定義實 現(xiàn)前層連接線ma和后層連接線ma+1電連接的插塞的位置。

參考圖4，以所述圖形化的第二光刻膠層60為掩模，對所述氧化介電層50和所述低K介質層11進行多次刻蝕，并去除氧化介電層50，在所述低K介質層內形成第四開口。所述第四開口包括用于形成后層連接線ma+1的溝槽12和用于形成插塞的接觸孔13。

參考圖5，依次向所述接觸孔13和所述溝槽12中填充導電材料，以形成插塞va以及后層連接線ma+1。所述前層連接線ma和后層連接線ma+1通過插塞va實現(xiàn)電連接。

然而，采用現(xiàn)有技術形成的半導體器件容易出現(xiàn)插塞va與相鄰器件mb之間短路的問題。

技術實現(xiàn)要素：

本發(fā)明解決的問題是提供一種互連結構的形成方法，減少插塞和相鄰器件之間的短路問題。

為解決上述問題，本發(fā)明提供一種互連結構的形成方法，包括如下步驟：

提供基底，所述基底內形成有前層待連接件；

在所述基底上形成圖形化的第一光刻膠層，所述第一光刻膠層在前層待連接件上方形成有第一開口，所述第一開口用于定義插塞的位置；

對所述第一光刻膠層進行硬化處理；

在硬化后的所述第一光刻膠層上形成填充層，所述填充層填滿所述第一開口并覆蓋所述第一光刻膠層；

在所述填充層上形成圖形化的第二光刻膠層，所述第二光刻膠層在前層待連接件上方形成有第二開口，所述第二開口大于所述第一開口，所述第二開口用于定義后層待連接件的位置；

以所述第二光刻膠層為掩模，去除第二開口底部的填充層，形成露出第一光刻膠層的第三開口，所述第三開口包括用于定義后層待連接件位置的溝槽和位于溝槽底部用于定義插塞位置的接觸孔；

將所述第三開口的圖形轉移到所述基底內，在所述基底內形成露出前層待連接件的第四開口；

向所述第四開口中填充導電材料，以形成互連結構。

可選的，對所述第一光刻膠層進行硬化處理的步驟包括：采用紫外光照射或加熱處理的方式對所述第一光刻膠層進行硬化處理。

可選的，對所述第一光刻膠層進行硬化處理的步驟之后，形成填充層的步驟之前，所述形成方法還包括：形成保形覆蓋硬化后的所述第一光刻膠層和第一開口底部基底的保形層。

可選的，所述保形層的材料為氧化硅。

可選的，形成所述保形層的步驟包括：采用原子層沉積的方式形成所述保形層。

可選的，采用原子層沉積的方式形成所述保形層的步驟包括：形成所述保形層的溫度為160攝氏度至200攝氏度。

可選的，形成所述保形層的步驟包括：所述保形層的厚度為600埃至1000埃。

可選的，形成基底的步驟包括：提供半導體襯底；在所述半導體襯底上形成前層待連接件；形成覆蓋所述半導體襯底和所述前層待連接件的層間介質層；

將所述第三開口的圖形轉移到所述基底內的步驟包括：將第三開口的圖形轉移到所述層間介質層中，在所述層間介質層中形成露出所述前層待連接件的第四開口。

可選的，提供基底的步驟之后，形成圖形化的第一光刻膠層的步驟之前，所述形成方法還包括：

在所述基底上依次形成氧化層和第一底部抗反射層。

可選的，所述填充層為有機絕緣材料層。

可選的，形成所述填充層的步驟包括：采用旋涂的工藝形成所述填充層。

可選的，形成填充層的步驟之后，形成圖形化的第二光刻膠層的步驟之前，所述形成方法還包括：在所述填充層上形成第二底部抗反射層。

可選的，去除第二開口底部的填充層，形成露出第一光刻膠層的第三開口的步驟包括：以第二光刻膠為掩模，采用等離子體干法刻蝕方法去除第二開口底部的填充層，形成第三開口。

可選的，將所述第三開口的圖形轉移到所述基底內的步驟包括：

以剩余的填充層為掩模，對所述第一光刻膠層和所述基底進行第一刻蝕，去除未被剩余的填充層覆蓋的部分第一光刻膠層和未被第一光刻膠層覆蓋的部分基底；

以剩余的第一光刻膠層為掩模，對所述基底進行第二刻蝕，去除未被剩余第一光刻膠層覆蓋的部分基底；

以剩余的所述第一光刻膠層為掩模，對所述基底進行第三刻蝕，去除剩余的第一光刻膠層和部分基底，形成露出前層待連接件的第四開口。

可選的，所述第一刻蝕、第二刻蝕和第三刻蝕中的一個或多個步驟包括：采用等離子體干法刻蝕方法進行刻蝕。

可選的，所述導電材料為金屬材料。

與現(xiàn)有技術相比，本發(fā)明的技術方案具有以下優(yōu)點：

本發(fā)明通過對直接形成在基底上的第一光刻膠層進行硬化處理，固定用以定義接觸孔位置的第一光刻膠的圖形。之后，再在硬化后的第一光刻膠層上形成定義后層待連接件位置的第二光刻膠層。從而使尺寸較小的接觸孔位置的定義能夠先于尺寸較大的后層待連接件位置的定義，避免了現(xiàn)有技術中，后層待連接件位置定義先于接觸孔位置定義，而使在形成尺寸較小的接觸孔時兩次光刻的層疊偏差的疊加。而且定義接觸孔位置的第一光刻膠直接形成在所述基底上，能夠更好的控制尺寸較小的接觸孔與前層待連接件之間的層疊偏差，使所形成的插塞與所述前層待連接件之間具有更好的對準效果。在保證圖形轉移的蝕刻過程在一個機臺中完成的前提下，縮小了光刻產生的層疊偏移，減少了較大層疊偏移而造成的短路現(xiàn)象，能夠有效擴大接觸孔刻蝕 工藝窗口，提高器件制造過程中的良品率，降低器件制造成本。

可選的，為了固定所述第一光刻膠層的圖形，避免硬化后的第一光刻膠層在工藝過程中被損傷而造成其變形，在本發(fā)明的可選方案中，還可以在第一光刻膠層硬化后，形成保形覆蓋所述硬化后的第一光刻膠層和所述基底的保形層，以保護所述第一光刻膠層，能夠有效擴大刻蝕工藝窗口，提高器件制造過程中的良品率，降低器件制造成本。

附圖說明

圖1至圖5是一種現(xiàn)有技術中互連結構形成方法的示意圖；

圖6至圖16是本發(fā)明互連結構形成方法一實施例中各個步驟的結構示意圖。

具體實施方式

由背景技術可知，現(xiàn)有技術中插塞容易與相鄰器件之間產生短路的問題。現(xiàn)結合插塞的形成過程分析短路問題的原因：

參考圖1，在定義后層連接線ma+1位置的過程中，由于工藝的偏差，所形成的第一開口41與前層連接線ma之間通常會有層疊偏移(Overlay shift)，產生層疊偏移OVL1；類似的，參考圖3，在定義用以形成插塞va的接觸孔的位置時，也會產生層疊偏移OVL2。

而現(xiàn)有技術中，為了保證形成互連結構的刻蝕過程在一個機臺中完成，防止低K介質層在刻蝕過程中發(fā)生損壞的現(xiàn)象出現(xiàn)，采用先形成用以定義較大尺寸的后層連接線ma+1位置的第二開口21，之后，再形成用以定義較小尺寸的接觸孔13位置的第三開口61的工藝順序。這種先定義后層連接線ma+1位置后定義接觸孔13位置的工藝順序，會使在定義接觸孔13位置的過程中產生的層疊偏移OVL2與之前定義后層連接線ma+1的層疊偏移OVL2疊加，從而使尺寸小的接觸孔13與前層連接線ma之間的層疊偏移較大，使接觸孔13與相連器件mb之間的距離較近(參考圖4中虛線框70)。之后再向接觸孔13內填充導電材料形成插塞va時，所述插塞容易與相鄰器件mb相接觸而引起短路，從而影響器件性能。此外這種光刻順序也制約了所述光刻過程的工藝窗口，降低了器件制造的良品率。

為解決所述技術問題，本發(fā)明提供一種互連結構的形成方法，包括如下步驟：

提供基底，所述基底內形成有前層待連接件；在所述基底上形成圖形化的第一光刻膠層，所述第一光刻膠層在前層待連接件上方形成有第一開口，所述第一開口用于定義插塞的位置；對所述第一光刻膠層進行硬化處理；在硬化后的所述第一光刻膠層上形成填充層，所述填充層填滿所述第一開口并覆蓋所述第一光刻膠層；在所述填充層上形成圖形化的第二光刻膠層，所述第二光刻膠層在前層待連接件上方形成有第二開口，所述第二開口大于所述第一開口，所述第二開口用于定義后層待連接件的位置；以所述第二光刻膠層為掩模，去除第二開口底部的填充層，形成露出第一光刻膠層的第三開口，所述第三開口包括用于定義后層待連接件位置的溝槽和位于溝槽底部用于定義插塞位置的接觸孔；將所述第三開口的圖形轉移到所述基底內，在所述基底內形成露出前層待連接件的第四開口；向所述第四開口中填充導電材料，以形成互連結構。

本發(fā)明通過對直接形成在基底上的第一光刻膠層進行硬化處理，固定用以定義接觸孔位置的第一光刻膠的圖形。之后，再在硬化后的第一光刻膠層上形成定義后層待連接件位置的第二光刻膠層。從而使尺寸較小的接觸孔位置的定義能夠先于尺寸較大的后層待連接件位置的定義，避免了現(xiàn)有技術中，后層待連接件位置定義先于接觸孔位置定義，而使在形成尺寸較小的接觸孔時兩次光刻的層疊偏差的疊加。而且定義接觸孔位置的第一光刻膠直接形成在所述基底上，能夠更好的控制尺寸較小的接觸孔與前層待連接件之間的層疊偏差，使所形成的插塞與所述前層待連接件之間具有更好的對準效果。在保證圖形轉移的蝕刻過程在一個機臺中完成的前提下，縮小了光刻產生的層疊偏移，減少了較大層疊偏移而造成的短路現(xiàn)象。此外，在本發(fā)明的可選方案中，還可以在第一光刻膠層硬化后，形成保形覆蓋所述硬化后的第一光刻膠層和所述基底的保形層，以保護所述第一光刻膠層，以固定所述第一光刻膠層的圖形，避免硬化后的第一光刻膠層在工藝過程中被損傷而造成其變形，能夠有效擴大刻蝕工藝窗口，提高器件制造過程中的良品率，降低器件制造成本。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明的具體實施例做詳細的說明。

圖6至圖16是本發(fā)明所提供的互連結構形成方法一實施例中各個步驟的結構示意圖。所述互連結構包括插塞和后層待連接件。

需要說明的是，本實施例中，以實現(xiàn)兩層連接線電連接的互連結構為例進行說明，不應以此限制本發(fā)明。

參考圖6，形成基底100，所述基底100中形成有前層待連接件Ma。

本實施例中，形成基底100的步驟包括：

提供半導體襯底(圖中未示出)；所述半導體襯底是后續(xù)工藝的工作平臺。所述半導體襯底的材料選自單晶硅、多晶硅或者非晶硅；所述半導體襯底也可以選自硅、鍺、砷化鎵或硅鍺化合物；所述半導體襯底還可以選自具有外延層或外延層上硅結構；所述半導體襯底還可以是其他半導體材料，本發(fā)明對此不做任何限制。本實施例中所述襯底材料為硅。

在所述半導體襯底上形成前層待連接件Ma；大部分情況下，有源、無源器件需經過多層互連結構與其他器件或控制電路形成電連接，以實現(xiàn)各自功能。本實施例中，所述前層待連接件Ma為實現(xiàn)前層器件層間連接的連接線。其他實施例中，所述前層待連接件Ma也可以是與各種有源、無源器件直接相連的導電插塞。

形成覆蓋所述半導體襯底和所述前層待連接件Ma的層間介質層110。層間介質層110用于實現(xiàn)層間器件之間的電隔離。本實施例中，所述層間介質層110材料為介電常數(shù)介于2.7與4.0之間的低K介電材料。為了降低寄生電容，所述層間介質層110材料還可以為介電常數(shù)介于2.0與2.7之間的超低K介電材料。

參考圖7，在所述基底100上形成圖形化的第一光刻膠層400，所述第一光刻膠層400在待連接件Ma上方形成有第一開口410，所述第一開口410用于定義后續(xù)形成的插塞的位置。

需要說明的是，在提供基底100的步驟之后，形成圖形化的第一光刻膠 層400的步驟之前，所述形成方法還包括：在所述基底100上形成氧化層200和第一底部抗反射層300(Bottom Anti-Reflection Coat，BARC)。

所述氧化層200用于保護層間介質層110在后續(xù)工藝中受到損傷。具體的，本實施例中，所述氧化層200的材料為氧化硅，可以采用化學氣相沉積(Chemical vapor deposition，CVD)、物理氣相沉積(Physical Vapor Deposition，PVD)或者原子層沉積(Atomic layer deposition，ALD)的方式形成。

所述第一底部抗反射層300的作用是防止光線通過光刻膠在界面發(fā)生發(fā)射，避免反射的光線與入射光線發(fā)生干涉，使光刻膠均勻曝光。所述第一底部抗反射層300可以采用化學氣相沉積、物理氣相沉積或原子層沉積的方式形成。本實施例中，采用化學氣相沉積的方式形成所述第一底部抗反射層300。

具體的，形成所述圖形化的第一光刻膠層400的步驟包括：在所述第一底部抗反射層300表面通過旋涂工藝涂布光刻膠薄膜；熱處理所述光刻膠薄膜后，對所述光刻膠薄膜進行曝光，使光刻膠薄膜圖形化，在前層待連接件Ma正上方形成露出第一底部抗反射層300的第一開口410；再次熱處理所述光刻膠薄膜，形成圖形化的第一光刻膠層400。所第一開口410用于定義后續(xù)需要形成的插塞的位置。

參考圖8，對第一光刻膠層400進行硬化處理，形成硬化后的第一光刻膠層420。

由于后續(xù)還需在第一光刻膠400之上進行定義后層待連接件位置的工藝，為了避免所述第一光刻膠400在后續(xù)工藝中受到損傷，固定用以定義插塞位置的圖形，對所述第一光刻膠層400進行硬化處理，形成硬化后的第一光刻膠層420。

具體的，采用紫外照射或加熱的方式對所述第一光刻膠層400進行硬化處理，形成硬化后的第一光刻膠層420。

所述硬化后的第一光刻膠420保持了用于定義插塞位置的第一開口410。所述第一開口410位于待連接件Ma上方，由于所述第一開口410在所述層間介質層110上形成，與所述前層待連接件Ma的距離較近，因此能夠較好地控制所述第一開口410與所述前層待連接件Ma之間的層疊偏差。

參考圖9和圖10，在所述硬化后的第一光刻膠層420上形成填充層600，所述填充層600填滿所述第一開口410，并覆蓋所述第一光刻膠層420。

形成所述填充層600可以獲得較平整的表面，本實施例中，所述填充層600材料為有機絕緣材料(Oxide Dielectric Layer，ODL)，可以采用旋涂的方法形成所述填充層600。

需要說明的是，為了保護圖形化的第一光刻膠層420，避免后續(xù)工藝步驟對圖形化的第一光刻膠420的損傷，造成所述硬化后的第一光刻膠層420變形，在所述第一光刻膠層420硬化的步驟之后，形成填充層600的步驟之前，本實施例中，所述形成方法還包括：形成保形覆蓋硬化后的所述第一光刻膠層420和所述基底100的保形層500。

需要說明的是，本實施例中，所述保形層500的材料為160攝氏度至200攝氏度時，通過原子層沉積形成的低溫氧化物(Low Temperature Oxide，LTO)。由于形成所述保形層500的溫度較低，因此所述保形層500是一種比較致密的材料，能夠在后續(xù)工藝步驟中避免所述硬化后的第一光刻膠層420受到損傷，避免第一光刻膠層420的圖形變形。但是本發(fā)明對是否形成所述保形層500不做限制。

還需要說明的是，如果保形層500的厚度過小，難以在后續(xù)工藝步驟中起到保護硬化后的第一光刻膠層420的作用；如果保形層500厚度過大，則容易造成材料的浪費或者增加工藝難度?？蛇x的，所述保形層500的厚度為600埃至1000埃。

參考圖11，在所述填充層600上形成圖形化的第二光刻膠層800，所述第二光刻膠層800在前層待連接件Ma上方形成有第二開口810，所述第二開口810大于所述第一開口410，所述第二開口810用于定義后層待連接件的位置。

需要說明的是，在形成填充層600的步驟之后，在形成第二光刻膠層800的步驟之前，本實施例中，所述形成方法還包括形成第二底部抗反射層700，用以避免入射光線和反射光線在光刻膠內形成駐波，使光刻膠曝光均勻，從而得到更好的光刻輪廓(Profile)。具體的，本實施例中，所述第二底部抗反 射層700為含硅的底部抗反射層。

具體的，形成所述圖形化的第二光刻膠層800的步驟包括：在所述第二底部抗反射層700表面通過旋涂工藝涂布光刻膠薄膜；熱處理所述光刻膠薄膜后，對所述光刻膠薄膜進行曝光，使光刻膠薄膜圖形化，在前層待連接件Ma上方形成露出第二底部抗反射層700的第二開口810；再次熱處理所述光刻膠薄膜，形成圖形化的第二光刻膠層800。

參考圖12，以所述第二光刻膠層800為掩模，去除第二開口810底部的填充層600，形成露出第一光刻膠層420的第三開口820，所述第三開口820包括用于定義后層待連接件位置的溝槽和位于溝槽底部用于定義插塞的接觸孔。

具體的，以所述第二光刻膠層800為掩模，采用等離子體干法刻蝕依次去除未被第二光刻膠層800覆蓋的第二底部抗反射層700和填充層600，形成露出第一光刻膠層420的第三開口820。

所述第三開口820由剩余填充層600和第一光刻膠層420圍成，所述第三開口820位于填充層600中的區(qū)域用于定義后層待連接件位置，所述第三開口820位于第一光刻膠層420中的區(qū)域用于形成插塞的接觸孔。

由于形成第一光刻膠層420以定義接觸孔位置的工藝在先，而形成填充層600和第二光刻膠層800以定義溝槽位置的工藝在后，因此所述接觸孔與所述前層待連接件Ma之間的層疊偏移不會與所述溝槽與所述前層待連接件Ma之間的層疊偏移發(fā)生疊加，能夠較好的減小較小尺寸的接觸孔與所述前層待連接件Ma之間的層疊偏移。而且定義接觸孔位置的第一光刻膠層420是直接形成在所述基底100上的，能夠更好的控制所述接觸孔與所述前層待連接件Ma之間的層疊偏移，使后續(xù)所形成的插塞與所述前層待連接件之間具有更好的對準效果。

需要說明的是，本實施例中，所述第二光刻膠層800在去除第二底部抗反射層700和填充層600的刻蝕過程中被消耗，若殘留有第二光刻膠層800，可以在形成第三開口820之后，對殘留第二光刻膠層800進行去除，具體地，可以選擇干法刻蝕或灰化等工藝進行去除。

還需要說明的是，由于在第一光刻膠層420硬化后，在填充層600形成前，在硬化后的第一光刻膠層420上形成了保形層500，因此本實施例中，所述第三開口820包括由剩余填充層600、第一光刻膠層420和保形層500圍成。

結合參考圖13至圖15，將所述第三開口820的圖形轉移到所述基底100內，在所述基底100內形成露出前層待連接件Ma的第四開口850，所述第四開口850包括用以形成后層待連接件的溝槽(Trench)和位于溝槽底部的用以形成插塞位置的接觸孔(Via)。

需要說明的是，為了獲得較好的光刻輪廓，本實施例中，采用等離子體干法刻蝕方法，將所述第三開口820的圖形轉移到所述基底100內，在所述基底100內形成露出前層待連接件Ma的第四開口850。

具體的，將所述第三開口820的圖形轉移到所述基底100內的步驟包括：

參考圖12，結合參考圖13，以剩余的填充層600為掩模，對所述第一光刻膠層420和所述基底100進行第一刻蝕，去除未被剩余的填充層600覆蓋的部分第一光刻膠層420以及未被第一光刻膠層420覆蓋的部分基底100，形成露出基底100的第五開口830。

具體的，本實施例中，為了將所述接觸孔的圖形轉移到所述基底100內，以所述剩余的填充層600為掩模，采用等離子體干法刻蝕方法對所述第一光刻膠層420和所述基底100進行第一刻蝕，去除未被剩余的填充層600覆蓋的部分第一光刻膠層420以及未被第一光刻膠層420覆蓋的部分基底100，將所述接觸孔的圖形轉移到所述層間介質層110內，形成第五開口830。所述等離子體干法刻蝕方法具有較好的各向異性控制能力，可以更好地控制第五開口830的形貌。

需要說明的是，本實施例中，在第一刻蝕過程中還去除了未被剩余填充層600覆蓋的保形覆蓋第一光刻膠層420的保形層500。

所述第五開口830的圖形包括由剩余的保形層500以及剩余的第一光刻膠層420在基底100上圍成的用以定義后層待連接件位置的溝槽和位于溝槽底部，基底100內的用以形成插塞的接觸孔。本實施例中，所述接觸孔位于所述層間介質層110內。

需要說明的是，本實施例中，對所述第一光刻膠層420和所述基底100進行第一刻蝕，去除未被第一光刻膠層420覆蓋的部分基底100的步驟還包括去除未被第一光刻膠層420覆蓋的，位于所述基底100上的所述氧化層200和所述第一底部抗反射層300，所述第五開口830圖形中的接觸孔由基底100以及剩余氧化層200和剩余第一底部抗反射層300圍成。

還需要說明的是，本實施例中，所述剩余的填充層600在去除未被剩余的填充層600覆蓋的部分第一光刻膠層420以及未被第一光刻膠層420覆蓋的部分基底100的過程中基本消耗，若殘留有剩余的填充層600，則進行去除，方法可以選擇為干法刻蝕或灰化工藝等，所需工藝為現(xiàn)有工藝，本發(fā)明在此不再贅述。

進一步結合參考圖14，以剩余的第一光刻膠層420掩模，對基底100進行第二刻蝕，去除未被剩余的第一光刻膠層420覆蓋的部分基底100。

具體的，為了將所述溝槽的圖形轉移到所述基底100內，本實施例中，以剩余的第一光刻膠層420為掩模，采用具有較好各向異性控制能力的等離子體干法刻蝕方法，對所述基底100進行第二刻蝕，去除未被剩余的第一光刻膠層420覆蓋的部分基底100，將所述溝槽的圖形轉移到所述層間介質層110內，內形成第六開口840。

需要說明的是，由于本實施例中采用的是等離子體干法刻蝕方法形成第六開口840，所述干法刻蝕方法具有較好的各向異性的控制能力，因此已經形成于層間介質層110內的接觸孔的底部進一步靠近前層待連接件Ma。

所述第六開口840的圖形包括形成在基底100內的用以定義后層待連接件位置的溝槽和位于溝槽底部，基底100內更靠近前層待連接件Ma位置的用以形成插塞的接觸孔。本實施例中，所述溝槽和所述接觸孔均位于層間介質層110內。

需要說明的是，本實施例中，所述去除未被剩余的第一光刻膠420覆蓋的部分基底100的步驟還包括去除未被剩余的第一光刻膠420覆蓋的，位于所述基底100上的部分剩余的氧化層200和部分剩余的第一底部抗反射層300。

參考圖15，以剩余的第一光刻膠層420為掩模，對剩余的所述基底進行 第三刻蝕，去除剩余的第一光刻膠層420和部分基底100，形成露出前層待連接件Ma的第四開口850。

具體的，為了實現(xiàn)后續(xù)形成的插塞和前層待連接件Ma之間的直接接觸，以剩余的所述第一光刻膠層420為掩模，采用具有較好各向異性控制能力的等離子體干法刻蝕方法去除接觸孔與前層待連接件Ma之間的部分基底100，形成露出前層待連接件Ma的第四開口850。

需要說明的是，剩余的所述第一光刻膠層420在形成第四開口850的刻蝕過程中會被部分消耗。本實施例中，在形成第四開口840的步驟之后，形成方法還包括去除剩余的第一光刻膠層420以及位于基底100上剩余的氧化層200和第一底部抗反射層300，所需工藝為現(xiàn)有工藝，本發(fā)明在此不再贅述。

所述第四開口850包括用以形成后層待連接件的溝槽和位于溝槽底部，用以形成插塞的接觸孔，所述接觸孔露出所述前層待連接件Ma。由于接觸孔的位置，是通過第一光刻膠層400直接在基底100上而定義的，并且經過保形層500保形從硬化后的第一光刻膠層420轉移到基底100內的，因此所述接觸孔的位置與所述前層待連接件Ma之間能有較好對準效果，所述接觸孔與所述前層待連接件Ma之間的層疊偏差較小，避免了后續(xù)在接觸孔內形成的插塞與相鄰器件之間發(fā)生短路的問題。

需要說明的是，本實施例中，所述第一刻蝕、第二刻蝕和第三刻蝕均采用等離子體干法刻蝕的方法僅為一示例，本發(fā)明對第一刻蝕、第二刻蝕以及第三刻蝕所采用的具體刻蝕方法不做任何限定。本發(fā)明其他實施例中，第一刻蝕、第二刻蝕和第三刻蝕中的一個或多個步驟可以采用等離子干法刻蝕方法進行刻蝕，也可以通過其他刻蝕方法進行刻蝕。

參考圖16，依次向所述接觸孔和所述溝槽內填充導電材料，以形成互連結構，具體的，所述互連結構包括插塞Va和后層待連接件Ma+1。

所述互連結構的材料選自鎢、鋁、銀、鉻、鉬、鎳、鈀、鉑、鈦、鉭或者銅中的一種或者多種，本發(fā)明對此不做任何限定。

需要說明的是，本實施例中，所述前層連接件和后層連接件皆為連接線，但是本實施例以形成層間電連接的連接線為例進行說明，采用連接線作為前 層待連接件和后層待連接件的做法僅為一示例，本發(fā)明對此不做限制，不應以此限制本發(fā)明。

由于接觸孔的位置是由第一光刻膠400直接在基底100上定義的，并且通過保形層500保形從硬化后的第一光刻膠層420轉移到基底100內的。因此所述接觸孔與所述前層待連接件Ma之間的層疊偏差較小，具有較好的對準效果，所述接觸孔不會因為層疊偏差而露出相鄰器件，因此在向接觸孔中填充導電材料時，所述導電材料與相鄰器件之間能實現(xiàn)絕緣，避免了所述插塞Va與相鄰器件之間的短路，能夠有效擴大互連結構刻蝕工藝的窗口，提高器件良品率，降低器件制造成本。

綜上，本發(fā)明通過對直接形成在基底100上的第一光刻膠層420進行硬化處理，固定用以定義接觸孔位置的第一光刻膠的圖形。之后，再在硬化后的第一光刻膠層420上形成定義后層待連接件位置的第二光刻膠層。從而使尺寸較小的接觸孔位置的定義能夠先于尺寸較大的后層待連接件位置的定義，避免了現(xiàn)有技術中，后層待連接件位置定義先于接觸孔位置定義，而使在形成尺寸較小的接觸孔時兩次光刻的層疊偏差的疊加。而且定義接觸孔位置的第一光刻膠直接形成在所述基底100上，能夠更好的控制尺寸較小的接觸孔與前層待連接件之間的層疊偏差，使所形成的插塞與所述前層待連接件之間具有更好的對準效果。在保證圖形轉移的蝕刻過程在一個機臺中完成的前提下，縮小了光刻產生的層疊偏移，減少了較大層疊偏移而造成的短路現(xiàn)象。此外，在本發(fā)明的可選方案中，還可以在第一光刻膠層420硬化后，形成保形覆蓋所述硬化后的第一光刻膠層420和所述基底100的保形層，以保護所述第一光刻膠層420，以固定所述第一光刻膠層420的圖形，避免硬化后的第一光刻膠層420在工藝過程中被損傷而造成其變形，能夠有效擴大刻蝕工藝窗口，提高器件制造過程中的良品率，降低器件制造成本。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。