控制柵極刻蝕方法
【專利摘要】本發(fā)明提供一種控制柵極刻蝕方法，所述方法包括：提供一閃存存儲(chǔ)器的cell區(qū)結(jié)構(gòu)；進(jìn)行光刻工藝和刻蝕工藝使所述掩膜層中形成開口；以所述掩膜層為掩膜對所述多晶硅控制柵極進(jìn)行刻蝕，使所述刻蝕停止于所述多晶硅間介質(zhì)層，保留位于所述STI上的多晶硅間介質(zhì)層；進(jìn)行多晶硅控制柵極過刻蝕；對所述多晶硅間介質(zhì)層進(jìn)行第一步刻蝕工藝步驟；對所述多晶硅間介質(zhì)層進(jìn)行第二步刻蝕工藝步驟，去除所述隔離浮動(dòng)?xùn)艠O層側(cè)壁的所述多晶硅間介質(zhì)層；對所述隔離浮動(dòng)?xùn)艠O層進(jìn)行刻蝕。通過本發(fā)明的方法將現(xiàn)有技術(shù)中多晶硅間介質(zhì)層刻蝕步驟分成兩步，并利用各項(xiàng)同性刻蝕氣體作為工藝中的刻蝕氣體，能夠有效改善淺槽隔離損失，以保證半導(dǎo)體器件的性能和可靠性。
【專利說明】控制柵極刻蝕方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種控制柵極刻蝕方法。
【背景技術(shù)】
[0002]隨著對超大規(guī)模集成電路高集成度和高性能的需求逐漸增加，半導(dǎo)體技術(shù)向著65nm甚至更小特征尺寸的技術(shù)節(jié)點(diǎn)發(fā)展。相應(yīng)的，對半導(dǎo)體器件制造的精密控制的要求也越來越高，以保證產(chǎn)品滿足設(shè)計(jì)的要求并提高成品率。
[0003]目前，閃存(Flash)是現(xiàn)在市場上主要的非易失存儲(chǔ)器裝置，被廣泛應(yīng)用于手機(jī)、掌上電腦等數(shù)碼裝備。閃存的存儲(chǔ)單元(Cell)區(qū)的柵極由多晶硅控制柵極、多晶硅間介質(zhì)層、多晶硅浮動(dòng)?xùn)艠O、柵極介質(zhì)層和襯底構(gòu)成。
[0004]圖1是現(xiàn)有技術(shù)中進(jìn)行控制柵極刻蝕工藝前的垂直于控制柵的器件剖面結(jié)構(gòu)示意圖；圖2-6為現(xiàn)有技術(shù)中進(jìn)行柵極刻蝕工藝流程中每個(gè)步驟后的平行于控制柵的器件剖面結(jié)構(gòu)示意圖。
[0005]首先提供一晶圓11，晶圓11已完成STI填充15，隔離浮動(dòng)?xùn)艠O層13，多晶硅間介質(zhì)層12與控制柵極14及其掩膜制作工藝。
[0006]然后，對晶圓11進(jìn)行光刻與掩膜層的刻蝕，形成如圖1和2所示結(jié)構(gòu)。
[0007]隨后，對控制柵極14進(jìn)行主刻蝕工藝步驟，刻蝕在接觸到多晶硅間介質(zhì)層12時(shí)結(jié)束，形成如圖3所示結(jié)構(gòu)。
[0008]然后，對控制柵極14進(jìn)行過刻蝕工藝步驟，去除隔離浮動(dòng)?xùn)艠O層13之間的剩余的控制柵極14’，形成如圖4所示結(jié)構(gòu)。
[0009]然后，對多晶硅間介質(zhì)層12進(jìn)行刻蝕，由于隔離浮動(dòng)?xùn)艠O層13側(cè)壁存在階躍高度(step height) 12’，故而該步驟需要足夠多的時(shí)間來完全去除多晶娃間介質(zhì)層12,而在這一過程中，會(huì)造成一定量的淺槽隔離15損失，如圖5所示。
[0010]最后，對隔離浮動(dòng)?xùn)艠O層13進(jìn)行刻蝕，形成如圖6所示結(jié)構(gòu)。
[0011]如上述方法中，由于在對多晶娃間介質(zhì)層的step height進(jìn)行刻蝕的工藝過程中，由于工藝耗時(shí)過長導(dǎo)致淺槽隔離損失，進(jìn)而對后續(xù)工藝造成不利影響，并最終影響半導(dǎo)體器件的性能和可靠性。
[0012]中國專利(CN102486441B)公開了一種TEM樣品在加工的方法，分別獲取TEM樣品的第一非晶層和第二非晶層表面的SEM圖片，然后根據(jù)第一非晶層和第二非晶層表面的SEM圖片，確定第一非晶層或第二非晶層的表面作為TEM樣品的在加工表面，采用FIB對所確定的TEM樣品的在加工表面進(jìn)行掃描處理。
[0013]該專利主要解決了 TEM制樣過程中對用那個(gè)品中的目標(biāo)區(qū)域造成損傷的問題，但并未涉及到如何在保證速度的情況下對無法進(jìn)行拍照的樣品進(jìn)行再制備。
[0014]中國專利(CN101599430A)公開了一種半導(dǎo)體器件柵極的形成方式，包括:獲取半導(dǎo)體基底上的柵極介質(zhì)層厚度；根據(jù)柵極介質(zhì)層厚度與著陸刻蝕時(shí)間的對應(yīng)關(guān)系，由獲取的柵極介質(zhì)層厚度值確定著陸刻蝕時(shí)間；在所述柵極介質(zhì)層上形成柵層；刻蝕所述柵層以形成柵極，所述刻蝕過程中采用所確定的著陸刻蝕時(shí)間進(jìn)行柵極的著陸刻蝕。相應(yīng)的，該發(fā)明還公開了一種半導(dǎo)體器件柵極的形成方法和柵極刻蝕的控制系統(tǒng)，能夠提高對柵極輪廓控制的準(zhǔn)確性，獲得理想的柵極輪廓。
[0015]中國專利(CN1787176A)公開了一種可控制柵極結(jié)構(gòu)長度的刻蝕工藝，它是利用硬式掩膜層，來提高對多晶硅層刻蝕時(shí)的選擇比，在對多晶硅層的刻蝕工藝中，采用三階段的刻蝕(第一主刻蝕/第二主刻蝕/過度刻蝕);在第一主刻蝕刻蝕氣體中,包含四氟化碳來加強(qiáng)整個(gè)圖案化硬式掩膜層及多晶硅層側(cè)壁的高分子薄膜組合物；高分子薄膜組合物能有效抵抗鹵化物對多晶硅層的側(cè)蝕，使得多晶硅層的水平寬度，不致因側(cè)蝕所減少，圖案化后的硬件掩膜層更能夠抵抗刻蝕氣體的侵蝕，維持應(yīng)有的圖案，解決通常因圖案化光阻因被侵蝕變形，導(dǎo)致整個(gè)柵極結(jié)構(gòu)可能變小進(jìn)而產(chǎn)生次始漏電的問題。
[0016]上述兩篇專利為本發(fā)明最接近現(xiàn)有技術(shù)，同樣都提出了對柵極的改進(jìn)刻蝕方法，但均未涉及對在控制柵極刻蝕中減小對淺槽隔離損失的改進(jìn)。

【發(fā)明內(nèi)容】

[0017]鑒于上述問題，本發(fā)明公開了一種控制柵極刻蝕方法。
[0018]本發(fā)明的上述目的是通過以下技術(shù)方法實(shí)現(xiàn)的:
[0019]一種控制柵極刻蝕方法，應(yīng)用于閃存存儲(chǔ)器中，其中，所述方法包括如下步驟:
[0020]提供一閃存存儲(chǔ)器的cell區(qū)結(jié)構(gòu)，所述cell區(qū)結(jié)構(gòu)由下至上依次包括設(shè)置有STI的襯底、柵極介質(zhì)層、多晶硅浮動(dòng)?xùn)艠O、多晶硅間介質(zhì)層、多晶硅控制柵極和掩膜層，所述多晶硅浮動(dòng)?xùn)艠O位于所述襯底中不含有STI的區(qū)域的上方；
[0021]進(jìn)行光刻工藝和刻蝕工藝使所述掩膜層中形成開口 ；
[0022]以所述掩膜層為掩膜對所述多晶硅控制柵極進(jìn)行刻蝕，使所述刻蝕停止于所述多晶硅間介質(zhì)層，保留位于所述STI上的控制柵極部分；
[0023]進(jìn)行多晶硅控制柵極過刻蝕，以去除位于所述STI上的控制柵極部分；
[0024]對所述多晶硅間介質(zhì)層進(jìn)行第一步刻蝕工藝步驟，去除所述隔離浮動(dòng)?xùn)艠O層和所述STI上方的多晶娃間介質(zhì)層；
[0025]對所述多晶硅間介質(zhì)層進(jìn)行第二步刻蝕工藝步驟，去除所述隔離浮動(dòng)?xùn)艠O層側(cè)壁的所述多晶娃間介質(zhì)層；
[0026]對所述隔離浮動(dòng)?xùn)艠O層進(jìn)行刻蝕。
[0027]所述的控制柵極刻蝕方法，其中，所述第二步刻蝕工藝步驟中，采用具有各向同性的刻蝕能力且對多晶硅間介質(zhì)層具有較高選擇比的刻蝕氣體進(jìn)行刻蝕。
[0028]所述的控制柵極刻蝕方法，其中，所述刻蝕氣體在一個(gè)高功率等離子源中形成。
[0029]所述的控制柵極刻蝕方法，其中，所述高功率等離子源使用0-20V的偏壓功率設(shè)定。
[0030]所述的控制柵極刻蝕方法，其中，使用CF4或CHF3作為刻蝕氣體。
[0031]所述的控制柵極刻蝕方法，其中，所述刻蝕氣體氣壓值為3_5mTorr。
[0032]所述的控制柵極刻蝕方法，其中，所述刻蝕氣體流量為100-200sCCm。
[0033]所述的控制柵極刻蝕方法，其中，所述第二步刻蝕工藝步驟的工藝刻蝕時(shí)間視所述多晶硅間介質(zhì)層厚度與所述第二步刻蝕工藝步驟的工藝刻蝕速率而定。[0034]上述技術(shù)方法具有如下優(yōu)點(diǎn)或有益效果:
[0035]通過本發(fā)明的方法將現(xiàn)有技術(shù)中多晶硅間介質(zhì)層刻蝕步驟分成兩步，并利用各項(xiàng)同性刻蝕氣體作為工藝中的刻蝕氣體，能夠有效改善淺槽隔離損失，以保證半導(dǎo)體器件的性能和可靠性。
【專利附圖】

【附圖說明】
[0036]參考所附附圖，以更加充分的描述本發(fā)明的實(shí)施例。然而，所附附圖僅用于說明和闡述，并不構(gòu)成對本發(fā)明范圍的限制。
[0037]圖1是現(xiàn)有技術(shù)中進(jìn)行控制柵極刻蝕工藝前的垂直于控制柵的器件剖面結(jié)構(gòu)示意圖；
[0038]圖2-6為現(xiàn)有技術(shù)中進(jìn)行控制柵極刻蝕工藝流程中每個(gè)步驟后的平行于控制柵的器件剖面結(jié)構(gòu)示意圖；
[0039]圖7為本發(fā)明方法進(jìn)行控制柵極刻蝕工藝前的垂直于控制柵的器件剖面結(jié)構(gòu)示意圖；
[0040]圖8-12為本發(fā)明方法進(jìn)行控制柵極刻蝕工藝流程中每個(gè)步驟后的平行于控制柵的器件剖面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0041]本發(fā)明提供一種控制柵極刻蝕方法，可應(yīng)用于技術(shù)節(jié)點(diǎn)為65/55nm以及45/40nm的工藝中；可應(yīng)用于以下技術(shù)平臺中:Flash。
[0042]本發(fā)明的核心思想是通過將現(xiàn)有技術(shù)中多晶硅間介質(zhì)層刻蝕步驟分成兩步，并利用各項(xiàng)同性刻蝕氣體作為工藝中的刻蝕氣體，以避免在多晶硅間介質(zhì)層step height刻蝕過程中，因過長的工藝時(shí)間導(dǎo)致的淺槽隔離損失。
[0043]下面結(jié)合附圖對本發(fā)明方法進(jìn)行詳細(xì)說明。
[0044]如圖7所示，首先提供一閃存存儲(chǔ)器件的cell區(qū)結(jié)構(gòu)，該cell區(qū)結(jié)構(gòu)由下至上依次包括設(shè)置有STI的襯底21、柵極介質(zhì)層、多晶硅浮動(dòng)?xùn)艠O23、多晶硅間介質(zhì)層22、多晶硅控制柵極24和掩模層(圖中未示出)；其中，該多晶硅浮動(dòng)?xùn)艠O位于該襯底中不含有STI區(qū)域的上方；
[0045]然后，對該cell區(qū)結(jié)構(gòu)進(jìn)行光刻與控制柵極24上掩膜層的刻蝕，以使上述的掩膜層中形成開口；
[0046]然后，以所述具有開口的掩膜層為掩模對控制柵極24進(jìn)行主刻蝕工藝步驟，刻蝕在接觸到多晶硅間介質(zhì)層22時(shí)結(jié)束，位于STI正上方的控制柵極部分被保留，即位于相鄰兩個(gè)浮動(dòng)?xùn)艠O間的控制柵極部分被保留，從而形成如圖8所示結(jié)構(gòu)；
[0047]如圖9所示，對控制柵極24進(jìn)行過刻蝕工藝步驟，去除隔離浮動(dòng)?xùn)艠O層之間的剩余的控制柵極24’ ；
[0048]隨后，對多晶硅間介質(zhì)層22進(jìn)行第一步刻蝕工藝步驟，去除隔離浮動(dòng)?xùn)艠O層和STI上方的多晶硅間介質(zhì)層，形成如圖10所示結(jié)構(gòu)；
[0049]對多晶硅間介質(zhì)層進(jìn)行第二步刻蝕工藝步驟，去除隔離浮動(dòng)?xùn)艠O層側(cè)壁的多晶硅間介質(zhì)層22’，形成如圖11所示結(jié)構(gòu)；[0050]其中，對多晶硅間介質(zhì)層進(jìn)行第二步刻蝕工藝步驟中優(yōu)選CF4或CHF3作為刻蝕氣體。
[0051]刻蝕氣體優(yōu)選采用高功率等離子源生成。
[0052]優(yōu)選高功率等離子源使用0-20V的偏壓功率設(shè)定。
[0053]其中，刻蝕氣體氣流量值優(yōu)選為100-200sccm ;氣體壓強(qiáng)優(yōu)選為3_5mTorr。
[0054]多晶硅間介質(zhì)層第二步刻蝕工藝步驟應(yīng)采用如上述工藝，具有各向同性的刻蝕能力而且對多晶硅間介質(zhì)層具有較高的選擇比。
[0055]最后，對隔離浮動(dòng)?xùn)艠O層進(jìn)行刻蝕，形成如圖12所示結(jié)構(gòu)。
[0056]綜上所述，本發(fā)明的控制柵極刻蝕方法通過本發(fā)明的方法將現(xiàn)有技術(shù)中多晶硅間介質(zhì)層刻蝕步驟分成兩個(gè)步驟，在刻蝕隔離浮動(dòng)?xùn)艠O側(cè)壁上多晶硅間介質(zhì)層時(shí)，尤其在多晶硅間介質(zhì)層第二步刻蝕工藝步驟中，通過利用各項(xiàng)同性刻蝕氣體作為工藝中的刻蝕氣體，能夠有效改善淺槽隔離損失，以保證半導(dǎo)體器件的性能和可靠性。
[0057]對于本領(lǐng)域的技術(shù)人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。因此，所附的權(quán)利要求書應(yīng)看作是涵蓋本發(fā)明的真實(shí)意圖和范圍的全部變化和修正。在權(quán)利要求書范圍內(nèi)任何和所有等價(jià)的范圍與內(nèi)容，都應(yīng)認(rèn)為仍屬本發(fā)明的意圖和范圍內(nèi)。
【權(quán)利要求】
1.一種控制柵極刻蝕方法，應(yīng)用于閃存存儲(chǔ)器中，其特征在于，所述方法包括如下步驟: 提供一閃存存儲(chǔ)器的cell區(qū)結(jié)構(gòu)，所述cell區(qū)結(jié)構(gòu)由下至上依次包括設(shè)置有STI的襯底、柵極介質(zhì)層、多晶硅浮動(dòng)?xùn)艠O、多晶硅間介質(zhì)層、多晶硅控制柵極和掩膜層，所述多晶硅浮動(dòng)?xùn)艠O位于所述襯底中不含有STI的區(qū)域的上方； 進(jìn)行光刻工藝和刻蝕工藝使所述掩膜層中形成開口； 以所述掩膜層為掩膜對所述多晶硅控制柵極進(jìn)行刻蝕，使所述刻蝕停止于所述多晶硅間介質(zhì)層，保留位于所述STI上的控制柵極部分； 進(jìn)行多晶硅控制柵極過刻蝕，以去除位于所述STI上的控制柵極部分； 對所述多晶硅間介質(zhì)層進(jìn)行第一步刻蝕工藝步驟，去除所述隔離浮動(dòng)?xùn)艠O層和所述STI上方的多晶娃間介質(zhì)層； 對所述多晶硅間介質(zhì)層進(jìn)行第二步刻蝕工藝步驟，去除所述隔離浮動(dòng)?xùn)艠O層側(cè)壁的所述多晶硅間介質(zhì)層； 對所述隔離浮動(dòng)?xùn)艠O層進(jìn)行刻蝕。
2.如權(quán)利要求1所述的控制柵極刻蝕方法，其特征在于，所述第二步刻蝕工藝步驟中，采用具有各向同性的刻蝕能力且對多晶硅間介質(zhì)層具有較高選擇比的刻蝕氣體進(jìn)行刻蝕。
3.如權(quán)利要求1所述的控制柵極刻蝕方法，其特征在于，所述刻蝕氣體在一個(gè)高功率等離子源中形成。
4.如權(quán)利要求3所述的控制柵極刻蝕方法，其特征在于，所述高功率等離子源使用0-20V的偏壓功率設(shè)定。
5.如權(quán)利要求3所述的控制柵極刻蝕方法，其特征在于，使用CF4或CHF3作為刻蝕氣體。
6.如權(quán)利要求5所述的控制柵極刻蝕方法，其特征在于，所述刻蝕氣體氣壓值為3_5mTorr0
7.如權(quán)利要求5所述的控制柵極刻蝕方法，其特征在于，所述刻蝕氣體流量為100_200sccm。
8.如權(quán)利要求3所述的控制柵極刻蝕方法，其特征在于，所述第二步刻蝕工藝步驟的工藝刻蝕時(shí)間視所述多晶硅間介質(zhì)層厚度與所述第二步刻蝕工藝步驟的工藝刻蝕速率而定。
【文檔編號】H01L21/28GK103887160SQ201410106533
【公開日】2014年6月25日 申請日期:2014年3月20日 優(yōu)先權(quán)日:2014年3月20日
【發(fā)明者】秦偉, 高慧慧, 楊渝書 申請人:上海華力微電子有限公司