雙溝渠式mos晶體管元件及其制造方法
【專利摘要】本發(fā)明公開了雙溝渠式MOS晶體管元件及其制造方法，該雙溝渠式MOS晶體管元件的結構包含由多個主溝渠相間以平臺，形成于重摻雜的n+半導體基板上的n-外延層內，多個主溝渠內具有主溝渠氧化層先形成于底部及側壁；再被填入第一多晶硅層。多個凹陷區(qū)，各相間一距離接著形成于平臺中，凹陷區(qū)具有副溝渠柵極氧化層、第二多晶硅層作為MOS柵極；MOS柵極兩側的平臺則是離子布植區(qū)。布植區(qū)和第一多晶硅層作為源極，基板的背面則是漏極。第二實施例中，數(shù)列與主溝渠走向垂直的MOS結構通過第二多晶硅層連接，第二多晶硅層和主溝渠內的第一多晶硅層通過氧化層隔離。
【專利說明】雙溝渠式MOS晶體管元件及其制造方法

【技術領域】
[0001]本發(fā)明是有關于半導體元件，特別是指一種新的雙溝槽型MOS晶體管元件及其制造方法。

【背景技術】
[0002]電源集成電路(power IC)已發(fā)展至作為電源管理及電源控制，這種power IC是通過控制功率開關元件的開關完成電源管理及電源控制，功率MOS (metal/oxide/semiconductor)晶體管是現(xiàn)代應用最廣的一種功率元件。
[0003]作為功率開關元件的基本要素至少要有低制造成本、在導通的操作下具有低電阻性、開關操作快等特性。低電阻值是為了達到在大的驅動電流下只有很低的電位降落。依據這様?shù)奶匦灾圃斓臏锨焦β蔒OS晶體管，可參考美國專利6，974，750。如圖1所示多個溝渠形成于一 η-外延層5b形成于重摻雜的η+半導體基板I上，溝渠7內有溝渠氧化層8形成于溝渠的所有表面(側壁、底部及平臺上)，接著一 η型摻雜的多晶硅層9形成于溝渠氧化層8上作為柵極，P-本體4b/n+布植區(qū)6作為源極則形成于溝渠間平臺下的η-外延層5b內。多晶硅9的上方則是氧化層10。氧化層10再被以光刻及刻蝕技術刻蝕形成下凹甚至越過η+布植區(qū)6達ρ-本體4b的V形源極接觸區(qū)。在源極接觸區(qū)下方是一 P+摻雜布植區(qū)12可以離子布植技術形成。最后再形成金屬層13填補V形源極接觸區(qū)。漏極金屬層14則形成于重摻雜的η+半導體基板I的背面。
[0004]本發(fā)明揭示另一新的雙溝渠式整流元件結構，充分利用可以被利用的平面面積，達到順向偏壓VF更低，反向漏電更小的目的。元件具在ON的操作下具有低電阻性、開關操作快等特性。


【發(fā)明內容】

[0005]本發(fā)明目的在于提供一種雙溝渠式MOS晶體管元件的制造方法及結構。雙溝渠式MOS晶體管元件結構包含:多個主溝渠各以一平臺間隔形成于重摻雜的η+半導體基板上的η-外延層內，所述多個主溝渠內具有主溝渠氧化層形成于所述主溝渠底部及側壁；多個凹陷區(qū)間隔形成于所述平臺內，所述凹陷區(qū)內具有副溝渠柵極氧化層形成于所述凹陷區(qū)底部及側壁，一導電型雜質摻雜的第二多晶硅層形成于所述凹陷區(qū)內形成第二多晶硅層/所述副溝渠柵極氧化層/所述η-外延層組成的MOS結構，以作為柵極；一離子布植區(qū)布植于所述MOS結構兩側的平臺下的所述η-外延層內；一內連線介電層形成于第一多晶硅層、MOS結構及離子布植區(qū)上；多個引線孔形成于所述內連線介電層中，其中，所述引線孔中的第一群組連接由所述主溝渠的第一多晶硅層及所述離子布植區(qū)所組成的源極，所述引線孔中的第二群組連接MOS結構以作為柵極；一內連線金屬層形成于內金屬介電層上及引線孔內，并被圖案化以分別連接第一群組介層(via)，與第二群組介層；一金屬層形成于所述η+半導體基板背面以作為漏極。
[0006]本發(fā)明一優(yōu)選的實施例還包括,提供一種雙溝渠式MOS晶體管元件,該元件包含:多個主溝渠各以一平臺間隔形成于重摻雜的η+半導體基板上的η-外延層內，所述多個主溝渠內具有主溝渠氧化層形成于所述主溝渠底部、側壁及所述平臺上，一導電型雜質摻雜的第一多晶硅層形成于所述主溝渠內，一氧化層形成于所述主溝渠內的第一多晶硅層上；多個凹陷區(qū)間隔形成于所述平臺內，所述凹陷區(qū)內具有副溝渠柵極氧化層形成于所述凹陷區(qū)底部及側壁，一導電型雜質摻雜的第二多晶硅層形成于所述凹陷區(qū)內也形成于所述主溝渠內的氧化層上，所述第二多晶硅層被圖案化以形成多列由所述第二多晶硅層/所述副溝渠柵極氧化層/所述η-外延層組成的MOS結構列，以作為柵極；所述MOS結構列相鄰的平臺下的η-外延層內則被布植以導電型離子形成離子布植區(qū)；一內連線介電層形成于所述第一多晶硅層、氧化層及離子布植區(qū)上；多個引線孔形成于所述內連線介電層中，其中，所述引線孔中連接由所述主溝渠的第一多晶硅層及所述離子布植區(qū)所組成的源極；一內連線金屬層形成于內金屬介電層上及引線孔內以連接所述的源極；及一金屬層形成于所述η+半導體基板背面以作為漏極。
[0007]本發(fā)明一優(yōu)選的實施例還包括，提供一種雙溝渠式MOS晶體管元件的制造方法，其特征在于，所述方法包含以下步驟:形成各以一平臺間隔的多個主溝渠于重摻雜的η+半導體基板上的η-外延層內，形成主溝渠氧化層于所述主溝渠底部、側壁及所述平臺上；形成一導電型雜質摻雜的第一多晶娃層于所述主溝渠氧化層上；回蝕所述第一多晶娃層，以所述主溝渠氧化層為刻蝕終止層；施以光刻及刻蝕技術以形成多個凹陷區(qū)于平臺中；形成MOS結構于所述凹陷區(qū)內，所述的MOS結構包含一第二多晶硅層/副溝渠柵極氧化層/所述凹陷區(qū)下的η-外延層，所述MOS結構為柵極；形成布植區(qū)于所述MOS結構兩側的平臺；形成內金屬介電層于所述MOS結構及布植區(qū)上；形成多個引線孔于所述內金屬介電層中，其中，所述引線孔又區(qū)分為第一群組引線孔以連接源極，第二群組引線孔連接柵極，所述源極包含第一多晶硅層及布植區(qū)；形成內金屬連接導線層于所述引線孔內及所述內金屬介電層上；圖案化所述金屬連接導線層所分別連接所述源極與柵極；一漏極形成于所述重摻雜的η+半導體基板的背面。
[0008]本發(fā)明一優(yōu)選的實施例還包括，提供一種雙溝渠式MOS晶體管元件的制造方法，該方法包含以下步驟:形成各以一平臺間隔的多個主溝渠于重摻雜的η+半導體基板上的η-外延層內，形成主溝渠氧化層于所述主溝渠底部、側壁及所述平臺上；形成一導電型雜質摻雜的第一多晶硅層于所述主溝渠氧化層上；回蝕所述第一多晶硅層，使得所述第一多晶硅層凹陷于所述主溝渠內；形成氧化層以填補所述的凹陷；回蝕所述氧化層，以所述平臺表面為刻蝕終止層；施以光刻及刻蝕技術以形成多個凹陷區(qū)于平臺中；形成數(shù)列包含第二多晶硅層列的MOS結構，所述第二多晶硅層列與所述主溝渠走向相垂直，所述MOS結構包含所述凹陷區(qū)內的一第二多晶硅層/所述副溝渠柵極氧化層/所述凹陷區(qū)下的η-外延層，所述第二多晶硅層/所述氧化層/所述第一多晶硅層；形成布植區(qū)于所述MOS結構列兩側的平臺；形成內金屬介電層于所述MOS結構及布植區(qū)上；形成多個引線孔于所述內金屬介電層中，其中，所述引線孔以連接源極，所述源極包含第一多晶硅層及布植區(qū)；形成內金屬連接導線層于所述引線孔內及所述內金屬介電層上；圖案化所述金屬連接導線層分別連接所述源極與柵極；一漏極形成于所述重摻雜的η+半導體基板的背面。
[0009]本發(fā)明也揭示了上述實施例的實施方法。
[0010]本發(fā)明具有如下的優(yōu)點:[0011 ] 相較于已知的溝渠式整流結構，本發(fā)明的雙溝渠MOS結構，主溝渠里的第一多晶硅與源極相連，當元件關斷(反偏)時，主溝渠之間外延里的電子被耗盡從而形成空乏區(qū)，崩潰電壓因此大大提高，或者在相同崩潰電壓時能夠大大增加外延摻雜濃度從而大大降低元件導通時的電阻。另一方面，利用MOS結構可以顯著降低逆偏壓的漏電流。
[0012]再一者受惠于雙溝渠結構，相同平面面積上可以承載更高的順向電流。

【專利附圖】

【附圖說明】
[0013]以下附圖僅旨在對本發(fā)明做示意性說明和解釋，并不限定本發(fā)明的范圍，其中:
[0014]圖1顯示已知溝渠式晶體管橫截面示意圖。
[0015]圖2A顯示依據本發(fā)明第一實施例制造的雙溝渠式MOS結構內金屬介電層及內金屬連接導線層，但包含接觸墊的俯視示意圖。
[0016]圖2B顯示依據本發(fā)明第二實施例制造的雙溝渠式MOS結構內金屬介電層及內金屬連接導線層，但包含接觸墊的俯視示意圖。
[0017]圖3示主溝渠形成于η-外延層內，主溝渠內并有主溝渠氧化層形成的橫截面示意圖。
[0018]圖4示第一多晶硅層回填于圖4的主溝渠后，再施以回蝕以移除高出主平臺上的第一多晶硅層及主溝渠氧化層，再形成定義凹陷區(qū)位置的光阻圖案的橫截面示意圖。
[0019]圖5Α、圖5Β、圖5C分別示沿著圖2Α的ΑΑ’切割線、ΒΒ’及CC’切割線的橫截面示意圖，圖示凹陷區(qū)已形成，并且也形成副溝渠柵極氧化層。
[0020]圖6Α、圖6Β、圖6C分別示沿著圖2Α的ΑΑ’切割線、ΒΒ’及CC’切割線的橫截面示意圖，圖示第二多晶硅層已形成再進行回蝕后的結果，二次離子布植也已完成。
[0021]圖7Α、圖7Β、圖7C分別示沿著圖2Α的ΑΑ’切割線、ΒΒ’及CC’切割線的橫截面示意圖，圖示，二次離子布植已完成后，再形成內金屬介電層及第一群組引線孔及第二群組引線孔，然后再進行第三次離子布植。
[0022]圖8Α、圖8Β、圖8C分別示沿著圖2Α的ΑΑ’切割線、ΒΒ’及CC’切割線的橫截面示意圖，依據本發(fā)明的第一實施例的最后結構示意圖。
[0023]圖9示依據本發(fā)明的第二實施例，形成主溝渠、主溝渠氧化層及第一多晶硅層的橫截面示意圖。
[0024]圖10示依據本發(fā)明的第二實施例，回蝕第一多晶硅層，以明顯下陷的橫截面示意圖。
[0025]圖11示依據本發(fā)明的第二實施例，形成氧化層于主溝渠內第一多晶硅層上，溢出后，再回蝕的橫截面示意圖。
[0026]圖12示依據本發(fā)明的第二實施例，形成定義凹陷區(qū)位置的光阻圖案，再進行刻蝕后以形成凹陷區(qū)的橫截面示意圖。
[0027]圖13Α、圖13Β、圖13C分別示依據本發(fā)明的第二實施例沿著圖2Β的ΑΑ’切割線、ΒΒ’及CC’切割線的橫截面示意圖，副溝渠柵極氧化層已形成的橫截面示意圖。
[0028]圖14Α、圖14Β、圖14C分別示依據本發(fā)明的第二實施例沿著圖2Β的ΑΑ’切割線、ΒΒ’及CC’切割線的橫截面示意圖，第二多晶硅層140形成后，再以光刻刻蝕技術定義第二多晶硅層，再施以二次離子布植技術的橫截面示意圖。
[0029]圖15A、圖15B、圖15C分別示依據本發(fā)明的第二實施例沿著圖2B的AA’切割線、BB’及CC’切割線的橫截面示意圖，雙溝渠MOS結構的橫截面示意圖。
[0030]附圖標記
[0031]1、100重摻雜的η+半導體基板
[0032]8溝渠氧化層185內金屬介電層
[0033]9多晶硅191內金屬連接導線層
[0034]165ρ+摻雜區(qū)190漏極金屬層
[0035]5b、105η-外延層192第二內金屬連接導線層
[0036]125凹陷區(qū)12源極接觸
[0037]6、155η型布植區(qū)13金屬層
[0038]4b、135p 型本體(p body) 10 氧化層
[0039]120主溝渠氧化層14漏極金屬層
[0040]122、142、186光阻圖案 118d凹陷區(qū)的間隔(次平臺)
[0041]127副溝渠柵極氧化層 188介層
[0042]130第一多晶硅層140第二多晶硅層
[0043]1881第一群組引線孔1882第二群組引線孔

【具體實施方式】
[0044]為了對本發(fā)明的技術特征、目的和效果有更加清楚的理解，現(xiàn)對照【專利附圖】

【附圖說明】本發(fā)明的【具體實施方式】。
[0045]以下的說明中，“/”表示上下層關系。
[0046]本發(fā)明揭示一雙溝渠式MOS晶體管元件結構，此處及以下所述的圖#A、圖#B、圖#C中的#指的是第#圖，#后的大寫英文A、B、C所表示的是沿平面俯視圖所繪的AA’線、BB’、CC’線。為利于了解細部結構，平面俯視圖并不包含內金屬介電層、內連線金屬層，內連線金屬層和元件結構的關系請參考源極接觸墊SP，與柵極接觸墊柵極接觸墊GP，此外，元件結構的細部內容，請參考圖8A至圖8C的橫截面示意圖。
[0047]依據本發(fā)明的第一實施例，雙溝渠式MOS晶體管元件結構，請參考圖2A的平面俯視圖及圖8A至圖SC的橫截面示意圖，包含:多個主溝渠115各以一平臺118間隔形成于重摻雜的η+半導體基板100上的η-外延層105內，多個主溝渠115內具有主溝渠氧化層120形成于所述的主溝渠115底部及側壁，一導電型雜質摻雜的第一多晶硅層130形成于該些主溝渠115內。多個凹陷區(qū)125 (圖5Α-圖5C所示)各以一次平臺118d間隔形成于平臺118內，凹陷區(qū)125內具有副溝渠柵極氧化層127形成于凹陷區(qū)125底部、側壁及平臺118(圖3所不)上,一導電型雜質摻雜的第二多晶娃層140形成于凹陷區(qū)125內，以形成MOS結構柵極，所述MOS結構是指由第二多晶硅層140/副溝渠柵極氧化層127/n-外延層105組成；M0S結構兩旁的次平臺下的η-外延層105內則被布植以導電型離子形成離子布植區(qū)165/155/135。
[0048]一內連線介電層形成于第一多晶硅層130、第二多晶硅層140及離子布植區(qū)165/155/135上；多個引線孔形成于內連線介電層185中，其中，該些引線孔中的第一群組引線孔1881 (圖7Α-圖7C所示)連接源極接觸墊SP。源極由主溝渠115的第一多晶硅層130及離子布植區(qū)165/155/135所組成。引線孔中的第二群組連接柵極接觸墊GP。柵極MOS由凹陷區(qū)125內第二多晶硅層140/副溝渠柵極氧化層127/n-外延層105組成；一內連線金屬層形成于內金屬介電層185上及引線孔內，并被圖案化成第一金屬層191連接所述的第一群組介層、第二金屬層192與第二群組介層(圖7A-圖7C所示)連接；一金屬層190形成于該η+半導體基板背面以作為漏極。
[0049]在第二實施例中，請參考圖2Β的平面俯視圖及圖15Α至圖15C的橫截面示意圖。導電型雜質摻雜的第二多晶娃層140在填完凹陷區(qū)125 (圖5Α-圖5C所不)后,被光刻及刻蝕的圖案化方式形成多列和主溝渠115走向相正交的MOS結構。第二多晶硅層140和主溝渠115內的第一多晶硅層130介由主溝渠115內的氧化層137隔離。詳述如下:
[0050]多個主溝渠115各以一平臺118 (圖3所示)間隔形成于重摻雜的η+半導體基板100上的η-外延層105內，多個主溝渠115內具有主溝渠氧化層120形成于主溝渠115底部、側壁及平臺118上，一導電型雜質摻雜的第一多晶硅層130形成于主溝渠115內，一氧化層137形成于該些主溝渠內的第一多晶硅層130上；多個凹陷區(qū)125(圖5Α-圖5C所示)各以一次平臺118d間隔(圖5C所示)形成于平臺118內，該些凹陷區(qū)125內具有副溝渠柵極氧化層127形成于該些凹陷區(qū)125底部及側壁，一導電型雜質摻雜的第二多晶硅層140形成于凹陷區(qū)125內也形成于主溝渠內的氧化層137上，該第二多晶硅層被圖案化以形成多列MOS結構，以作為柵極。MOS結構是指由第二多晶硅層/副溝渠柵極氧化層/n-外延層組成；
[0051]MOS結構兩側的平臺下的η-外延層內則被布植以導電型離子形成離子布植區(qū)165/155/135 ；
[0052]一內連線介電層形成于第一多晶硅層130、第二多晶硅層140及副溝渠柵極氧化層127上；多個引線孔形成于內連線介電層185內，以連接源極接觸墊源極接觸墊SP，源極是指由離子布植區(qū)165/155/135及主溝渠115的第一多晶硅層130組成。此時，引線孔也穿過氧化層137以連接主溝渠115的第一多晶硅層130。一內連線金屬層191形成于內金屬介電層185上及引線孔內以連接源極。柵極則是由第二多晶硅層140的末端連接出去。一金屬層190形成于該η+半導體基板背面以作為漏極。
[0053]以下將詳述制造方法。以下的說明中，跟隨于η或P后的號代表輕摻雜，而“ + ”表示重摻雜。
[0054]請參考圖3所示的橫截面示意圖，圖3示一 η型雜質重摻雜的η+半導體基板100具有一 η型雜質摻雜的η-外延層105。多個主溝渠115,可以已知的光阻圖案(未圖標)為光掩膜或以硬式光掩膜(未圖示)，再施以干式刻蝕法形成。
[0055]接著，再施以熱氧化工藝形成主溝渠氧化層120于主溝渠115的側壁及底部及相鄰溝渠的平臺118上。本步驟同時也可修復刻蝕損傷。
[0056]請參考圖4，接著，以沉積且同步摻雜的技術將導電型雜質摻雜的第一多晶硅層130沉積于主溝渠115 (圖2Α-圖2Β所示)內至溢出。隨后，再以回蝕技術或化學機械研磨將高于平臺118上的第一多晶硅層130去除，直到平臺118上的主溝渠氧化層120也被去除，裸露出平臺的外延層105為止。緊接著，形成光阻圖案122以定義凹陷區(qū)125(圖5Α-圖5C所示)的位置。光阻圖案122的開口間隔形成于118上。即沿Β-Β’方向的平臺(未圖示)部分被光阻圖案122所保護，同時也保護主溝渠115內的第一多晶硅層130。
[0057]隨后，請參考圖5A至圖5C，分別圖示兩個垂直于主溝渠115 (圖2A-圖2B所示)走向但不同位置的橫截面示意圖及一沿平臺118走向的橫截面示意圖。圖示已完成下列工藝:利用光阻圖案122 (圖4所示)為光掩膜進行凹陷區(qū)125的等離子體刻蝕工藝，接著，施以熱氧化工藝形成副溝渠柵極氧化層127于凹陷區(qū)125底部、側壁及平臺上。本步驟也形成副溝渠柵極氧化層127于第一多晶硅層130上，隨后，去除光阻圖案122。請注意副溝渠柵極氧化層只形成于凹陷區(qū)側壁的法線與主溝渠走向相平行的側壁及凹陷區(qū)底部。
[0058]值得注意的是副溝渠柵極氧化層127相對于主溝渠氧化層120薄。
[0059]隨后，請參考圖6A至圖6C，再以同步摻雜的技術沉積導電型雜質摻雜的第二多晶硅層140將填滿所有的凹陷區(qū)125，一直到溢出，再進行回蝕，以平臺118 (圖3所示)上的副溝渠柵極氧化層127為回蝕終止層。請參考圖6A?圖6C沿三個方向的橫截面示意圖。凹陷區(qū)以間隔118d分隔。
[0060]接著，請參考圖7A至圖7C，先施以兩次離子布植技術，第一次將P型導電型離子全面植入于MOS結構的兩側的平臺118 (圖3所示)下的η-外延層105以形成P型本體(Pbody) 135，所述MOS結構是指凹陷區(qū)125 (圖5A-圖5C所示)的第二多晶硅層140/副溝渠柵極氧化層127/n-外延層105。離子布植的劑量以使p bodyl35的濃度高于η-外延層105的η型濃度高I?3個數(shù)量級即可，例如lE12-lE14/cm2。布植的能量約為10keV-1000keV。接著，第二次的離子布植技術，是將η型導電型離子全面植入，像是As+或P+離子是重摻雜(η+)。離子布植的劑量約為lE13-9E15/cm2。布植的能量約為5keV_300keV。第二次離子布植是低能量布植，用以在P型本體135上半角成相對較淺的η+布植區(qū)155。
[0061]隨后，再全面沉積內金屬介電層185于上述工藝后包含第二多晶娃層140、平臺上的副溝渠柵極氧化層127在內的表面上。
[0062]緊接著，再以光阻圖案186為光掩膜，刻蝕內金屬介電層185以形成第二群組引線孔1882及第一群組引線孔1881于其中。引線孔1881,1882除了穿越內金屬介電層185外，并稍微向下凹入于第一多晶硅層130及穿過η+摻雜區(qū)155。隨后，再施以第三次離子布植技術以形成P+于所有的引線孔的底部。如圖所示，以形成P+布植區(qū)。P+布植的劑量約略低前述的η+布植的劑量。
[0063]上述第一群組引線孔1881連接第一多晶硅層130及η+布植區(qū)155、ρ，作為源極連接。第二群組引線孔1882只連接凹陷區(qū)125內的第二多晶硅層140，作為柵極。
[0064]請參考圖8Α至圖8C，先去光阻圖案186(如圖7Α-圖7C所示)，一內金屬連接導線層形成于內金屬介電層185上并填入所有的引線孔1881及1882(如圖7A-圖7C所示)。內金屬連接導線層再被圖案化為兩個內金屬連接導線層191及192以分別連接源極與柵極。
[0065]最后，再形成另一金屬層190于重摻雜的η+半導體基板100的背面作為漏極。
[0066]本發(fā)明還可以如下變化為第二實施例。請接著參考圖9的橫截面示意圖。圖9是接續(xù)圖3的工藝。即主溝渠115形成后，主溝渠氧化層120接著形成，然后再將第一多晶硅層130填入主溝渠115內直至溢出。
[0067]請參考圖10，接著，施以回蝕技術，回刻蝕至主溝渠氧化層120后以計時法向下繼續(xù)回蝕，直至第一多晶硅層130已凹陷至預定目標的深度。這空間用以回填氧化層137(如圖11所示)。
[0068]請參考圖11，接著，再沉積氧化層137至溢出于主溝渠115 (如圖10所示)之外的平臺上。再施以回蝕技術，回刻蝕至平臺118上的主溝渠氧化層120也被移除。
[0069]請參考圖12，緊接著，形成光阻圖案122以定義凹陷區(qū)125的位置。光阻圖案122的開口間隔形成于118 (如圖9所示)上。即沿B-B’方向的平臺(未圖示)部分被光阻圖案122，另主溝渠已完成第一多晶硅層130工藝也受保護。接著，以光阻圖案122為光掩膜進行凹陷區(qū)125的等離子體刻蝕工藝。再去光阻122。
[0070]請參考圖13A至圖13C，分別圖示兩個垂直于主溝渠115 (如圖10所示)走向但不同位置的橫截面示意圖及一沿平臺118走向的橫截面示意圖。接著，施以熱氧化工藝形成副溝渠柵極氧化層127于凹陷區(qū)125底部、側壁及平臺118上。請注意這里所指的凹陷區(qū)125側壁，是側壁的法線與主溝渠115走向相平行的側壁。
[0071]值得注意的是副溝渠柵極氧化層127相對于主溝渠氧化層120薄。此外，沿AA’或BB’的第一多晶硅層130上方都有氧化層137。用以隔離第二多晶硅層140 (如圖7C所示)。
[0072]隨后，請參考圖14A至圖14C，再以同步摻雜的技術沉積導電型雜質摻雜的第二多晶硅層140填滿所有的凹陷區(qū)125 (如圖13A-圖13C)，一直到溢出高于平臺118 (如圖9所示)的上表面。接著，以光阻圖案142于第二多晶硅層140上以定義MOS結構列的位置。光阻圖案142的開口沿BB’方向的平臺，這是要作為布植區(qū)的位置。
[0073]再以光阻圖案142為光掩膜進行刻蝕，以移除未被光掩膜的第二多晶硅層140。
[0074]接著，仍請參考圖14A至圖14C，施以兩次離子布植技術，第一次將ρ型導電型離子植入于MOS結構的兩側的平臺118下的η-外延層105內，以形成ρ型本體(p body) 135,所述MOS結構是指凹陷區(qū)125的第二多晶硅層140/副溝渠柵極氧化層127/n-外延層105。離子布植的劑量、能量一如第一實施例。接著，再施以第二次的離子布植技術，將η型導電型離子全面植入。第二次離子布植，用以在P型本體135上半角成相對較淺的η+布植區(qū)155。離子布植的劑量、能量一如第一實施例。隨后，去除光阻圖案142。
[0075]請參考圖15Α?圖15C,再全面沉積內金屬介電層185于上述工藝后包含第二多晶硅層140、平臺上的副溝渠柵極氧化層127、氧化層137在內的表面上。
[0076]緊接著，再以光刻刻蝕的技術于內金屬介電層185中形成引線孔。一如第一實施例所述，在此，所有的引線孔都是第一群組引線孔，作為源極連接，也就是連接布植區(qū)及氧化層137下的第一多晶硅層130。引線孔除了穿越內金屬介電層185外也穿越氧化層137，并稍微向下凹入于第一多晶硅層130及穿越η+摻雜區(qū)155。隨后，再施以第三次離子布植技術以形成P+于所有的引線孔的底部。如圖所示，以形成P+布植區(qū)165。同様?shù)?，第三離子布植的劑量一如第一實施例是低于η+布植區(qū)155的。布植后,再施以退火工藝，以活化植入的尚子。
[0077]MOS結構列走向和主溝渠115 (如圖13Α至圖13C)相垂直，且因MOS結構列中的第二多晶硅層140連續(xù)的，故不需額外引線孔，只要在導線末端連接出去，即可加電壓作為柵極。
[0078]請參考圖15Α至圖15C,圖標一內金屬連接導線層191形成于內金屬介電層185上并填入所有的引線孔。
[0079]最后，再形成另一金屬層190于重摻雜的η+半導體基板100的背面作為漏極。
[0080]以上所述僅為本發(fā)明的示意性的【具體實施方式】，并非用以限定本發(fā)明的范圍。任何本領域相關技術人員，在不脫離本發(fā)明的構思和原則的前提下所作的等同變化與修改，均應屬于本發(fā)明的保護范圍。例如，以上的實施例是以N型雙溝渠晶體管結構及方法描述，而N型導電雜質摻雜改變?yōu)镻型導電雜質摻雜，僅是一簡單替換而已，因此，本發(fā)明的申請專利范圍有關于N型雙溝渠MOS晶體管的結構及方法也適用于P型雙溝渠MOS晶體管結構。
【權利要求】
1.一種雙溝渠式MOS晶體管元件，其特征在于，所述元件包含: 多個主溝渠各以一平臺間隔形成于重摻雜的η+半導體基板上的η-外延層內，所述多個主溝渠內具有主溝渠氧化層形成于所述主溝渠底部及側壁； 多個凹陷區(qū)間隔形成于所述平臺內，所述凹陷區(qū)內具有副溝渠柵極氧化層形成于所述凹陷區(qū)底部及側壁，一導電型雜質摻雜的第二多晶硅層形成于所述凹陷區(qū)內形成第二多晶硅層/所述副溝渠柵極氧化層/所述η-外延層組成的MOS結構，以作為柵極； 一離子布植區(qū)布植于所述MOS結構兩側的平臺下的所述η-外延層內； 一內連線介電層形成于第一多晶娃層、MOS結構及離子布植區(qū)上； 多個引線孔形成于所述內連線介電層中，其中，所述引線孔中的第一群組連接由所述主溝渠的第一多晶硅層及所述離子布植區(qū)所組成的源極，所述引線孔中的第二群組連接MOS結構以作為柵極； 一內連線金屬層形成于內金屬介電層上及引線孔內，并被圖案化以分別連接第一群組介層，與第二群組介層； 一金屬層形成于所述η+半導體基板背面以作為漏極。
2.根據權利要求1所述的雙溝渠式MOS晶體管元件，其特征在于，所述的離子布植區(qū)包含ρ型本體、η+布植區(qū)及ρ+布植區(qū)，其中，ρ型本體較深，η+布植區(qū)較淺，而ρ+布植區(qū)則是在η+布植區(qū)中間。
3.根據權利要求1所述的雙溝渠式MOS晶體管元件，其特征在于，所述的副溝渠柵極氧化層形成于凹陷區(qū)側壁的法線與主溝渠走向相平行的側壁及副溝渠柵極氧化層的底部。
4.一種雙溝渠式MOS晶體管元件，其特征在于，所述元件包含: 多個主溝渠各以一平臺間隔形成于重摻雜的η+半導體基板上的η-外延層內，所述多個主溝渠內具有主溝渠氧化層形成于所述主溝渠底部、側壁及所述平臺上，一導電型雜質摻雜的第一多晶娃層形成于所述主溝渠內，一氧化層形成于所述主溝渠內的第一多晶娃層上； 多個凹陷區(qū)間隔形成于所述平臺內，所述凹陷區(qū)內具有副溝渠柵極氧化層形成于所述凹陷區(qū)底部及側壁，一導電型雜質摻雜的第二多晶硅層形成于所述凹陷區(qū)內也形成于所述主溝渠內的氧化層上，所述第二多晶硅層被圖案化以形成多列由所述第二多晶硅層/所述副溝渠柵極氧化層/所述η-外延層組成的MOS結構列，以作為柵極； 所述MOS結構列相鄰的平臺下的η-外延層內則被布植以導電型離子形成離子布植區(qū)； 一內連線介電層形成于所述第一多晶硅層、氧化層及離子布植區(qū)上； 多個引線孔形成于所述內連線介電層中，其中，所述引線孔中連接由所述主溝渠的第一多晶硅層及所述離子布植區(qū)所組成的源極； 一內連線金屬層形成于內金屬介電層上及引線孔內以連接所述的源極；及 一金屬層形成于所述η+半導體基板背面以作為漏極。
5.根據權利要求4所述的雙溝渠式MOS晶體管元件，其特征在于，所述的布植區(qū)包含P型本體、η+布植區(qū)及ρ+布植區(qū)，其中，ρ型本體較深，η+布植區(qū)較淺，而ρ+布植區(qū)則是在η+布植區(qū)中間。
6.根據權利要求4所述的雙溝渠式MOS晶體管元件，其特征在于，所述的MOS晶體管元件的柵極由所述MOS結構中的第二多晶硅層末端連接出去。
7.根據權利要求4所述的雙溝渠式MOS晶體管元件，其特征在于，所述的副溝渠柵極氧化層形成于凹陷區(qū)側壁的法線與主溝渠走向相平行的側壁及凹陷區(qū)底部。
8.—種雙溝渠式MOS晶體管元件的制造方法，其特征在于，所述方法包含以下步驟: 形成各以一平臺間隔的多個主溝渠于重摻雜的η+半導體基板上的η-外延層內， 形成主溝渠氧化層于所述主溝渠底部、側壁及所述平臺上； 形成一導電型雜質摻雜的第一多晶硅層于所述主溝渠氧化層上； 回蝕所述第一多晶硅層，以所述主溝渠氧化層為刻蝕終止層； 施以光刻及刻蝕技術以形成多個凹陷區(qū)于平臺中； 形成MOS結構于所述凹陷區(qū)內，所述的MOS結構包含一第二多晶硅層/副溝渠柵極氧化層/所述凹陷區(qū)下的η-外延層，所述MOS結構為柵極； 形成布植區(qū)于所述MOS結構兩側的平臺； 形成內金屬介電層于所述MOS結構及布植區(qū)上； 形成多個引線孔于所述內金屬介電層中，其中，所述引線孔又區(qū)分為第一群組引線孔以連接源極，第二群組引線孔連接柵極，所述源極包含第一多晶硅層及布植區(qū)； 形成內金屬連接導線層于所述引線孔內及所述內金屬介電層上； 圖案化所述金屬連接導線層所分別連接所述源極與柵極； 一漏極形成于所述重摻雜的η+半導體基板的背面。
9.一種雙溝渠式MOS晶體管元件的制造方法，其特征在于，所述方法包含以下步驟: 形成各以一平臺間隔的多個主溝渠于重摻雜的η+半導體基板上的η-外延層內， 形成主溝渠氧化層于所述主溝渠底部、側壁及所述平臺上； 形成一導電型雜質摻雜的第一多晶硅層于所述主溝渠氧化層上； 回蝕所述第一多晶硅層，使得所述第一多晶硅層凹陷于所述主溝渠內； 形成氧化層以填補所述的凹陷； 回蝕所述氧化層，以所述平臺表面為刻蝕終止層； 施以光刻及刻蝕技術以形成多個凹陷區(qū)于平臺中； 形成數(shù)列包含第二多晶硅層列的MOS結構，所述第二多晶硅層列與所述主溝渠走向相垂直，所述MOS結構包含所述凹陷區(qū)內的一第二多晶硅層/所述副溝渠柵極氧化層/所述凹陷區(qū)下的η-外延層，所述第二多晶硅層/所述氧化層/所述第一多晶硅層； 形成布植區(qū)于所述MOS結構列兩側的平臺； 形成內金屬介電層于所述MOS結構及布植區(qū)上； 形成多個引線孔于所述內金屬介電層中，其中，所述引線孔以連接源極，所述源極包含第一多晶硅層及布植區(qū)； 形成內金屬連接導線層于所述引線孔內及所述內金屬介電層上； 圖案化所述金屬連接導線層所分別連接所述源極與柵極； 一漏極形成于所述重摻雜的η+半導體基板的背面。
【文檔編號】H01L29/78GK104241364SQ201410097345
【公開日】2014年12月24日 申請日期:2014年3月17日 優(yōu)先權日:2013年6月24日
【發(fā)明者】金勤海 申請人:竹懋科技股份有限公司, 金勤海