半導體裝置的制造方法[關聯申請的相互參照]本申請基于2012年9月5日提出申請的日本申請?zhí)?012-195191號以及2013年6月18日提出申請的日本申請?zhí)?013-127545，在此引用在先申請的記載內容。技術領域本申請涉及在半導體基板上形成貫通電極構造的半導體裝置的制造方法。

背景技術：
以往以來，以半導體芯片的高功能化、及從外部環(huán)境保護構成MEMS(microelectromechanicalsystems：微機電系統(tǒng))構造的傳感器的元件等為目的，使用將兩塊半導體基板貼合的多層構造。在這種構造的半導體裝置中，為了取得基板間的電導通或將在被貼合的半導體基板的內部形成的各部的電位引出到外部，而使用貫通電極構造。在這種貫通電極構造的形成中，一般使用例如專利文獻1所示的方法。作為形成貫通電極構造的方法，例如，在將兩塊半導體基板貼合前，事先對一方的半導體基板開設貫通孔，通過熱氧化工序在該貫通孔的周圍等形成絕緣膜。然后，將用絕緣膜將貫通孔內覆蓋了的半導體基板粘著于支撐基板后，通過電鍍工序用金屬將貫通孔內填充。然后，在將半導體基板從支撐基板剝離后，實施向另一方的半導體基板的貼合。這樣，在對一方的半導體基板形成貫通孔并且在內部填充金屬以后，與另一方的半導體基板貼合，由此形成貫通電極構造。現有技術文獻專利文獻專利文獻1：日本專利第3751625號公報

技術實現要素：
然而，在用專利文獻1所示的方法形成貫通電極構造的情況下，由于使用支撐基板，制造工序煩雜化，或者由于在基板貼合前執(zhí)行各種工序，因此會發(fā)生基板的表面粗糙或翹曲而影響貼合品質。例如，關于表面粗糙，是因為由從支撐基板剝離帶來的影響等而產生的，關于基板的翹曲，起因于填充于貫通孔及內部的金屬與半導體基板的膨脹系數的差等而產生。因此，關于多層構造的半導體裝置，希望在兩塊半導體基板的貼合后形成貫通電極。然而，在此情況下，需要從板表面?zhèn)仍谖挥谪炌椎牡撞康慕^緣膜上形成接觸孔、或對貫通孔內部的金屬膜進行保護并圖案形成出布線圖案等的、難以實現的大的水平差異的光刻(Photolithographyetching)工序。因此，希望能夠良好地實現大的水平差異的光刻工序。另外，在此，作為需要大的水平差異的光刻工序的情況的一例，列舉出將兩塊半導體基板粘合后的多層構造的半導體裝置中的貫通電極構造為例，但可能除此例之外也可能需要大的水平差異的光刻工序。即，在形成于半導體基板的一面?zhèn)鹊陌疾康牡撞康钠谕恢脤ε渲迷诎疾績葘Ρ∧みM行蝕刻的情況下，需要大的水平差異的光刻工序，希望能夠良好地實現該大的水平差異的光刻工序。本申請鑒于上述點，第一目的在于，提供能夠良好地實現對在半導體基板的一面?zhèn)刃纬傻陌枷莸牡撞康钠谕恢眠M行蝕刻這一大的水平差異的光刻工序的半導體裝置的制造方法。另外，本申請的第二目的在于，提供不需要支撐基板而能夠防止基板彼此貼合前的表面粗糙及翹曲的發(fā)生，并且還能夠良好地執(zhí)行大的水平差異的蝕刻并形成貫通電極構造的半導體裝置的制造方法。根據本申請的第一形態(tài)，其特征在于，包括如下工序：準備在一面?zhèn)刃纬捎邪疾康陌雽w基板；在凹部的內壁面形成薄膜；在形成了薄膜后，將掩模構件以將凹部內殘留為空洞并且將該掩模構件架設在該凹部上的方式配置在薄膜之上；通過光刻，在掩模構件中與凹部對應的位置形成孔；通過使用了掩模構件的各向異性干刻，進行通過孔在與該孔對應的位置將薄膜去除的加工。這樣，以架設在凹部上的方式形成掩模構件，并且在掩模構件中與凹部對應的位置形成孔，并通過該孔對薄膜進行蝕刻加工。如果是這種制造方法，即使從半導體基板的表面一直到凹部的底部有大的水平差異，通過光刻曝光的僅是架設在凹部上的掩模構件，無需大的水平差異的光刻。為此，能夠在掩模構件上良好地形成孔，并且用通過了該孔的各向異性干刻，即使是大的水平差異的蝕刻也能夠良好地形成接觸孔。因此，能夠良好地實現難以實現的大的水平差異的光刻工序。根據本申請的第二形態(tài)，其特征在于，包括如下工序：準備形成有元件以及連接部的第一半導體基板；在第一半導體基板的一面?zhèn)荣N合第二半導體基板；從與第一半導體基板相反一側的面對在貼合于第一半導體基板后的第二半導體基板中與連接部對應的位置進行蝕刻，從而形成貫通孔；在包括貫通孔的內壁面以及在該貫通孔內露出的連接部在內的第二半導體基板的表面形成絕緣膜；在形成了絕緣膜后，將第一掩模構件以將貫通孔內殘留為空洞并且將該第一掩模構件架設在該貫通孔上的方式配置在絕緣膜之上；通過光刻，在第一掩模構件中與貫通孔對應的位置形成孔；通過使用了第一掩模構件的各向異性干刻，通過孔在與該孔對應的位置將絕緣膜去除，形成用于使連接部露出并使之與導體層接觸的接觸孔。這樣，以架設在貫通孔上的方式形成第一掩模構件，并且在第一掩模構件中與貫通孔對應的位置形成孔，并通過該孔在絕緣膜上形成接觸孔。如果是這種制造方法，即使從第二半導體基板的表面一直到貫通孔的底部有大的水平差異，通過光刻進行曝光的僅是架設在貫通孔上的第一掩模構件，無需大的水平差異的光刻。為此，能夠良好地在掩模構件上形成孔，并且用通過了該孔的各向異性干刻，即使是大的水平差異的蝕刻，也能夠良好地形成接觸孔。因此，能夠良好地實現難以實現的大的水平差異的光刻工序。因此，能夠良好地形成貫通電極構造。并且，若是這種半導體裝置的制造方法，在形成貫通孔前，使第一半導體基板與第二半導體基板貼合。為此，無需如以往那樣使用支撐基板，還能夠防止基板彼此的貼合之前的表面粗糙及翹曲的產生。因此，不需要支撐基板而還能夠防止基板彼此貼合前的表面粗糙及翹曲的發(fā)生，并且還能夠良好地執(zhí)行大的水平差異的蝕刻并形成貫通電極構造。根據本申請的第三形態(tài)，其特征在于，在基于上述第二形態(tài)的半導體裝置的制造方法形成孔的工序中，使孔的口徑形成得比貫通孔的口徑小。如果設為這種孔，則能夠實現通過孔的第二半導體基板的法線不通過絕緣膜中形成在貫通孔的側壁面上的部分。為此，在各向異性干刻時，不會對貫通孔的側壁造成損傷，能夠僅將絕緣膜中位于貫通孔的底部的部分去除。附圖說明通過邊參照附圖邊進行的下述的詳細的記述，與本申請有關的上述目的以及其他的目的、特征及優(yōu)點變得更明確。在附圖中，圖1是通過本申請的第一實施方式的半導體裝置的制造方法制造的半導體裝置的貫通電極構造部分的放大剖視圖。圖2(a)～(d)是表示與圖1所示的半導體裝置的貫通電極構造部分有關的制造工序的剖視圖。圖3(a)～(d)是表示接續(xù)圖2(a)～(d)的制造工序的剖視圖。圖4(a)～(d)是表示接續(xù)圖3(a)～(d)的制造工序的剖視圖。圖5是接觸孔5a附近的部分放大圖。圖6是表示貫通孔3a的各部的尺寸及掩模構件10的各部的尺寸的關系的剖視圖。圖7(a)～(d)是表示通過另一實施方式的半導體裝置的制造方法制造的半導體裝置的與蝕刻加工部分有關的制造工序的剖視圖。具體實施方式以下，基于附圖對本申請的實施方式進行說明。另外，在以下的各實施方式之間互相相同或等同的部分，標注相同符號進行說明。(第一實施方式)對本申請的第一實施方式進行說明。在此，僅對將兩塊半導體基板貼合而構成的半導體裝置中的貫通電極構造的部分進行說明，但實際上除此之外還形成有元件等。對于具備這種貫通電極構造的各種半導體裝置，能夠應用本申請。例如，對于將構成布線圖案的另一張半導體基板貼合于形成了集成電路的半導體基板的半導體裝置，能夠應用本申請。另外，對于將構成蓋(cap)的半導體基板貼合在形成有如加速度傳感器那樣的MEMS構造的傳感器的半導體基板的表面的半導體裝置，也能夠應用本申請。首先，參照圖1，對通過本實施方式的半導體裝置的制造方法制造出的半導體裝置中的貫通電極構造進行說明。如圖1所示，在形成有集成電路、MEMS構造的傳感器等的第一半導體基板1的表面，隔著由氧化膜等構成的絕緣膜2貼合有第二半導體基板3。第一半導體基板1以及第二半導體基板3使用例如硅基板。第一半導體基板1的表面形成有連接部4，通過在絕緣膜2中與連接部4對應的位置形成的接觸孔2a，使連接部4從絕緣膜2露出。連接部4是與第一半導體基板1的期望部位電連接的部分。例如，在第一半導體基板1具備集成電路等的情況下，連接部4被設為在第一半導體基板1的表面與從集成電路引出的布線圖案相連的焊盤等。另外，例如，在第一半導體基板1具備MEMS構造的傳感器等的情況下，在是具有MEMS構造的各部例如可動電極以及固定電極的加速度傳感器等的情況下，連接部4被設為謀求與固定電極或可動電極的電連接的擴散層等。擴散層等通過一直延伸設置到MEMS構造的各部從而電連接，但也存在使用摻雜了雜質的第一半導體基板1本身作為布線的情況。在此情況下，由擴散層構成的連接部4經由第一半導體基板1與MEMS構造的各部連接。在第二半導體基板3上，在與連接部4對應的位置，形成有貫通表面及背面的貫通孔3a。上述的形成于絕緣膜2的接觸孔2a形成在與該貫通孔3a對應的位置。第二半導體基板3中的包括貫通孔3a的內壁面在內的表面以及連接部4的露出表面被絕緣膜5覆蓋。該絕緣膜5中與連接部4對應的位置也形成有接觸孔5a。為此，在貫通孔3a內，成為連接部4通過接觸孔5a還從絕緣膜5露出的狀態(tài)。在包括貫通孔3a及接觸孔5a內的絕緣膜5的表面圖案形成有由金屬構成的導體層6。該導體層6通過接觸孔5a與連接部4接觸，由此能夠通過導體層6進行從第二半導體基板3的表面?zhèn)认蜻B接部4的電連接。為此，通過貫通孔3a及接觸孔2a、5a，能夠從第二半導體基板3中與第一半導體基板1相反一側的表面進行第一半導體基板1具備的連接部4的電位引出。另外，根據需要，以覆蓋導體層6的表面的方式形成有鈍化膜7，謀求保護導體層6以及形成于第一半導體基板1的元件等。在此情況下，能夠在期望位置去除鈍化膜7而使導體層6，而將其露出部位作為焊盤來進行從連接部4的電位引出。接下來，參照圖2(a)～圖4(d)對如上所述構成的半導體裝置的制造方法進行說明。另外，這里也僅圖示了半導體裝置中的貫通電極構造的部分，但實際上除此之外還形成元件等?！矆D2(a)所示的工序〕首先，準備通過周知的方法形成了集成電路及MEMS構造的傳感器等元件以及連接部4的第一半導體基板1。另外，準備第二半導體基板3，并在第二半導體基板3的背面即與第一半導體基板1貼合一側的一面形成絕緣膜2。例如，通過形成基于熱氧化等的氧化膜，從而在第二半導體基板3的背面形成絕緣膜2。然后，在第一半導體基板1的表面即形成有連接部4一側的一面之上，配置第二半導體基板3，并通過例如直接接合而隔著絕緣膜2將第一半導體基板1與第二半導體基板3貼合。然后，根據需要，從表面對第二半導體基板3進行研磨磨削，從而調整為適于貫通電極構造的形成的厚度。例如，優(yōu)選將第二半導體基板3設定為數十～200μm(例如100μm)左右的厚度。〔圖2(b)所示的工序〕在第二半導體基板3的表面配置在貫通孔3a的形成預定區(qū)域開口的蝕刻掩模(未圖示)。然后，通過使用該蝕刻掩模蝕刻第二半導體基板3，從而形成貫通第二半導體基板3的表面及背面的貫通孔3a，并且在絕緣膜2上形成接觸孔2a。關于貫通孔3a，也可以形成為貫通孔3a的側壁面相對于第二半導體基板3的表面為垂直方向，但希望為隨著從第二半導體基板3的表面向背面前進而開口面積漸漸縮小的正錐形形狀。通過這樣，在后工序中在貫通孔3a內成膜絕緣膜5及導體層6等時，向貫通孔3a的側壁面上覆膜變得良好。使貫通孔3a為正錐形的方法以往為人們所知，因此省略詳細情況，但僅通過蝕刻條件的設定就能夠容易地進行。例如，優(yōu)選的是，設定為第二半導體基板3的表面?zhèn)鹊呢炌?a的口徑為50～150μm左右，并使錐角度即第二半導體基板3的背面與貫通孔3a的內壁面所成的角度為70～80°。〔圖2(c)所示的工序〕通過CVD法、熱氧化等，包含貫通孔3a的內壁面、從貫通孔3a露出的連接部4的表面在內在第二半導體基板3的表面成膜絕緣膜5。此時，如果即使使用CVD法的情況下也如上所述那樣貫通孔3a的內壁面為正錐形形狀，則能夠覆膜好地還在貫通孔3a的內壁面上形成絕緣膜5?！矆D2(d)所示的工序〕通過感光性抗蝕劑的旋涂或干膜粘著等，在第二半導體基板3的表面進行基于蓋孔(tenting)法的成膜，從而形成掩模構件10(第一掩模構件)。此時的掩模構件10為如下構成，即，貫通孔3a內作為空洞而殘留并且掩模構件10架設在貫通孔3a上，并覆蓋包括貫通孔3a內在內成為母材的絕緣膜5、第二半導體基板3的構成。然后，經過光刻工序在掩模構件10上與貫通孔3a對應的位置形成比貫通孔3a的口徑小的例如20～50μm左右的口徑的孔10a。掩模構件10的厚度是任意的，但厚度調整為對在光刻工序中的曝光前的烘烤(baking)時在貫通孔3a內構成的空洞內的氣體的熱膨脹進行抑制的程度的厚度。作為構成這種掩模構件10的抗蝕劑材料，能夠使用例如東京應化工業(yè)(株)制的PMERP－CT700XP(商品名)。另外，如果根據需要在該抗蝕劑材料中混合添加劑從而使抗蝕劑材料的表面張力提高而能夠進行低速旋涂等，則能夠更可靠地不會落入貫通孔3a內而蓋孔狀地成膜出掩模構件10?！矆D3(a)所示的工序〕通過用使用了掩模構件10的各向異性干刻來將絕緣膜5部分地去除，從而對于絕緣膜5在沿基板法線方向將孔10a投影后的位置形成接觸孔5a。若是這種蝕刻，通過孔10a的第二半導體基板3的法線不在絕緣膜5中形成于貫通孔3a的側壁面上的部分通過，因此不會對貫通孔3a的側壁造成損傷，能夠僅將絕緣膜5中位于貫通孔3a的底部的部分去除。另外，在這樣形成了接觸孔5a的情況下，如圖5所示的放大圖那樣，接觸孔5a的側壁面成為帶有圓度的形狀。為此，能夠使在后工序中形成的導體層6針對接觸孔5a內的埋入性(規(guī)模性；coverageproperty)變得良好?！矆D3(b)、(c)所示的工序〕如圖3(b)所示，將掩模構件10去除后，如圖3(c)所示，在包括接觸孔5a內的絕緣膜5的表面整面成膜出由金屬構成的導體層6。例如，通過濺射或CVD法等形成導體層6。〔圖3(d)所示的工序〕與掩模構件10同樣地，通過蓋孔法成膜出掩模構件11(第二掩模構件)。此時，掩模構件11也為如下構成，即，貫通孔3a內作為空洞而殘留并且掩模構件11架設在貫通孔3a上，并覆蓋包括貫通孔3a內成為母材的導體層6、第二半導體基板3的構成。然后，經光刻工序，將掩模構件11中與導體層6的不需要部分對應的位置去除而使掩模構件11開口?！矆D4(a)所示的工序〕通過用使用了掩模構件11的蝕刻將導體層6部分地去除，從而圖案形成出導體層6。若是這種蝕刻，用掩模構件11覆蓋貫通孔3a，所以能夠不會對貫通孔3a的側壁造成損傷而將導體層6去除。〔圖4(b)、(c)所示的工序〕在如圖4(b)所示那樣將掩模構件11去除后，如圖4(c)所示將氮化膜等的鈍化膜7成膜為覆蓋包括貫通孔3a內的導體層6的表面整面。例如，通過旋涂法等形成鈍化膜7?！矆D4(d)所示的工序〕與掩模構件10、11同樣地，通過蓋孔法，再一次成膜出掩模構件12(第三掩模構件)。此時也是，掩模構件12為如下構成，即貫通孔3a內作為空洞而殘留并且該掩模構件12架設在貫通孔3a上，并覆蓋包括貫通孔3a內的成為母材的導體層6等的構成。然后，經光刻工序，將掩模構件12中的與鈍化膜7的不需要部分對應的位置去除而使掩模構件12開口。然后，通過使用了掩模構件12的蝕刻，將鈍化膜7的不需要部分去除，并且將掩模構件12去除，從而完成了具有圖1所示的貫通電極構造的半導體裝置。如以上說明那樣，在本實施方式中，以架設在貫通孔3a上的方式形成掩模構件10，并且在掩模構件10中與貫通孔3a對應的位置形成孔10a，并通過該孔10a在絕緣膜5上形成接觸孔5a。如果使用這種制造方法，則即使從第二半導體基板3的表面一直到貫通孔3a的底部有大的水平差異，通過光刻工序曝光的僅僅是架設在貫通孔3a上的掩模構件10，無需大的水平差異的光刻工序。為此，能夠在掩模構件10上良好地形成孔10a，并且用通過了該孔10a的各向異性干刻，即使是大的水平差異的蝕刻，也能夠良好地形成接觸孔5a。因此，能夠良好地實現難以實現的大的水平差異的光刻工序(光刻工序和大的水平差異的蝕刻工序)。同樣地，在導體層6、鈍化膜7的圖案形成中，也將掩模構件11、12架設在貫通孔3a上。為此，即使在從導體層6、鈍化膜7的表面一直到貫通孔3a的底部有大的水平差異，通過光刻工序曝光的僅僅是架設在貫通孔3a上的掩模構件11、12，沒有大的水平差異。因此，能夠與上述同樣地，良好地實現難以實現的大的水平差異的光刻工序。因此，能夠良好地形成貫通電極構造。并且，若是這種半導體裝置的制造方法，在形成貫通孔3a前，將第一半導體基板1與第二半導體基板3貼合。為此，也無需如以往那樣使用支撐基板，還能夠防止基板彼此的貼合之前的表面粗糙及翹曲的發(fā)生。因此，不需要支撐基板而還能夠防止基板彼此貼合前的表面粗糙及翹曲的發(fā)生，并且還能夠良好地執(zhí)行大的水平差異的蝕刻并形成貫通電極構造。另外，使貫通孔3a的口徑及第二半導體基板3的背面與貫通孔3a的內壁面所成的錐角、掩模構件10的孔10a的口徑、供貫通孔3a形成的第二半導體基板3的厚度即貫通孔3a的深度的優(yōu)選的設定值為上述的值。關于該理由，參照圖6進行說明。如上所述，通過使孔10a的口徑比貫通孔3a的口徑小，從而通過孔10a的第二半導體基板3的法線不通過絕緣膜5中在貫通孔3a的側壁面上形成的部分，因此在蝕刻時不會對貫通孔3a的側壁帶來損傷即可解決。但是，實際上，如在圖5中說明那樣，在將絕緣膜5中位于貫通孔3a的底部的部分去除而形成接觸孔5a的情況下，接觸孔5a的側壁面成為帶有圓度的形狀。這是因為，蓋孔狀地配置掩模構件10而成為在貫通孔3a內殘留有空洞的狀態(tài)，并且如圖6所示那樣形成接觸孔5a時的蝕刻是在放射狀地擴展的同時進行的。這樣蝕刻在放射狀地擴展的同時進行，所以能夠如上所述那樣使導體層6針對接觸孔5a內的埋入性良好。然而，另一方面，蝕刻放射狀地擴展而進行，因此貫通孔3a的口徑過窄或者由于貫通孔3a的錐角而一直蝕刻到在貫通孔3a的側面上形成的絕緣膜5。因此，關于貫通孔3a以及在掩模構件10上形成的孔10a的口徑、貫通孔3a的錐角，無需設定為在貫通孔3a的側壁面形成的絕緣膜5不被蝕刻。關于這些貫通孔3a以及孔10a的口徑，能夠如下那樣求出。首先，將貫通孔3a的開口側的口徑(第一半導體基板1的相反側表面的口徑)設為L1，將貫通孔3a中的第一半導體基板1側的口徑設為L2，將孔10a的口徑設為L3。另外，將貫通孔3a的錐角設為α，將蝕刻的擴展角設為β，將貫通孔3a的深度在本實施方式的情況下為第二半導體基板3的厚度設為D1，將貫通孔3a的外側的絕緣膜5的表面一直到第二半導體基板3中第一半導體基板1側的面的距離設為D2。在這樣定義時，關于貫通孔3a的深度D1，能夠以數式1表示。另外，數式1中的、貫通孔3a中的第一半導體基板1側的口徑L2，能夠以數式2表示。(數式1)D1＝(L1－L2)/2tanα(數式2)L2＝L1－2D1/tanα另外，貫通孔3a中的第一半導體基板1側一端的絕緣膜5的蝕刻口徑需要小于貫通孔3a中的第一半導體基板1側的口徑L2，所以導出數式3。另外，距離D2與第二半導體基板3的厚度D1大致相等(D1≒D2)，所以能夠將D2置換為D1。(數式3)L2≥L3+2D2tanβ(≒L3+2D1tanβ)并且，關于蝕刻的擴展角β，是根據蝕刻條件等決定的常數。因此，加上根據蝕刻條件而決定的擴展角β在內，同時設定貫通孔3a的深度D1、各口徑L1～L3，以滿足上述數式1～3，從而能夠避免在貫通孔3a的側壁面形成的絕緣膜5被蝕刻。但是，雖然貫通孔3a的開口側以及貫通孔3a中的第一半導體基板1側的口徑L1、L2越大越能夠獲得上述效果，但是在開口側的口徑L1過大時，在架設掩模構件10時可能發(fā)生掩模構件10的一部分進入貫通孔3a內等的問題。另外，同樣地，在開口側的口徑L1過大時，難以抑制在曝光前的烘烤時在貫通孔3a內構成的空洞內的氣體的熱膨脹?？紤]到這些情況，優(yōu)選的是設定貫通孔3a的開口側L1的上限值。如上所述設定各值是適當的。例如，如上所述，在將第二半導體基板3的厚度即貫通孔3a的深度D1設為數十～200μm的情況下，優(yōu)選的是，貫通孔3a的開口側的口徑L1設為50～150μm，錐角α設為70～80°，孔10a的口徑L3設為20～50μm。(另一實施方式)在上述實施方式中，示出了如圖1所示那樣、導體層6延伸設置于第二半導體基板3的表面的構成例如通過導體層6構成布線圖案的這種方式，但也可以設為導體層6構成僅殘留在貫通孔3a的周圍的焊盤的這種方式。另外，在上述實施方式中，作為半導體裝置的一例，列舉出具備集成電路、MEMS構造的裝置為例，但這也只不過是一例，也可以形成其他的元件。即，只要是第一、第二半導體基板1、3被貼合，并通過從第二半導體基板3的表面貫通到第一半導體基板1側的貫通孔3a進行第一半導體基板3具備的連接部4的電位提升的半導體裝置，可以是任何裝置。并且，在上述實施方式中，作為需要大的水平差異的光刻工序的情況的一例，列舉出將第一、第二半導體基板1、3粘合的多層構造的半導體裝置中的貫通電極構造為例。即，舉出如下構造為例，即，在通過隔著絕緣膜2而貼合的兩塊半導體基板1、3構成一體化的半導體基板，并在其一面?zhèn)?第二半導體基板3側)具備由貫通孔3a構成的凹部的構造中，在凹部內具備絕緣膜5作為薄膜的構造。然而，除此之外可能也需要大的水平差異的光刻工序。即，在執(zhí)行準備在一面?zhèn)刃纬捎邪疾康陌雽w基板并在凹部的底部的期望位置對在凹部內配置的薄膜進行蝕刻的工序的情況下，需要大的水平差異的光刻工序。在此情況下也是，通過依次執(zhí)行以下的工序，從而獲得與第一實施方式同樣的效果。首先，如圖7(a)所示，準備了半導體基板20后，執(zhí)行如圖7(b)所示那樣在半導體基板20的一面形成凹部20a的工序。然后，在執(zhí)行了如圖7(c)所示在凹部20a的內壁面形成薄膜21的工序后，執(zhí)行如圖7(d)所示那樣以架設在凹部20a上的方式對薄膜21上配置掩模構件22的工序。然后，在進行了通過光刻在掩模構件22中與凹部20a對應的位置形成孔22a的工序后，執(zhí)行利用該孔22a通過各向異性的干刻，從而通過孔22a在與孔22a對應的位置將薄膜21去除的工序。這樣，在凹部20a的底面，能夠對薄膜21進行蝕刻加工，能夠良好地實現難以實現的大的水平差異的光刻工序。本申請以實施例為依據進行了記述，但被理解為本申請并不限定于該實施例及構造。本申請也包含各種變形例及等同范圍內的變形。并且，各種組合、方式以及它們中包含僅一個要素、一個要素以上或一個要素以下的其他的組合、方式都落入到本申請的范疇及思想范圍。