專利名稱：具應變通道的互補式金氧半導體的制作方法
技術領域：
本實用新型是有關于一種場效晶體管，且特別是有關于一種包括具有拉伸應變的N型通道晶體管(NMOS)與具有壓縮應力的P型通道晶體管(PMOS)的互補式金氧半場效晶體管(CMOS)組件。
背景技術：
隨著柵極組件尺寸的縮小化，要使金氧半場效晶體管(MOSFET)組件能在低操作電壓下，具有高趨動電流和高速的效能是相當困難的。因此，許多人在努力尋求改善金氧半場效晶體管組件的效能的方法。
利用應變引發(fā)的能帶結構變型來增加載子的遷移率，以增加場效晶體管的趨動電流，可改善場效晶體管組件的效能，且此種方法已被應用于各種組件中。這些組件的硅信道是處于雙軸拉伸應變的情況。
已有研究指出利用硅通道處于雙軸拉伸應變的情況中來增加電子的遷移率(K.Ismail et al.，“Electron transport properties in Si/SiGeheterostructuresMeasurements and device applications”，Appl.Phys.Lett.63，pp.660，1993.)，及利用硅鍺通道處于雙軸壓縮應變的情況中來增加電洞的遷移率(D.K.Nayak et al.，“Enhancement-modequantum-well GeSi PMOS”，IEEE Elect.Dev.Lett.12，pp.154，1991.)。然而，結合具有雙軸拉伸應變的硅通道的NMOSFETs(N型金氧半場效晶體管)及具有雙軸壓縮應變的硅鍺通道的PMOSFETs(P型金氧半場效晶體管)的CMOS制程技術是難以達成的。在晶體管的制造上有利用厚的緩沖層或復雜多層結構等許多應變層制造方法(K.Ismail et al.，IBM，Jul.1996，Complementary metal-oxide semiconductor transistorlogic using strained Si/SiGe heterostructure layers，U.S.PatentNo.5534713.)，此些方法并不易于整合到傳統(tǒng)的CMOS制程中。
再者，更有研究提出以覆蓋一層應力膜于整個晶體管上方的方式，以提供適當?shù)膽τ杈w管的通道區(qū)(A.Shimizu et al.，“Localmechanical stress control(LMC)A new technique for CMOSperformance enhancement”，pp.433-436 of the Digest of TechnicalPapers of the 2001 International Electron Device Meeting.)然而，于通道區(qū)導入壓縮應力有利于改善電動的遷移速率，卻會對電子遷移率造成退化。因此，對N型通道晶體管(NMOS)而言，需要導入拉伸應力以提升電子遷移率，而對P型通道晶體管(PMOS)而言，需要導入壓縮應力以提升電洞遷移率。但是在同一芯片上欲制作出同時具有拉伸應力信道區(qū)的N型信道晶體管(NMOS)與壓縮應力信道區(qū)的P型信道晶體管(PMOS)的互補式金氧半導體(CMOS)，卻有相當?shù)睦щy。
有鑒于此，本實用新型提出一種可同時具拉伸應力通道區(qū)與壓縮應力通道區(qū)的半導體基底，可適用于制作互補式金氧半導體。

發(fā)明內容
本實用新型的目的在于一種具應變信道的互補式金氧半導體，使N型信道晶體管的信道區(qū)具有拉伸應力，而P型信道晶體管的信道區(qū)具有壓縮應力，整合兩者于同一芯片，以提升組件的操作速度。
本實用新型的主要特征之一是在于N型通道晶體管兩側的淺溝槽隔離區(qū)內順應性形成一氮化物襯墊層，用以阻擋后續(xù)填充于淺溝槽隔離區(qū)的氧化物擴散，以避免隔離氧化物體積膨脹，并且氮化物襯墊層本身可提供N型晶體管的半導體基底通道區(qū)形成一拉伸應力。另外，將P型通道晶體管兩側的淺溝槽隔離區(qū)內的氮化物襯墊層施以離子布植，以造成氮化物襯墊層內的缺陷形成，有利于后續(xù)填充于淺溝槽隔離區(qū)的氧化物擴散，以于P型晶體管的半導體基底通道區(qū)形成一壓縮應力。
為獲致上述的目的，本實用新型提出一種具應變通道的互補式金氧半導體，主要是包括一半導體基底、設置于上述半導體基底內的多個溝槽隔離區(qū)、一氮化物襯墊層、一離子布植氮化物襯墊層、一N型通道晶體管以及一P型通道晶體管。其中，相鄰兩上述溝槽隔離區(qū)之間各定義出一主動區(qū)，上述主動區(qū)包括一N型主動區(qū)與一P型主動區(qū)。另外，上述氮化物襯墊層，順應性設置于上述N型主動區(qū)兩側的上述溝槽隔離區(qū)與上述半導體基底之間。再者，上述離子布植氮化物襯墊層，順應性設置于上述P型主動區(qū)兩側的上述溝槽隔離區(qū)與上述半導體基底之間。并且，上述N型通道晶體管，設置于上述N型主動區(qū)上方。以及，上述P型通道晶體管，設置于上述P型主動區(qū)上方。
如前所述，上述半導體基底包括一硅基底、堆棧的一硅層與一硅鍺層或堆棧的一第一硅基底、一埋入絕緣層與一第二硅基底。
如前所述，上述溝槽隔離區(qū)的厚度大體為2000-6000。
如前所述，上述溝槽隔離區(qū)是由一氧化物所構成。
如前所述，本實用新型的結構更包括一氧化物襯墊層，順應性設置于上述氮化物襯墊層與上述半導體基底之間。
如前所述，本實用新型的結構更包括一氧化物襯墊層，順應性設置于上述離子布植氮化物襯墊層與上述半導體基底之間。
如前所述，上述氮化物襯墊層是由氮化硅所構成，而上述離子布植氮化物襯墊層是由被施以離子布植的氮化硅所構成。
如前所述，上述離子布植氮化物襯墊層所被施加的離子包括硅(Si)離子、氮(N)離子、氦(He)離子、氖(Ne)離子、氬(Ar)、氙(Xe)或鍺離子。
根據本實用新型，上述N型主動區(qū)的上述半導體基底表層具有一拉伸應變通道區(qū)。上述拉伸應變通道區(qū)的拉伸應變量大體為0.1％-2％。
根據本實用新型，上述P型主動區(qū)的上述半導體基底表層具有一壓縮應變通道區(qū)。上述壓縮應變通道區(qū)的拉伸應變量大體為0.1％-2％。
如前所述，形成上述N型通道晶體管與上述P型通道晶體管之后更包括分別形成一應力膜，覆蓋于上述N型通道晶體管與上述P型通道晶體管表面。上述應力膜是由化學氣相沉積法(chemical vapor deposition；CVD)所形成。


圖1是顯示根據本實用新型的具應變通道的互補式金氧半導體的一較佳實施例的制程剖面圖；圖2是顯示根據本實用新型的具應變通道的互補式金氧半導體的另一較佳實施例的制程剖面圖；符號說明100、200、300-半導體基底102、202、302-圖案化罩幕層104a、104b、204a、204b、304a、304b-溝槽隔離區(qū)106、206、306-氧化物襯墊層108、208、308-氮化物襯墊層108a-離子布植氮化物襯墊層112、212、312-隔離氧化物117、217、317-N型通道晶體管116、216、316-P型通道晶體管S100-離子布植程序114、214、314-柵極介電層
115、215、315-柵極層118、218、318-間隙壁122、120、220、222、320、322-應力膜210、311-罩幕層S100-形成氮化物襯墊層程序具體實施方式
實施例1以下請參照圖1，說明根據本實用新型的具應變通道的互補式金氧半導體的一較佳實施例。
其主要是包括一半導體基底100、多個溝槽隔離區(qū)104a、104b、一氮化物襯墊層108、一離子布植氮化物襯墊層108a、一N型通道晶體管117以及一P型通道晶體管116。
其中，溝槽隔離區(qū)104a、104b設置于半導體基底100內，且相鄰兩溝槽隔離區(qū)104a、104b之間各定義出一主動區(qū)，而主動區(qū)包括一N型主動區(qū)(n-井)與一P型主動區(qū)(p-井)。溝槽隔離區(qū)104a、104b內填滿隔離氧化物112。
另外，氮化物襯墊層108順應性設置于N型主動區(qū)(n-井)兩側的溝槽隔離區(qū)104b與半導體基底100之間。氮化物襯墊層108的設置為本實用新型的特征之一。氮化物襯墊層108可用以阻擋后續(xù)填充于淺溝槽隔離區(qū)的氧化物112擴散，進而避免隔離氧化物112體積膨脹，并且氮化物襯墊層本身具有拉伸應力(intrinsic tensile stress)，導致對溝槽104b的側壁施加一垂直壓縮應力(vertical compressive stress)以及可提供N型晶體管117的半導體基底100通道區(qū)形成一拉伸應力。
再者，離子布植氮化物襯墊層108a順應性設置于P型主動區(qū)(p-井)兩側的溝槽隔離區(qū)104a與半導體基底100之間。離子布植氮化物襯墊層108a內具有缺陷，有利于后續(xù)填充于淺溝槽隔離區(qū)的氧化物擴散，造成體積膨脹，以于P型晶體管116的半導體基底100通道區(qū)形成一壓縮應力。
并且，N型通道晶體管117設置于N型主動區(qū)(n-井)上方。以及，P型通道晶體管116，設置于P型主動區(qū)(p-井)上方。如此一來，N型信道晶體管117下方的信道區(qū)具有一拉伸應力，可提升電子遷移率。P型信道晶體管116下方的信道區(qū)具有一壓縮應力，可提升電洞遷移率。
實施例2以下請參照圖2，說明根據本實用新型的具應變通道的互補式金氧半導體的一較佳實施例。
其主要是包括一半導體基底200、多個溝槽隔離區(qū)204a、204b、一氮化物襯墊層208、一N型通道晶體管217以及一P型通道晶體管216。
其中，溝槽隔離區(qū)204a、204b設置于半導體基底200內，且相鄰兩溝槽隔離區(qū)204a、204b之間各定義出一主動區(qū)，而主動區(qū)包括一N型主動區(qū)(n-井)與一P型主動區(qū)(p-井)。溝槽隔離區(qū)204a、204b內填滿隔離氧化物212。
另外，氮化物襯墊層208順應性設置于N型主動區(qū)(n-井)兩側的溝槽隔離區(qū)204b與半導體基底200之間。氮化物襯墊層208的設置為本實用新型的特征之一。氮化物襯墊層208可用以阻擋后續(xù)填充于淺溝槽隔離區(qū)的氧化物212擴散，進而避免隔離氧化物212體積膨脹，并且氮化物襯墊層208本身具有拉伸應力(intrinsic tensile stress)，導致對溝槽204b的側壁施加一垂直壓縮應力(vertical compressive stress)以及可提供N型晶體管217的半導體基底200通道區(qū)形成一拉伸應力。
然而，溝槽204a內并無氮化物襯墊層，后續(xù)填充于淺溝槽隔離區(qū)的氧化物會發(fā)生擴散，造成體積膨脹，以于P型晶體管216的半導體基底200通道區(qū)形成一壓縮應力。
并且，N型通道晶體管217設置于N型主動區(qū)(n-井)上方。以及，P型通道晶體管216，設置于P型主動區(qū)(p-井)上方。如此一來，N型信道晶體管217下方的信道區(qū)具有一拉伸應力，可提升電子遷移率。P型信道晶體管216下方的信道區(qū)具有一壓縮應力，可提升電洞遷移率。
實用新型優(yōu)點1.根據本實用新型的N型通道晶體管具有拉伸應力而P型通道晶體管具有壓縮應力，因此可同時提升N型信道的電子遷移率以及P型通道的電洞遷移率，有效提升組件操作速度。
2.根據本實用新型的互補式金氧半晶體管(CMOS)，以簡單的制成方式整合N型信道晶體管與P型信道晶體管于同一芯片，分別有適當可提升操作速度的應力。
權利要求1.一種具應變通道的互補式金氧半導體，其特征在于所述互補式金氧半導體包括一半導體基底；多個溝槽隔離區(qū)，設置于上述半導體基底內，使得相鄰兩上述溝槽隔離區(qū)之間各定義出一主動區(qū)，其中上述主動區(qū)包括一N型主動區(qū)與一P型主動區(qū)；一氮化物襯墊層，順應性設置于上述N型主動區(qū)兩側的上述溝槽隔離區(qū)與上述半導體基底之間；一N型通道晶體管，設置于上述N型主動區(qū)上方；以及一P型通道晶體管，設置于上述P型主動區(qū)上方。
2.根據權利要求1所述的具應變通道的互補式金氧半導體，其特征在于更包括一氧化物襯墊層，順應性設置于上述氮化物襯墊層與上述半導體基底之間。
3.根據權利要求1所述的具應變通道的互補式金氧半導體，其特征在于上述N型主動區(qū)的上述半導體基底表層具有一拉伸應變通道區(qū)。
4.根據權利要求3所述的具應變通道的互補式金氧半導體，其特征在于上述拉伸應變通道區(qū)的拉伸應變量為0.1％-2％。
5.根據權利要求1所述的具應變通道的互補式金氧半導體，其特征在于上述P型主動區(qū)的上述半導體基底表層具有一壓縮應變通道區(qū)。
6.根據權利要求5所述的具應變通道的互補式金氧半導體，其特征在于上述拉伸應變通道區(qū)的拉伸應變量為0.1％-2％。
7.根據權利要求1所述的具應變通道的互補式金氧半導體，其特征在于，還包括一離子布植氮化物襯墊層，順應性設置于上述P型主動區(qū)兩側的上述溝槽隔離區(qū)與上述半導體基底之間。
8.根據權利要求7所述的具應變通道的互補式金氧半導體，其特征在于更包括一氧化物襯墊層，順應性設置于上述氮化物襯墊層與上述半導體基底之間。
9.根據權利要求7所述的具應變通道的互補式金氧半導體，其特征在于更包括一氧化物襯墊層，順應性設置于上述離子布植氮化物襯墊層與上述半導體基底之間。
10.根據權利要求7所述的具應變通道的互補式金氧半導體，其特征在于上述N型主動區(qū)的上述半導體基底表層具有一拉伸應變通道區(qū)。
11.根據權利要求7所述的具應變通道的互補式金氧半導體，其特征在于上述拉伸應變通道區(qū)的拉伸應變量為0.1％-2％。
12.根據權利要求7所述的具應變通道的互補式金氧半導體，其特征在于上述P型主動區(qū)的上述半導體基底表層具有一壓縮應變通道區(qū)。
13.根據權利要求7所述的具應變通道的互補式金氧半導體，其特征在于上述壓縮應變通道區(qū)的拉伸應變量為0.1％-2％。
專利摘要本實用新型揭示一種具應變通道的互補式金氧半導體，主要包括一半導體基底、設置于上述半導體基底內的多個溝槽隔離區(qū)、一氮化物襯墊層、一離子布植氮化物襯墊層、一N型通道晶體管以及一P型通道晶體管。其中，相鄰兩溝槽隔離區(qū)之間各定義出一主動區(qū)，主動區(qū)包括一N型主動區(qū)與一P型主動區(qū)。另外，氮化物襯墊層，順應性設置于上述N型主動區(qū)兩側的上述溝槽隔離區(qū)與上述半導體基底之間。再者，離子布植氮化物襯墊層，順應性設置于上述P型主動區(qū)兩側的溝槽隔離區(qū)與半導體基底之間。并且，N型通道晶體管，設置于N型主動區(qū)上方。以及，P型通道晶體管，設置于P型主動區(qū)上方。
文檔編號H01L27/092GK2751444SQ20042004837
公開日2006年1月11日 申請日期2004年4月23日 優(yōu)先權日2003年4月25日
發(fā)明者楊育佳, 柯志欣, 李文欽, 胡正明 申請人:臺灣積體電路制造股份有限公司