專利名稱：具有功率芯片的封裝結構的制作方法
技術領域：
本實用新型涉及一種具有功率芯片的封裝結構，尤其涉及一種至少有二個芯片座分別具有不同工作電位的具有功率芯片的封裝結構。
背景技術：
眾所周知，電子產(chǎn)業(yè)的蓬勃發(fā)展，加速了相關技術的提高，使電子組件的制造能夠更為精密。同時，為了滿足電子產(chǎn)品體積小且功能多的使用需求，電子組件無不朝向整合封裝的架構來研發(fā)。
請參閱圖1所示，現(xiàn)有的芯片的封裝結構，包括一個芯片座19、一個接腳29、一個芯片39、多個導腳59、多根導線69和一絕緣件79。該芯片座19一體連接該接腳29的內(nèi)端，該接腳29的外端電性連接于一外部電路(圖略)，該芯片39的底面固定于芯片座19上，所述導腳59的內(nèi)端分布于該芯片座19外，所述導線69的二端分別電性連接于該芯片39的頂面的電性接點和各導腳59。該絕緣件79包覆該芯片座19、該接腳29的內(nèi)端、該芯片39、各導腳59的內(nèi)端和各導線69。
上述現(xiàn)有的芯片的封裝結構，芯片座僅具有承載芯片的用途。若芯片的底面設有導電部，受限于芯片座僅有一工作電位，無法分別提供二個不同工作電位給二個芯片的底面的導電部，導致整個電路的設計復雜、體積大且成本高。
因此，由上可知，上述現(xiàn)有的芯片的封裝結構，在實際使用上，顯然具有不便與缺陷存在，而有待加以改善。
實用新型內(nèi)容本實用新型所要解決的技術問題在于提供一種具有功率芯片的封裝結構，使至少二個芯片座分別具有不同工作電位，以提供至少二個功率芯片的底面的導電部所需的不同工作電位，進而簡化整個電路的設計，并減少體積和降低成本。
為了實現(xiàn)上述目的，本實用新型提供了一種具有功率芯片的封裝結構，電性連接于一外部電路，該封裝結構包括至少二個芯片座；至少二個接腳，各芯片座分別一體連接至少一個所述接腳的內(nèi)端，各接腳的外端分別電性連接于該外部電路；至少一個控制芯片，其底面固定于所述芯片座上；至少二個功率芯片，各功率芯片的底面設有導電部，各導電部分別固定且電性連接于各芯片座上，所述芯片座之間是間接通過所述功率芯片和該控制芯片作電性連接，并分別形成具有不同工作電位的所述芯片座；以及一絕緣件，其包覆所述芯片座、所述接腳的內(nèi)端、該控制芯片和所述功率片。
上述的具有功率芯片的封裝結構，其特點在于，其包括多個導腳，各導腳的內(nèi)端分布于各芯片座外且與該控制芯片和所述功率芯片作電性連接，各導腳的外端分別電性連接于該外部電路，該絕緣件包覆所述導腳的內(nèi)端。
上述的具有功率芯片的封裝結構，其特點在于，其包括多根導線，該控制芯片的頂面設有多個電性接點，各功率芯片的頂面設有導電部，所述導線分別電性連接于所述芯片座、該控制芯片的電性接點、所述功率芯片的頂面的導電部和所述導腳的內(nèi)端之間。
上述的具有功率芯片的封裝結構，其特點在于，其包括二個芯片座分別為第一芯片座和第二芯片座、二個接腳分別為第一接腳和第二接腳、一個控制芯片、二個功率芯片分別為第一功率芯片和第二功率芯片、三個導腳分別為第一導腳、第二導腳和第三導腳、以及多根導線，該第一芯片座和第二芯片座分別一體連接該第一接腳和第二接腳的內(nèi)端，該控制芯片的底面固定于該第一芯片座上，該控制芯片的頂面設有多個電性接點，該第一功率芯片的底面的導電部和該第二功率芯片的底面的導電部為第一導電部，該第一功率芯片的頂面和該第二功率芯片的頂面分別設有導電部包括第二導電部和第三導電部，所述導線的二端分別電性連接于該控制芯片的電性接點與該第一芯片座、該控制芯片的電性接點與該第一功率芯片和第二功率芯片的頂面的第二導電部和第三導電部、該控制芯片的電性接點與該第一導腳和第二導腳的內(nèi)端、該第一功率芯片的頂面的第二導電部與該第二芯片座、以及該第二功率芯片的頂面的第二導電部與該第三導腳的內(nèi)端。
上述的具有功率芯片的封裝結構，其特點在于，該控制芯片為脈寬調(diào)制器控制芯片，所述功率芯片為金屬氧化物半導體場效晶體管芯片，并形成同步整流穩(wěn)壓的電路架構。
上述的具有功率芯片的封裝結構，其特點在于，所述芯片座上設有可導電的抗氧化層。
通過各功率芯片的底面的導電部分別電性連接于各芯片座，且各芯片座具有不同的工作電位，使控制芯片和功率芯片整和為一封裝結構。
以下結合附圖和具體實施例對本實用新型進行詳細描述，但不作為對本實用新型的限定。


圖1是現(xiàn)有芯片的封裝結構的平面示意圖；圖2是本實用新型第一實施例的平面示意圖；圖3是圖2的3-3剖視圖；圖4是本實用新型第一實施例的局部電路示意圖；圖5是本實用新型第二實施例的平面示意圖。
具體實施方式
請參閱圖2至圖4所示，為本實用新型第一實施例。本實用新型的一種具有功率片的封裝結構，電性連接于一外部電路(圖略)，該封裝結構包括至少二個芯片座(即第一芯片座11和第二芯片座12)、至少二個接腳(即第一接腳21和第二接腳22)、至少一個控制芯片(即控制芯片31)、至少二個功率芯片(即第一功率芯片41和第二功率芯片42)、多個導腳(即第一導腳51、第二導腳52和第三導腳53)、多根導線61以及一絕緣件71，其中該第一芯片座11和第二芯片座12上設有可導電的抗氧化層，如鍍銀或鍍鎳，并可增加固接的效果。
該第一芯片座11和第二芯片座12分別一體連接該第一接腳21和第二接腳22的內(nèi)端。該第一接腳21和第二接腳22的外端分別電性連接于該外部電路。
該控制芯片31的底面以膠著等方式固定于該第一芯片座11上，然而也可視該控制芯片31的大小和本實用新型封裝結構整體空間的大小而跨置于該第一芯片座11和第二芯片座12上。該控制芯片31的頂面設有多個電性接點311，如焊墊。
該第一功率芯片41的底面和第二功率芯片42的底面分別設有第一導電部411、421。各第一導電部411、421以膠著等方式分別固定且電性連接于該第一芯片座11和第二芯片座12上。該第一功率芯片41的頂面和第二功率芯片42的頂面分別設有導電部包括第二導電部412、422和第三導電部413、423。該第一功率芯片41和第二功率芯片42可為具有相同特性的功率芯片(如二個N信道金屬氧化物半導體場效晶體管芯片，NMOSFET，或二個P信道金屬氧化物半導體場效晶體管芯片，PMOSFET)，也可為具有不同特性的功率芯片(如一個NMOSFET和一個PMOSFET)。
該第一導腳51、第二導腳52和第三導腳53的內(nèi)端分布于該第一芯片座11和第二芯片座12外。該第一導腳51、第二導腳52和第三導腳53的外端分別電性連接于該外部電路。在本實用新型封裝結構完成為一單一組件以分別連接于該外部電路之前，該第一芯片座11和第二芯片座12、該第一接腳21和第二接腳22以及該第一導腳51、第二導腳52和第三導腳53為一體連接的導線架，其中該第一接腳21和第二接腳22的外端，以及該第一導腳51、第二導腳52和第三導腳53的外端連接于一導引帶(圖略)。
所述導線61的連接是配合該外部電路而設計。本實施例中，所述導線61的二端分別電性連接于該控制芯片31的電性接點311與該第一芯片座11、該控制芯片31的電性接點311與該第一功率芯片41和第二功率芯片42的頂面的第二電部412、422和第三導電部413、423、該控制芯片31的電性接點311與該第一導腳51和第二導腳52的內(nèi)端、該第一功率芯片41的頂面的第二導電部412與固定該第二功率芯片42的第二芯片座12、以及該第二功率芯片42的頂面的第二導電部422與該第三導腳53的內(nèi)端。如此，使該第一導腳52、第二導腳52和第三導腳53的內(nèi)端與該控制芯片31、該第一功率芯片41和該第二功率芯片42作電性連接，同時，使該第一芯片座11和該第二芯片座12之間是間接通過該第一功率芯片41、該第二功率芯片42和該控制芯片31作電性連接，并分別形成具有不同工作電位的該第一芯片座11和該第二芯片座12。
該絕緣件71包覆該第一芯片座11和第二芯片座12、該第一接腳21和第二接腳22的內(nèi)端、該控制芯片31、該第一功率芯片41和第二功率芯片42、該第一導腳51、第二導腳52和第三導腳53的內(nèi)端。由于該第一功率芯片41的底面的第一導電部411和第二功率芯片42的底面的第一導電部421分別電性連接于該第一芯片座11和第二芯片座12，且該第一芯片座11和第二芯片座12具有不同的工作電位，因此可使該控制芯片31、該第一功率芯片41和該第二功率芯片42整合為一封裝結構。
請參閱圖4所示，本實施例中，該控制芯片31為脈寬調(diào)制器控制芯片(Pulse-Width Modulator Controller，PWM Controller)，該第一功率芯片41和第二功率芯片42為金屬氧化物半導體場效晶體管芯片(Metal OxideSemiconductor Field Effect Transistor，MOSFET)，并形成同步整流穩(wěn)壓的電路架構(Synchronous Rectifier Step Down Regulator)。本實用新型封裝結構也可應用于不同的控制芯片和不同的功率芯片，并形成不同的電路架構。
請參閱圖5所示，為本實用新型第二實施例。在本實施例中，該封裝結構包括三個芯片座10、多個接腳20、一個控制芯片30、二個功率芯片40、多個導腳50、多根導線(圖略)和一絕緣件70。各芯片座10分別一體連接多個所述接腳20的內(nèi)端，各接腳20的外端分別電性連接于一外部電路(圖略)。該控制芯片30的底面固定于所述芯片座10上，該控制芯片30的頂面設有多個電性接點301。各功率芯片40的底面設有導電部401，各導電部401分別固定且電性連接于其中二個芯片座10上，各功率芯片40的頂面設有導電部402、403。該二功率芯片40可為具有相同特性的功率芯片(如二個NMOSFET，或二個PMOSFET)，也可為具有不同特性的功率芯片(如一個NMOSFET和一個PMOSFET)。各導腳50的內(nèi)端分布于各芯片座10外且與該控制芯片30和所述功率芯片40作電性連接，各導腳50的外端分別電性連接于該外部電路。所述導線并分別電性連接于所述芯片座10、該控制芯片30的頂面的電性接點301、所述功率芯片40的頂面的導電部402、403、和所述導腳50的內(nèi)端之間；該絕緣件70包覆所述芯片座10、所述接腳20的內(nèi)端、該控制芯片30、所述功率芯片40、所述導腳50的內(nèi)端和所述導線。所述芯片座10之間是間接通過所述功率芯片40和該控制芯片30作電性連接，并分別形成具有不同工作電位的所述芯片座10。由上可知，芯片座10等各組件的數(shù)量可依需求增減，各芯片座10具有不同工作電位，以提供各功率芯片40的底面的導電部401所需的不同工作電位，進而整合控制芯片30和功率芯片40，以完成本實用新型具有功率芯片的封裝結構。
通過本實用新型的具有功率芯片的封裝結構，具有如下特點各功率芯片的底面的導電部分別電性連接于各芯片座，且各芯片座具有不同工作電位，使控制芯片和功率芯片整合為一封裝結構，從而能夠簡化整個電路的設計，并可減小體積和降低成本。
當然，本實用新型還可有其他多種實施例，在不背離本實用新型精神及其實質的情況下，熟悉本領域的技術人員當可根據(jù)本實用新型作出各種相應的改變和變形，但這些相應的改變和變形都應屬于本實用新型所附的權利要求的保護范圍。
權利要求1.一種具有功率芯片的封裝結構，其特征在于，電性連接于一外部電路，該封裝結構包括至少二個芯片座；至少二個接腳，各芯片座分別一體連接至少一個所述接腳的內(nèi)端，各接腳的外端分別電性連接于該外部電路；至少一個控制芯片，其底面固定于所述芯片座上；至少二個功率芯片，各功率芯片的底面設有導電部，各導電部分別固定且電性連接于各芯片座上，所述芯片座之間是間接通過所述功率芯片和該控制芯片作電性連接，并分別形成具有不同工作電位的所述芯片座；以及一絕緣件，其包覆所述芯片座、所述接腳的內(nèi)端、該控制芯片和所述功率片。
2.根據(jù)權利要求1所述的具有功率芯片的封裝結構，其特征在于，其包括多個導腳，各導腳的內(nèi)端分布于各芯片座外且與該控制芯片和所述功率芯片作電性連接，各導腳的外端分別電性連接于該外部電路，該絕緣件包覆所述導腳的內(nèi)端。
3.根據(jù)權利要求2所述的具有功率芯片的封裝結構，其特征在于，其包括多根導線，該控制芯片的頂面設有多個電性接點，各功率芯片的頂面設有導電部，所述導線分別電性連接于所述芯片座、該控制芯片的電性接點、所述功率芯片的頂面的導電部和所述導腳的內(nèi)端之間。
4.根據(jù)權利要求1所述的具有功率芯片的封裝結構，其特征在于，其包括二個芯片座分別為第一芯片座和第二芯片座、二個接腳分別為第一接腳和第二接腳、一個控制芯片、二個功率芯片分別為第一功率芯片和第二功率芯片、三個導腳分別為第一導腳、第二導腳和第三導腳、以及多根導線，該第一芯片座和第二芯片座分別一體連接該第一接腳和第二接腳的內(nèi)端，該控制芯片的底面固定于該第一芯片座上，該控制芯片的頂面設有多個電性接點，該第一功率芯片的底面的導電部和該第二功率芯片的底面的導電部為第一導電部，該第一功率芯片的頂面和該第二功率芯片的頂面分別設有導電部包括第二導電部和第三導電部，所述導線的二端分別電性連接于該控制芯片的電性接點與該第一芯片座、該控制芯片的電性接點與該第一功率芯片和第二功率芯片的頂面的第二導電部和第三導電部、該控制芯片的電性接點與該第一導腳和第二導腳的內(nèi)端、該第一功率芯片的頂面的第二導電部與該第二芯片座、以及該第二功率芯片的頂面的第二導電部與該第三導腳的內(nèi)端。
5.根據(jù)權利要求1所述的具有功率芯片的封裝結構，其特征在于，該控制芯片為脈寬調(diào)制器控制芯片，所述功率芯片為金屬氧化物半導體場效晶體管芯片，并形成同步整流穩(wěn)壓的電路架構。
6.根據(jù)權利要求1所述的具有功率芯片的封裝結構，其特征在于，所述芯片座上設有可導電的抗氧化層。
專利摘要本實用新型涉及一種具有功率芯片的封裝結構，包括至少二個芯片座、至少二個接腳、至少一個控制芯片和至少二個功率芯片，其中各芯片座分別一體連接至少一個所述接腳的內(nèi)端，各功率芯片的底面設有導電部，各導電部分別固定且電性連接于各芯片座上，所述芯片座之間是間接通過所述功率芯片和該控制芯片作電性連接，并分別形成具有不同工作電位的所述芯片座；借此，使控制芯片和功率芯片整合為一封裝結構。
文檔編號H01L25/00GK2691056SQ20042004832
公開日2005年4月6日 申請日期2004年4月12日 優(yōu)先權日2004年4月12日
發(fā)明者楊惠強 申請人:尼克森微電子股份有限公司