半導(dǎo)體制造裝置的制造方法和半導(dǎo)體制造裝置制造方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體制造裝置的制造方法，其用于對在基板上交替地層疊相對介電常數(shù)不同的第1膜和第2膜而成的多層膜進行蝕刻，在多層膜上形成規(guī)定形狀的孔等，上述半導(dǎo)體制造裝置的制造方法包括：利用包含含溴氣體、含氯氣體、含碘氣體的至少任一種的氣體和第1流量的CF類氣體的氣體，將多層膜蝕刻至第1深度的第1工序；在第1工序之后，利用包含含溴氣體、含氯氣體、含碘氣體的至少任一種的氣體和與第1流量不同的第2流量的CF類氣體的氣體，將多層膜蝕刻至與上述第1深度不同的第2深度的第2工序；和在第2工序后，實施過蝕刻直至孔等到達多層膜的基底層的第3工序。
【專利說明】半導(dǎo)體制造裝置的制造方法和半導(dǎo)體制造裝置

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體制造裝置的制造方法和半導(dǎo)體制造裝置。

【背景技術(shù)】
[0002] 在3D NAND閃存等三維層疊半導(dǎo)體存儲器的制造中，具有使用等離子體在層疊膜 上形成深孔和深槽的蝕刻工序（例如，參照專利文獻1)。在該蝕刻工序中，例如必須貫通層 疊16層和32層的多層膜的所有的膜，形成用于連通至基底膜的孔和槽。
[0003] 現(xiàn)有技術(shù)文獻
[0004] 專利文獻
[0005] 專利文獻1 :日本特開2009-266944號公報


【發(fā)明內(nèi)容】

[0006] 發(fā)明想要解決的技術(shù)問題
[0007] 但是，在上述蝕刻工序中，作為掩模發(fā)揮作用的光致抗蝕劑層也同樣被蝕刻。于 是，層疊膜的層數(shù)越多，所要蝕刻的孔越深，在蝕刻工序的中途，孔和槽貫通至基底膜之前 光致抗蝕劑層消失的可能性越大。于是，必須提高作為光致抗蝕劑層的蝕刻比率與層疊膜 的蝕刻比率之比的選擇比（以下稱作光致抗蝕劑層選擇比），確保在深孔貫通底膜之前光 致抗蝕劑層不會消失。
[0008] 另外，所要蝕刻的孔越深離子越難以進入孔的底部，在孔的底部CD值（臨界尺寸 的值）比規(guī)定值小。于是，期待一種在孔的底部也保持良好的CD值（底部CD值）的蝕刻 方法。
[0009] 因此，根據(jù)一個方面，其目的在于，提供一種能夠提高光致抗蝕劑層選擇比并保持 良好的CD值的半導(dǎo)體制造裝置的制造方法和半導(dǎo)體制造裝置。
[0010] 用于解決技術(shù)課題的技術(shù)方案
[0011] 根據(jù)本發(fā)明的一個方面，提供一種半導(dǎo)體制造裝置的制造方法，其用于利用等離 子體對在基板上交替地層疊相對介電常數(shù)不同的第1膜和第2膜而成的多層膜進行蝕刻， 在上述多層膜上形成規(guī)定形狀的孔或者槽，上述半導(dǎo)體制造裝置的制造方法的特征在于：
[0012] 對與上部電極相對配置的下部電極，施加27MHz以上60MHz以下的等離子體生成 用的高頻電力和380kHz以上1MHz以下的偏置用的高頻電力，
[0013] 上述半導(dǎo)體制造裝置的制造方法包括：
[0014] 第1工序，其利用從包含含溴氣體、含氯氣體、含碘氣體的至少任一種氣體和第1 流量的CF類氣體的氣體所生成的等離子體，實施將上述多層膜蝕刻至第1深度的蝕刻；
[0015] 第2工序，其在上述第1工序之后，利用從包含含溴氣體、含氯氣體、含碘氣體的至 少任一種氣體和與第1流量不同的第2流量的CF類氣體的氣體所生成的等離子體，實施將 上述多層膜蝕刻至與上述第1深度不同的第2深度的蝕刻；和
[0016] 第3工序，其在上述第2工序之后，實施過蝕刻直至上述孔或槽到達上述多層膜的 基底層。
[0017] 根據(jù)本發(fā)明的另一方面，提供一種半導(dǎo)體制造裝置，其特征在于：
[0018] 用于利用所生成的等離子體對在基板上交替地層疊相對介電常數(shù)不同的第1膜 和第2膜而成的多層膜進行蝕刻，在上述多層膜上形成規(guī)定形狀的孔或槽，
[0019] 上述半導(dǎo)體制造裝置包括：
[0020] 與上部電極相對配置的下部電極；
[0021] 第1高頻電源，其對上述下部電極施加27MHz以上60MHz以下的等離子體生成用 的1?頻電力；
[0022] 第2高頻電源，其對上述下部電極施加380kHz以上1MHz以下的偏置用的高頻電 力；和
[0023] 控制裝置，其利用從包含含溴氣體、含氯氣體、含碘氣體的至少任一種氣體和第1 流量的CF類氣體的氣體所生成的等離子體，實施將上述多層膜蝕刻至第1深度的蝕刻，
[0024] 在上述第1工序之后，利用從包含含溴氣體、含氯氣體、含碘氣體的至少一種氣體 和與第1流量不同的第2流量的CF類氣體的氣體所生成的等離子體，實施將上述多層膜蝕 刻至與上述第1深度不同的第2深度的蝕刻，
[0025] 在上述第2工序后，實施過蝕刻直至上述孔或槽到達上述多層膜的基底層。
[0026] 發(fā)明效果
[0027] 根據(jù)一個方式，提供一種能夠提高光致抗蝕劑層選擇比并保持良好的底部CD值 的尺寸的半導(dǎo)體制造裝置的制造方法和半導(dǎo)體制造裝置。

【專利附圖】

【附圖說明】
[0028] 圖1是表示第1和第2實施方式所涉及的三維層疊半導(dǎo)體存儲器的構(gòu)造的概念 圖。
[0029] 圖2A是圖1的1-1截面圖。
[0030] 圖2B是圖1的2-2截面圖。
[0031] 圖3是表示第1和第2實施方式所涉及的半導(dǎo)體制造裝置的縱截面的整體結(jié)構(gòu) 圖。
[0032] 圖4是表示第1和第2實施方式所涉及的層疊膜的構(gòu)造和蝕刻工序的圖。
[0033] 圖5是表示第1和第2實施方式所涉及的蝕刻工序的流程圖。
[0034] 圖6A是表示第1實施方式所涉及的蝕刻工序的結(jié)果的圖。
[0035] 圖6B是表示第1實施方式所涉及的蝕刻工序的結(jié)果的圖。
[0036] 圖7是用于說明第1實施方式所涉及的蝕刻工序的結(jié)果的圖。
[0037] 圖8A是表示第2實施方式所涉及的蝕刻工序的結(jié)果的圖。
[0038] 圖8B是表示第2實施方式所涉及的蝕刻工序的結(jié)果的圖。
[0039] 圖9是用于說明第2實施方式所涉及的蝕刻工序的結(jié)果的圖。
[0040] 圖10是用于說明一個實施方式的變形例所涉及的蝕刻工序的結(jié)果的圖。

【具體實施方式】
[0041] 下面，參照附圖，對本發(fā)明的實施方式進行說明。此外，在本說明書和附圖中，對于 實質(zhì)上具有相同功能結(jié)構(gòu)的構(gòu)成部分，標注相同的附圖標記，省略重復(fù)的說明。
[0042][三維層疊半導(dǎo)體存儲器的構(gòu)造]
[0043] 首先，參照圖1和圖2,對使用本發(fā)明的一個實施方式所涉及的半導(dǎo)體制造裝置的 制造方法所制造的三維層疊半導(dǎo)體存儲器的一個例子進行說明。圖1是表示3D NAND閃存 構(gòu)造的概念立體圖。圖2A是圖1的3D NAND閃存的1-1截面圖。圖2B是圖1的3D NAND 閃存的2-2截面圖。3D NAND閃存是三維層疊半導(dǎo)體存儲器的一個例子。
[0044] 圖1所示的NAND閃存100例如由多個塊構(gòu)成，各個塊為進行刪除操作的一個單 位。圖1中舉例表示兩個塊BK1、BK2。源極擴散層102形成于半導(dǎo)體基板內(nèi)，例如在所有 的塊中共用設(shè)置一個。源極擴散層102經(jīng)由接觸插塞PS與源極線SL連接。在源極擴散層 102上，例如形成有交替層疊相對介電常數(shù)各異的第1膜和第2膜而成的多層膜。在圖1 中，為了便于圖示，多層膜是6層構(gòu)造，但也可以是16層或32層，也可以是其以上。
[0045] 在圖1中，除最上層以外的其余5層膜在各個塊BK1、BK2內(nèi)分別形成為板狀，且其 X方向的端部為了與各個膜取得接觸而形成為階梯形狀。由此，多層膜大致形成為金字塔 狀。最下層是源極線側(cè)選擇柵極線SGS，除最下層和最上層以外的其余4層膜是4條字線 WL〇
[0046] 最上層由在X方向上延伸的線狀的多根導(dǎo)電線構(gòu)成。在一個塊BK1內(nèi)，例如配置 6根導(dǎo)電線。最上層的例如6根導(dǎo)電線是6條位線側(cè)選擇柵極線SGD。
[0047] 而且，用于構(gòu)成NAND電池單元的多個活性層AC以穿過多個膜到達源極擴散層102 的方式，在Z方向（與半導(dǎo)體基板的表面垂直的方向）上形成為柱狀。
[0048] 多個活性層AC的上端與在Y方向上延伸的多根位線BL連接。另外，源極線側(cè)選 擇柵極線SGS經(jīng)由接觸插塞PSG與在X方向上延伸的引線SGSi連接，字線WL分別通過接 觸插塞PW1?PW4與在X方向上延伸的引線W1?W4連接。
[0049] 另外，位線側(cè)選擇柵極線S⑶分別通過接觸插塞PSD，與在X方向上延伸的引線 SOTi連接。多根位線BL和引線SGSi、引線W1?W4例如由金屬構(gòu)成。
[0050] 圖2A是沿著圖1的1-1線切斷的截面圖。源極線側(cè)選擇柵極線SGS和字線WL1? WL4經(jīng)由接觸插塞PSG、接觸插塞PW1?PW4,從在X方向上延伸的引線SGSi、引線W1?W4 與構(gòu)成未圖示的驅(qū)動器的晶體管Tr連接。
[0051] 圖2B是沿著圖1的2-2線切斷的截面圖。用于構(gòu)成NAND電池單元的多個活性層 AC以穿過多個膜S⑶、WL4、WL3、WL2、WL1、SGS并到達源極擴散層102的方式，沿著Z方向 (與半導(dǎo)體基板的表面垂直的方向）形成為柱狀。在以下的蝕刻工序中，形成用于形成多個 活性層AC的深孔。
[0052] [等離子體處理裝置的整體結(jié)構(gòu)]
[0053] 下面，參照圖3,對本發(fā)明的一個實施方式所涉及的等離子體處理裝置的整體結(jié)構(gòu) 進行說明。等離子體處理裝置10構(gòu)成下部雙頻的平行平板型（電容耦合型）等離子體蝕刻 裝置，具有例如由表面被陽極處理（陽極氧化處理）過的鋁構(gòu)成的圓筒形的真空腔室（處 理容器）11。腔室11接地。
[0054] 在腔室11內(nèi)設(shè)置有載置作為被處理體的半導(dǎo)體晶片W(以下稱作晶片W)的載置 臺12。載置臺12例如由鋁構(gòu)成，隔著絕緣性的筒狀保持部14被從腔室11的底部向垂直上 方延伸的筒狀支承部16支承。在載置臺12的上表面且靜電卡盤40的周邊部，為了提高蝕 刻的面內(nèi)均勻性，例如配置有由硅構(gòu)成的聚焦環(huán)18。
[0055] 在腔室11的側(cè)壁與筒狀支承部16之間形成有排氣路徑20。在排氣路徑20安裝 有環(huán)狀的緩沖板22。在排氣路徑20的底部設(shè)置有排氣口 24,通過排氣管26與排氣裝置28 連接。排氣裝置28具有未圖示的真空泵，將腔室11內(nèi)的處理空間減壓至規(guī)定的真空度。在 腔室11的側(cè)壁安裝有開閉晶片W的搬入搬出口的輸送用的閘閥30。
[0056] 載置臺12分別經(jīng)由匹配器33和匹配器34與等離子體中的離子吸引用（偏置用） 的第1高頻電源31和等離子體生成用的第2高頻電源32電連接。
[0057] 第1高頻電源32對載置臺12施加適合在腔室11內(nèi)生成等離子體的頻率例如 27MHz?60MHz的第1高頻電力。第2高頻電源31對載置臺12施加適合將等離子體中的 離子吸引到載置臺12上的晶片W的較低的頻率例如380KHz?1MHz的第2高頻電力。這 樣，載置臺12也作為下部電極發(fā)揮作用。在腔室11的頂部設(shè)置有作為接地電位的上部電 極的后述的噴頭38。由此，來自第1高頻電源32的高頻電力施加于載置臺12與噴頭38之 間。
[0058] 在載置臺12的上表面設(shè)置有利用靜電吸附力保持晶片W的靜電卡盤40。靜電卡 盤40用于將由導(dǎo)電膜構(gòu)成的電極40a夾在一對膜之間。電極40a經(jīng)由開關(guān)43與直流電壓 源42電連接。靜電卡盤40利用于自直流電壓源42的電壓，利用庫侖力將晶片W吸附保持 在靜電卡盤上。
[0059] 傳熱氣體供給源52通過氣體供給線路54向靜電卡盤40的上表面與晶片W的背 面之間供給氦氣等傳熱氣體。
[0060] 頂部的噴頭38包括：具有多個透氣孔56a的電極板56 ;和以電極板56能夠裝卸 的方式支承該電極板56的電極支承體58。氣體供給源62通過氣體供給配管64將氣體從 氣體導(dǎo)入口 60a供給到噴頭38內(nèi)，從多個透氣孔56a導(dǎo)入腔室11內(nèi)。
[0061] 在腔室11的周圍配置有呈環(huán)狀或同心圓狀延伸的磁鐵66,其功能在于利用磁力 將等離子體密閉在腔室11內(nèi)的等離子體生成空間。
[0062] 在載置臺12的內(nèi)部設(shè)置有制冷劑管70。在該制冷劑管70中，從制冷單元71經(jīng) 由配管72、73循環(huán)供給規(guī)定溫度的制冷劑。另外，在靜電卡盤40的下側(cè)設(shè)置有加熱器75。 從交流電源44對加熱器75施加所期望的交流電壓。根據(jù)該結(jié)構(gòu)，通過由制冷單元71進行 的冷卻和由加熱器75進行的加熱，能夠?qū)⒕琖調(diào)整至所期望的溫度。另外，這些溫度控 制根據(jù)來自控制裝置80的指令來進行。
[0063] 控制裝置80控制安裝于等離子體處理裝置10中的各個部分，例如排氣裝置28、交 流電源44、直流電壓源42、靜電卡盤用的開關(guān)43、第1高頻電源32、第2高頻電源31、匹配 器33、34、傳熱氣體供給源52、氣體供給源62和制冷單元71。此外，控制裝置80也與未圖 示的主機連接。
[0064] 控制裝置80具有未圖示的CPU (Central Processing Unit,中央處理器）、 ROM (Read Only Memory，只讀存儲器）、RAM (Random Access Memory，隨機存儲器），CPU 根 據(jù)保存于未圖示的存儲部中的各種方案來實施等離子體處理。保存有方案的存儲部例如 能夠使用半導(dǎo)體存儲器、磁盤、或者光盤等作為RAM、ROM來實現(xiàn)。方案被保存于存儲介質(zhì) 中提供，經(jīng)由未圖示的驅(qū)動器被讀入存儲部中，或者也可以從未圖示的網(wǎng)絡(luò)下載并保存于 存儲部。另外，為了實現(xiàn)上述各個部分的功能，也可以替代CPU使用DSP(Digital Signal Processor,數(shù)字信號處理器）。此外，控制裝置80的功能既可以通過使用軟件進行操作來 實現(xiàn)，也可以通過使用硬件進行操作來實現(xiàn)，還可以同時使用軟件的硬件這兩者來實現(xiàn)。
[0065] 在該結(jié)構(gòu)的等離子體處理裝置10中，當進行蝕刻時，首先，打開閘閥30,將保持在 輸送臂上的晶片W搬入腔室11內(nèi)。晶片W被未圖示的推出銷保持，通過推出銷下降而載置 在靜電卡盤40上。在搬入晶片W后，將閘閥30關(guān)閉，從氣體供給源62以規(guī)定的流量和流量 比將蝕刻氣體導(dǎo)入腔室11內(nèi)，利用排氣裝置28將腔室11內(nèi)的壓力減壓至設(shè)定值。另外， 從第2高頻電源31對載置臺12供給偏置用的規(guī)定功率的高頻電力，從第1高頻電源32對 載置臺12供給等離子體生成用的規(guī)定功率的高頻電力。另外，從直流電壓源42將電壓施 加于靜電卡盤40的電極40a，將晶片W固定在靜電卡盤40上，從傳熱氣體供給源52對靜電 卡盤40的上表面與晶片W的背面之間供給作為傳熱氣體的氦氣。從噴頭38呈噴淋狀地導(dǎo) 入的蝕刻氣體被來自第1高頻電源32的高頻電力等離子體化，由此，在上部電極（噴頭38) 與下部電極（載置臺12)之間的等離子體生成空間生成等離子體，晶片W的主面被等離子 體蝕刻。另外，能夠利用來自第2高頻電源31的高頻電力朝向晶片W吸引等離子體中的離 子。
[0066] 在等離子體蝕刻結(jié)束后，晶片W被推出銷舉起并保持，打開閘閥30輸送臂被搬入 腔室11內(nèi)后，推出銷下降晶片W被保持在輸送臂上。接著，該輸送臂移動到腔室11外，利 用輸送臂將下一個晶片W搬入腔室11內(nèi)。重復(fù)該處理，連續(xù)地處理晶片W。
[0067] [層疊膜的蝕刻工序]
[0068] 下面，參照圖4,對本實施方式所涉及的層疊膜（多層膜）的蝕刻工序進行說明。 圖4表示在本實施方式中進行蝕刻的層疊膜的構(gòu)造和蝕刻工序。
[0069] 〈蝕刻處理前的初始狀態(tài)（a-Ι) >
[0070] 首先，對蝕刻處理前的層疊膜的初始狀態(tài)進行說明。在本實施方式中，在基板S上 形成有第1膜110和第2膜120交替地層疊而成的36層的多層膜ml。此外，多層膜ml也 可以由第1膜110和第2膜120交替層疊20層以上。
[0071] 第1膜110和第2膜120是相對介電常數(shù)不同的膜。作為相對介電常數(shù)不同的多 層膜ml，在本實施方式中，在第1膜110上形成氧化硅膜（Si0 2)，在第2膜120上形成多晶 硅膜（摻雜雜質(zhì)）。
[0072] 但是，第1膜110和第2膜120的組合并不限于上述氧化硅膜（Si02)/多晶硅膜 (摻雜雜質(zhì)）。在此情況下，也可以在第1膜110上形成多晶硅膜（無摻雜），在第2膜120 上形成多晶硅膜（摻雜雜質(zhì)）。根據(jù)摻雜雜質(zhì)的有無，能夠使第1膜110和第2膜120的相 對介電常數(shù)不同。摻雜雜質(zhì)，例如也可以摻雜硼等。
[0073] 作為第1膜110和第2膜120的其它組合，既可以在第1膜110上形成氧化硅膜 (Si0 2)，在第2膜120上形成氮化硅膜（SiN)，也可以在第1膜110上形成氧化硅膜（Si02)， 在第2膜120上形成多晶硅膜（無摻雜）。
[0074] 在多層膜ml的正上方設(shè)置作為掩模發(fā)揮作用的光致抗蝕劑層PR。在光致抗蝕劑 層PR上形成所期望的圖案。作為光致抗蝕劑層PR的材料，作為一例列舉有機膜、非晶碳膜。 也可以是i線（波長365nm)的光致抗蝕劑層PR。
[0075] 作為實施本實施方式所涉及的蝕刻工序的一個例子，列舉為了形成圖1所示的多 個活性層AC，形成貫通層疊膜的孔的制造工序。下面參照圖4對該蝕刻工序進行說明。
[0076] 〈主蝕刻工序（a-2)?過蝕刻工序（a-5) >
[0077] 在本實施方式中，在實施四個主蝕刻工序ME1?ME4后，實施過蝕刻工序0E。主蝕 刻工序是主要沿著垂直方向鉆孔的工序，過蝕刻工序0E是擴大孔底部的底部CD值的工序。 圖4中依次表示，主蝕刻工序ME1 (a-2)、主蝕刻工序ME2 (a-3)、主蝕刻工序ME3 (a-4)、過蝕 刻工序0E (a-5)。在圖4中，省略了主蝕刻工序ME4 (a-*)，但也可以是層疊膜的孔的深度越 深，該主蝕刻工序的次數(shù)增加越多。
[0078] 在本實施方式中，在方案中以如下方式存儲有各工序中的處理條件。
[0079] 〈主蝕刻工序 ME 1 (a-2) >
[0080] 壓力 50mTor;r (6.6661Pa)
[0081] 第 1 高頻電力 / 第 2 高頻電力 2〇00/45〇OW(283· I/636· OT/cm2)
[0082] 氣體種類和氣體流量 HBr/C4F8/Ar = 496/30/100sccm
[0083] 〈主蝕刻工序 ME2 (a-3) >
[0084] 壓力 50mTorr
[0085] 第1高頻電力/第2高頻電力 2000/4500W
[0086] 氣體種類和氣體流量 HBr/C4F8/Ar = 496/29/100sccm
[0087] 〈主蝕刻工序 ME3 (a-4) >
[0088] 壓力 50mTorr
[0089] 第1高頻電力/第2高頻電力 2000/4500W
[0090] 氣體種類和氣體流量 HBr/C4F8/Ar = 496/28/100sccm
[0091] 〈主蝕刻工序 ME4 (a-*) >
[0092] 壓力 50mTorr
[0093] 第1高頻電力/第2高頻電力 2000/4500W
[0094] 氣體種類和氣體流量 HBr/C4F8/Ar = 496/27/100sccm
[0095] 〈過蝕刻工序0E (a-5) >
[0096] 壓力 50mTorr
[0097] 第 1 高頻電力 / 第 2 高頻電力 1500/1000W (212. 3/141. 5W/cm2)
[0098] 氣體種類和氣體流量 HBr/Ar/NF3/CH4 = 450/450/25/60
[0099] seem
[0100] C4F8氣體是用于對作為第1膜110的氧化硅膜（Si02)進行蝕刻所需要的蝕刻氣 體。HBr氣體是用于對作為第2膜120的多晶硅膜（摻雜雜質(zhì)）進行蝕刻所需要的蝕刻氣 體。此外，Ar氣體也可以不包含于所供給的混合氣體中。
[0101] 在主蝕刻ME中，以主蝕刻工序ME1 - ME2 - ME3 - ME4的順序階梯地蝕刻層疊膜。 主蝕刻ME的蝕刻氣體所包含的C4F8氣體包含碳。當碳較多時，碳堆積在形成于層疊膜的孔 的壁面上，成為隨著蝕刻工序的階段推進、引起難以蝕刻狀態(tài)的原因。其結(jié)果是，孔變細，特 別是在孔的底部孔變窄，底部CD值比規(guī)定值小。因此，在上述方案中，隨著主蝕刻工序的階 段推進減少C 4F8氣體的流量，減少碳的堆積量，從而確保底部CD值的直徑。
[0102] 用于對作為第2膜120的多晶硅膜（摻雜雜質(zhì)）進行蝕刻的蝕刻氣體并不限于溴 化氫HBr氣體等的含溴氣體，只要是由含氯氣體、含碘氣體的至少一種構(gòu)成的氣體即可。另 夕卜，用于對作為第1膜110的氧化硅膜（Si0 2)進行蝕刻的蝕刻氣體并不限于C4F8氣體，也 可以是CF類氣體。
[0103] 在主蝕刻工序ME和過蝕刻工序0E中所供給的電力不同。在過蝕刻工序0E中， 是將孔的底部的底部CD值擴大的工序，為了實施等方向蝕刻，將作為偏置用高頻電力的第 2高頻電力從4500W降至1000W。另外，為了保護基底膜也將第2高頻電力降至1000W。另 夕卜，在過蝕刻工序0E中，是將底部CD值擴大的工序，作為在橫向上容易蝕刻的蝕刻氣體，供 給NF 3氣體和CH4氣體。
[0104] 此外，主蝕刻工序ME1相當于，利用包含由含溴氣體、含氯氣體、含碘氣體的至少 一種構(gòu)成的氣體和第1流量的CF類氣體的氣體，將所述多層膜蝕刻至第1深度的第1工序。
[0105] 另外，主蝕刻工序ME2相當于，利用包含由含溴氣體、含氯氣體、含碘氣體的至少 一種構(gòu)成的氣體和與所述第1流量不同的第2流量的CF類氣體的氣體，將多層膜蝕刻至與 所述第1深度不同的第2深度的第2工序。在第2工序中供給的CF類氣體的第2流量比 在所述第1工序中供給的CF類氣體的第1流量少。
[0106] 另外，過蝕刻工序0E相當于，在所述第1和第2工序后，實施過蝕刻直至所述孔或 槽到達所述多層膜的基底層的第3工序。
[0107] 另外，主蝕刻工序ME3、ME4相當于，在所述第1和第2工序之后且所述第3工序之 前，利用包含由含溴氣體、含氯氣體、含碘氣體的至少一種構(gòu)成的氣體和第3流量的CF類氣 體的氣體，將多層膜蝕刻至第3深度的第4工序。在第4工序中供給的CF類氣體的第3流 量比在所述第2工序中供給的CF類氣體的第2流量更少。
[0108] [半導(dǎo)體制造裝置的制造方法]
[0109] 下面，參照圖5,對本實施方式所涉及的半導(dǎo)體制造裝置的制造方法進行說明。圖 5是表示在本實施方式中所進行的蝕刻處理的流程圖。
[0110] 本實施方式所涉及的蝕刻工序是根據(jù)存儲在未圖示的存儲部中的上述方案由控 制裝置80實施。當本實施方式的蝕刻工序開始時，首先在步驟S400中，讀取存儲在存儲部 中的上述方案（步驟S400)。
[0111] 接著，在主蝕刻工序的編號η中代入" 1"（步驟S402)。接著，根據(jù)在步驟S400中 所讀取的方案，實施主蝕刻工序MEn (步驟S404)。此處，實施主蝕刻工序ΜΕ1。其結(jié)果是， 如圖4的主蝕刻工序MEl(a-2)所示，在層疊膜上形成多個孔。
[0112] 接著，將主蝕刻工序的編號η加"1"（步驟S406)。在此時刻，主蝕刻工序的編號 η變?yōu)?2"。接著，判定主蝕刻工序的編號η是否超過主蝕刻的實施次數(shù)（步驟S408)。在 本實施方式中，主蝕刻的實施次數(shù)是"4"。于是，判定主蝕刻工序的編號η不超過主蝕刻的 實施次數(shù)，根據(jù)方案，通過前一次的蝕刻工序ΜΕ1減少CF類氣體的流量，實施主蝕刻工序 MEn (步驟S410)。在此，實施主蝕刻工序ΜΕ2。其結(jié)果是，如圖4的主蝕刻工序ΜΕ2 (a-3)所 示，形成于層疊膜上的多個孔變得更深。
[0113] 接著，返回步驟S406,將主蝕刻工序的編號η加"1"（步驟S406)。在此時刻，主蝕 刻工序的編號η變?yōu)?3"。接著，判定主蝕刻工序的編號η是否超過主蝕刻的實施次數(shù)（步 驟S408)。此處，判定主蝕刻工序的編號η( = 3)不超過主蝕刻的實施次數(shù)4,根據(jù)方案，通 過前一次的蝕刻工序ΜΕ2減少CF類氣體的流量，實施主蝕刻工序MEn (步驟S410)。在此， 實施主蝕刻工序ME3。其結(jié)果是，如圖4的主蝕刻工序ME3(a-4)所示，形成于層疊膜上的多 個孔變得更深。
[0114] 并且，通過實施步驟S406?步驟S410的處理，實施主蝕刻工序ME4。然后，返回 步驟S406,將η加" 1"。此時，判定主蝕刻工序的編號η ( = 5)超過主蝕刻工序的實施次數(shù) 4 (步驟 S408)。
[0115] 由此，進入步驟S412,對偏置用的第2高頻電力的連續(xù)波形進行脈沖調(diào)制并開始 呈脈沖狀施加（步驟S412)，根據(jù)所讀取的方案，實施過蝕刻工序0Ε (步驟S414)。其結(jié)果 是，如圖4的過蝕刻工序0E(a-5)所示，形成于層疊膜（多層膜ml)上的多個孔貫通至基底 膜ul。
[0116] [實驗結(jié)果]
[0117] (脈沖調(diào)制）
[0118] 在本實施方式中，在過蝕刻工序0E中對偏置用的第2高頻電力的連續(xù)波形進行了 脈沖調(diào)制。即，在本實施方式中，在過蝕刻工序時，呈脈沖狀施加從第2高頻電源31輸出的 高頻電力。將該實驗結(jié)果與連續(xù)波形的情況比較，如圖6所示。圖6A是高頻電力的施加 方法為連續(xù)波形、脈沖狀的情況下通過上述蝕刻工序形成的多個深孔的掃描式電子顯微鏡 SEM(Scanning Electron Microscope)圖片。作為膜構(gòu)造，從圖6A的上部開始形成有光致 抗蝕劑層PR、由作為第1膜的Si02、作為第2膜的多晶硅膜（摻雜雜質(zhì)）交替層疊而成的 多層膜ml(層疊膜）、基底膜ul。層疊膜的各層厚度是30nm左右，層疊36層。但是，層疊 膜的各層的厚度和層數(shù)并不限于此。作為基底膜ul例如能夠列舉High-k材料。將光致抗 蝕劑層PR作為掩模，在多層膜ml上形成多個孔。
[0119] 圖6A和圖6B所示的連續(xù)波形表示偏置用的高頻電力的放電方法為連續(xù)波形。圖 6A和圖6B所示的占空比為" 70 % "、占空比為"60 % "、占空比為" 50 % "的"脈沖放電"表 示，偏置用的高頻電力的施加方法為脈沖狀的施加方法。在占空比為"70%"的情況下，施 加高頻電力的期間是70%，不施加期間變成30%。另外，高頻電力的脈沖調(diào)制為2kHz。
[0120] (光致抗蝕劑層PR的殘膜）
[0121] 圖7中用圖表表不圖6A和圖6B的蝕刻結(jié)果。參照圖7可知，對于條形圖所不的光 致抗蝕劑層PR的殘膜，在高頻電力的脈沖狀的施加的情況下，與連續(xù)波形的情況相比較， 光致抗蝕劑層PR殘留得更多。因?qū)盈B膜的深度相同，所以，作為光致抗蝕劑層PR的蝕刻比 率與層疊膜的蝕刻比率之比的光致抗蝕劑層選擇比提高。即，表示光致抗蝕劑層PR的殘膜 量越多，光致抗蝕劑層選擇比越高。另外，可知能夠按照占空比控制光致抗蝕劑層PR的殘 膜。具體而言，如果降低占空比，則光致抗蝕劑層PR的殘膜提高。占空比越降低，施加高頻 電力的時間變得越短，在不施加高頻電力的期間，光致抗蝕劑層PR不被離子損傷，因此，蝕 刻受到抑制。因此，占空比越降低，光致抗蝕劑層PR的殘留量越多。在圖7中，脈沖放電的 光致抗蝕劑層PR的殘膜與連續(xù)波形的光致抗蝕劑層PR的殘膜相比，在占空比為70%的情 況下大約為1. 5倍，在占空比為60%的情況下大約為3倍，在占空比為50%的情況下大約 為4倍。
[0122] (底部 CD 值）
[0123] 如上所述，當高頻電力采用連續(xù)波形，繼續(xù)打入正離子時，在孔的底部被充電正電 荷。在此狀態(tài)下，當繼續(xù)在孔中打入正離子時，充電于孔的底部的正電荷與離子相互排斥， 無法在孔的底部打入離子。即，孔的底部不被蝕刻。
[0124] 因此，在本實施方式中，對沖調(diào)制偏置用的高頻電力進行高速脈并呈脈沖狀施加。 由此，在施加高頻電力的期間，充電于孔的底部的正電荷在不施加高頻電力的期間從孔的 底部放電。由此，通過呈脈沖狀施加高頻電力，能夠減少存積在孔底部的正電荷。由此，正 電荷與離子的排斥得到抑制，因此，容易將正離子打入孔的底部。其結(jié)果是，孔底的蝕刻被 促進，能夠增大底部CD值的直徑。
[0125] 對圖7所示的底部CD值進行參照可知，在比較脈沖放電的情況下，與連續(xù)波形的 情況相比較，底部CD值大，形成于多層膜ml上的孔變成垂直形狀，能夠增大底部CD值的直 徑。
[0126] 如以上所述，呈脈沖狀施加高頻電力，由此能夠確保所需的光致抗蝕劑層選擇比。 除此之外，呈脈沖狀施加偏置用的高頻電力，由此，與連續(xù)波形的情況相比，能夠增大底部 ⑶值的直徑。
[0127] 此外，底部CD值也可以測定多層膜ml的最基底層的底部CD值，也可以測定從最 基底層開始數(shù)層的上層的底部CD值。
[0128] 另外，在本實施方式中，在過蝕刻工序0E時通過脈沖調(diào)制將偏置用的高頻電力從 連續(xù)波形變成脈沖狀，但是并不限于此，也可以在主蝕刻工序ME至過蝕刻工序0E的全工序 中，對偏置用的高頻電力進行脈沖調(diào)制并呈脈沖狀施加。另外，也可以從主蝕刻工序ME的 中途至過蝕刻工序0E通過脈沖調(diào)制將偏置用的高頻電力呈脈沖狀施加。但是，至少在過蝕 刻工序0E時，為了有效地擴大底部CD值，需要進行脈沖調(diào)制并呈脈沖狀施加。
[0129] (脈沖調(diào)制的占空比）
[0130] 在本實施方式中，將偏置用的高頻電力的脈沖調(diào)制的占空比設(shè)定在50 %?70 % 的范圍，將其頻率設(shè)定為2kHz，并施加于下部電極。在此情況下，將偏置用的脈沖狀的高頻 電力設(shè)定為2kHz，與連續(xù)波形的情況相比，特性得到大幅改善。于是，從第2高頻電源31施 加于下部電極的偏置用的脈沖狀的高頻電力優(yōu)選占空比為50 %?70 %的范圍的任一值， 且上述高頻電力為〇· 2kHz?10kHz的脈沖調(diào)制。
[0131] 但是，偏置用的高頻電力也可以是至少將占空比設(shè)定為20%?80%的范圍中的 任一值的〇. 2kHz?10kHz的脈沖調(diào)制。換言之，偏置用的高頻電力的脈沖調(diào)制的占空比需 要為20%以上。其原因在于，在偏置用的高頻電力的脈沖調(diào)制的占空比為0?20%的情況 下，高頻的施加時間縮短為20%以下，因此，蝕刻不被促進，處理能力下降。另外，偏置用的 高頻電力的脈沖調(diào)制的占空比需要為80%以下。其原因在于，在偏置用的高頻電力的脈沖 調(diào)制的占空比為80?100 %的情況下，商頻電力的施加時間延長至80 %以上，因此，在孔的 底部充電有正電荷，與連續(xù)波形的情況同樣，難以蝕刻孔的底部，難以擴大底部CD值。
[0132] (高頻電力的頻率）
[0133] 下面，參照圖8和圖9,對將偏置用的商頻電力的頻率設(shè)定為400kHz的情況進行說 明。在本實施方式的蝕刻工序中，將偏置用的第2高頻電力的頻率設(shè)定為3. 2MHz與400kHz 并進行比較。工序條件如下所示。
[0134] ?共通工序條件
[0135] 壓力 5〇mTor;r (6. 666lPa)
[0136] 第 1 高頻電力頻率 / 功率 60MHz/2000W(283. lW/cm2)
[0137] 氣體種類和氣體流量 HBr/C4F8/Ar = 500/30 ?26/100sccm
[0138] ?各工序條件
[0139] (蝕刻工序1)
[0140] 第 2 高頻電力頻率 / 功率 3. 2MHz/4000W(566. 2W/cm2)
[0141] (蝕刻工序2)
[0142] 第 2 高頻電力頻率 / 功率 3. 2MHz/5300W(707. 8W/cm2)
[0143] (蝕刻工序3)
[0144] 第 2 高頻電力頻率 / 功率 400kHz/4000W(566. 2W/cm2)
[0145] (蝕刻工序4)
[0146] 第 2 高頻電力頻率 / 功率 400kHz/4500W(637. OW/cm2)
[0147] 圖8A和圖8B表示上述蝕刻工序1?蝕刻工序4時的蝕刻結(jié)果。圖8A表示通過上 述蝕刻工序1?蝕刻工序4所形成的多個孔的掃描式電子顯微鏡SEM(Scanning Electron Microscope)圖片。作為膜構(gòu)造，從圖8A的上部開始形成有光致抗蝕劑層PR、由作為第1 膜的Si0 2、作為第2膜的多晶硅膜（摻雜雜質(zhì)）交替層疊而成的多層膜ml (層疊膜）、底膜 ul。將光致抗蝕劑層PR作為掩模，多個深孔貫通多層膜ml。
[0148] 圖9是將圖8的結(jié)果圖表化的圖。參照圖8A、圖8B和圖9,與蝕刻工序2的"第2 高頻電力頻率/功率3. 2MHz/5300W"的情況相比，蝕刻工序4的"第2高頻電力頻率/功 率400kHz/4500W(637. OW/cm2) "的情況下，孔被蝕刻地更深，光致抗蝕劑層選擇比也良好。 這表示，與第2高頻電力的頻率為3. 2MHz、其功率為5300W的條件相比，第2高頻電力的 頻率為400kHz、其功率為4500W的條件下，能夠蝕刻得更深。即，在第2高頻電力的頻率為 3. 2MHz的情況下，即便使高頻電力為5300W高的功率，也不能蝕刻得更深，在第2高頻電力 的頻率為400kHz的情況下，將高頻電力設(shè)定成比5300W低的4500W，與第2高頻電力的頻率 為3. 2MHz的情況相比，也能蝕刻得更深。
[0149] 對于光致抗蝕劑層選擇比也同樣可知，與第2高頻電力的頻率為3. 2MHz、其高頻 電力為5300W的條件相比，在第2高頻的頻率為400kHz、其高頻電力為4500W的條件下，光 致抗蝕劑層選擇比大，光致抗蝕劑層PR的減少較少。
[0150] 如果施加偏置用的高頻電力，則負電壓作用在下部電極上，等離子體中的離子被 吸引向下部電極。由此，等離子體中的離子被打入由光致抗蝕劑層PR所形成的圖形（此處 是多個孔）中，孔被蝕刻并逐漸變深。
[0151] 在偏置用的高頻電力為400kHz的情況下，與偏置用的高頻電力為3. 2MHz的情況 相比，作用于鞘層區(qū)域的電壓較大。由此，在偏置用的高頻電力為400kHz的情況下，與偏置 用的高頻電力為3. 2MHz的情況相比，在鞘層區(qū)域內(nèi)等離子體中的離子被進一步加速。其結(jié) 果是，在偏置用的高頻電力為400kHz的情況下，能夠增大底部⑶值的直徑，因此，能夠更深 地蝕刻孔，并且能夠提高光致抗蝕劑層選擇比。另一方面，在偏置用的高頻電力為3. 2MHz 的情況下，不能增大底部CD值的直徑，因此，不能更深地蝕刻孔，不能提高光致抗蝕劑層選 擇比。
[0152] [變形例]
[0153] 最后對上述實施方式的變形例進行說明。在上述實施方式中，主蝕刻工序ME的氣 體種類是HBr/C 4F8/Ar。另一方面，在本變形例中，主蝕刻工序ME的氣體種類除了上述實施 方式的氣體種類之外，包括硫化羰或六氟化硫。下面，說明本變形例中的工序條件。
[0154] (主蝕刻工序ME 1)
[0155] 壓力 50mTor;r (6.6661Pa)
[0156] 第 1 高頻電力 / 第 2 高頻電力 2〇00/45〇OW(283· I/636·
[0157] /cm2)
[0158] 氣體種類和氣體流量 HBr/C4F8/SF6或COS/Ar =
[0159] 496/40/25/lOOsccm
[0160] (主蝕刻工序ME2)
[0161] 壓力 50mTorr
[0162] 第1高頻電力/第2高頻電力 2000/4500W
[0163] 氣體種類和氣體流量 HBr/C4F8/SF6或COS/Ar =
[0164] 496/36/25/lOOsccm
[0165] (主蝕刻工序ME3)
[0166] 壓力 50mTorr
[0167] 第1高頻電力/第2高頻電力 2000/4500W
[0168] 氣體種類和氣體流量 HBr/C4F8/SF6或COS/Ar =
[0169] 496/32/25/lOOsccm
[0170] (主蝕刻工序ME4)
[0171] 壓力 50mTorr
[0172] 第1高頻電力/第2高頻電力 2000/4500W
[0173] 氣體種類和氣體流量 HBr/C4F8/SF6或COS/Ar =
[0174] 496/28/25/100sccm
[0175] (過蝕刻工序OE)
[0176] 壓力 50mTorr
[0177] 第 1 高頻電力 / 第 2 高頻電力 1500/1000W(212. 3/141. 5W/
[0178] cm2)
[0179] 氣體種類和氣體流量 HBr/Ar/NF3/CH4 = 450/450/25/
[0180] 60sccm
[0181] 在本變形例中，在主蝕刻工序ME1?ME4中添加 SF6或C0S，特別是對作為第2膜 120的多晶硅膜（摻雜雜質(zhì)），硫化物的堆積物變成保護膜，與作為第1膜110的多晶硅膜 (Si0 2)相比僅多晶硅膜被蝕刻，能夠解決形成于層疊膜上的孔形狀產(chǎn)生凹凸這樣的課題。
[0182] 參照圖10對其進行說明。圖10的S10是在主蝕刻工序ME的氣體種類HBr/C4F 8/ Ar中不添加 SF6或COS時的結(jié)果。在此情況下，在多晶硅膜120上產(chǎn)生側(cè)蝕刻，形成于層疊 膜上的孔形狀產(chǎn)生凹凸。
[0183] 另一方面，圖10的S20表示在主蝕刻工序ME1?ME4中在HBr/C4F 8/Ar氣體中添 加有SF6或C0S的本變形例的蝕刻結(jié)果。在此情況下，沒有在圖10的S10中產(chǎn)生的多晶硅 膜的側(cè)蝕刻，孔形狀不產(chǎn)生凹凸。其原因在于，當添加 sf6氣體或者cos氣體時，硫化物的 堆積物體相對于多晶硅膜變成保護膜，不會發(fā)生多晶硅膜的側(cè)蝕刻，能夠改善在被蝕刻的 孔的側(cè)面產(chǎn)生的凹凸。此外，在主蝕刻工序ME的氣體種類HBr/C 4F8/Ar中所添加的氣體并 不限于SF6氣體或者C0S氣體，也可以是S0 2等含硫（S)的氣體。
[0184] 此外，SF6的添加量（氣體流量）優(yōu)選20?lOOsccm。C0S的添加量（氣體流量） 也同樣優(yōu)選20?lOOsccm。另外，在過蝕刻工序0E中對第2高頻電力進行脈沖調(diào)制并呈脈 沖狀施加，由此能夠增大底部CD值。
[0185] [效果]
[0186] 如以上所說明的那樣，在本實施方式中，在滿足下面所有工序條件（1)?（6)的狀 態(tài)下，對多層膜ml進行蝕刻。
[0187] (1)使用具有上部電極和下部電極的平行平板型等離子體處理裝置（CCP等離子 體處理裝置）進行蝕刻。
[0188] (2)從第1高頻電源31對下部電極施加27MHz以上60MHz以下的等離子體生成用 的高頻電力，從第2高頻電源32對該下部電極施加380kHz以上1MHz以下的偏置用的高頻 電力。
[0189] (3)利用等離子體對在基板上交替層疊相對介電常數(shù)不同的第1膜和第2膜而成 的多層膜ml進行蝕刻，在多層膜ml上形成規(guī)定形狀的孔或槽。
[0190] (4)利用包含由含溴氣體、含氯氣體、含碘氣體的至少任一種構(gòu)成的氣體和第1流 量的CF類氣體的氣體，將多層膜ml蝕刻至第1深度。
[0191] (5)在第1工序后，利用包含由含溴氣體、含氯氣體、含碘氣體的至少任一種構(gòu)成 的氣體和與所述第1流量不同的第2流量的CF類氣體的氣體，將多層膜ml蝕刻至與所述 第1深度不同的第2深度。
[0192] (6)在第1和第2工序之后，實施過蝕刻直至所述孔或槽到達多層膜ml的基底層。
[0193] 由此，能夠提高光致抗蝕劑層選擇比，在深孔貫通至基底膜ul之前確保光致抗蝕 劑層PR不會消失。另外，即使進行蝕刻的孔變深，也能擴大孔底部的底部CD值，并且能夠 提供一種能夠增大底部CD值的直徑的蝕刻方法。由此，即使層疊膜的層數(shù)變成20層以上， 也能在層疊膜上形成能夠增大底部CD值的直徑的良好形狀的深孔。
[0194] 以上，參照附圖對本發(fā)明的最佳實施方式進行了詳細的說明，但是本發(fā)明所涉及 的半導(dǎo)體制造裝置的制造方法和半導(dǎo)體制造裝置并不限于此例。只要是具有本發(fā)明所屬的

【技術(shù)領(lǐng)域】中的常識者，在權(quán)利要求書所述的技術(shù)思想的范疇內(nèi)，顯而易見能夠想到各種變 更例或修正例，對于這些，當然也應(yīng)屬于本發(fā)明所涉及的半導(dǎo)體制造裝置的制造方法和半 導(dǎo)體制造裝置的技術(shù)范疇。
[0195] 例如，在上述實施方式中，對在層疊膜上形成孔的實施方式進行了說明，但是，本 發(fā)明所涉及的半導(dǎo)體制造裝置的制造方法在層疊膜上形成線寬和間距（L&S)的情況下也 能適用。
[0196] 另外，例如，本發(fā)明所涉及的半導(dǎo)體制造裝置的制造方法包括：第1工序，其利用 從包含含溴氣體、含氯氣體、含碘氣體的至少任一種氣體和第1流量的CF類氣體的氣體所 生成的等離子體，實施將上述多層膜蝕刻至第1深度的蝕刻；第2工序，其在上述第1工序 之后，利用從包含含溴氣體、含氯氣體、含碘氣體的至少任一種氣體和與第1流量不同的第 2流量的CF類氣體的氣體所生成的等離子體，實施將上述多層膜蝕刻至與上述第1深度不 同的第2深度的蝕刻；和第3工序，其在上述第2工序之后，實施過蝕刻直至上述孔或槽到 達上述多層膜的基底層。
[0197] 從上述第2高頻電源施加于上述下部電極的脈沖狀的高頻電力的占空比也可以 為20%?80%的范圍內(nèi)的任一值，且上述高頻電力為0. 2kHz?10kHz的調(diào)制脈沖。
[0198] 上述脈沖狀的高頻電力的占空比也可以為50%?70%的范圍內(nèi)的任一值。
[0199] 在上述第2工序中供給的CF類氣體的第2流量也可以比在上述第1工序中供給 的CF類氣體的第1流量少。
[0200] 還包括第4工序，其在上述第1工序和第2工序之后且上述第3工序之前，利用包 含由含溴氣體、含氯氣體、含碘氣體的至少任一種構(gòu)成的氣體和第3流量的CF類氣體的氣 體，將上述多層膜蝕刻至第3深度，上述第3流量也可以比上述第2流量更少。
[0201] 上述第3工序也可以利用包含含溴氣體、含氟氣體、含氫和含碳氣體的氣體，實施 上述過蝕刻。
[0202] 在上述第1工序、第2工序和上述第3工序的至少任一個中所使用的氣體也可以 包含不活潑氣體。
[0203] 在上述第1工序和第2工序中所使用的氣體也可以是含硫氣體。
[0204] 在上述第1和第2工序中所使用的氣體也可以是硫化羰或六氟化硫。
[0205] 上述第1膜也可以由氧化硅膜形成，上述第2膜也可以由多晶硅形成。
[0206] 在上述多層膜中，上述第1膜和上述第2膜也可以交替地層疊20層以上。
[0207] 另外，在本發(fā)明中實施等離子體處理的被處理體并不限于半導(dǎo)體晶片，例如，也可 以是平板顯示器（FPD:Flat Panel Display)用的大型基板、EL元件或太陽能電池用的基 板。
[0208] 本國際申請主張基于2012年2月9日申請的日本專利申請2012-025830號的優(yōu) 先權(quán)、基于2012年2月13日申請的美國臨時申請61/597876號的優(yōu)先權(quán)、基于2012年4 月5日申請的日本專利申請2012-086576號的優(yōu)先權(quán)和2012年4月10日申請的美國臨時 申請61/622052號的優(yōu)先權(quán)，在本國際申請中援引其全部內(nèi)容。
[0209] 附圖標記說明
[0210] 10 等離子體處理裝置
[0211] 11 腔室
[0212] 12 載置臺（下部電極）
[0213] 31 第2高頻電源（偏置用）
[0214] 32 第1高頻電源（等離子體生成用）
[0215] 38 噴頭（上部電極）
[0216] 62 氣體供給源
[0217] 80 控制裝置
[0218] 110 第 1膜
[0219] 120 第 2 膜
[0220] PR 光致抗蝕劑層
[0221] ml 多層膜
[0222] ul 基底膜
【權(quán)利要求】
1. 一種半導(dǎo)體制造裝置的制造方法，其用于利用等離子體對在基板上交替地層疊相對 介電常數(shù)不同的第1膜和第2膜而成的多層膜進行蝕刻，在所述多層膜上形成規(guī)定形狀的 孔或者槽，所述半導(dǎo)體制造裝置的制造方法的特征在于： 對與上部電極相對配置的下部電極，施加27MHz以上60MHz以下的等離子體生成用的 高頻電力和380kHz以上1MHz以下的偏置用的高頻電力， 所述半導(dǎo)體制造裝置的制造方法包括： 第1工序，其利用從包含含溴氣體、含氯氣體、含碘氣體的至少任一種氣體和第1流量 的CF類氣體的氣體所生成的等離子體，實施將所述多層膜蝕刻至第1深度的蝕刻； 第2工序，其在所述第1工序之后，利用從包含含溴氣體、含氯氣體、含碘氣體的至少任 一種氣體和與第1流量不同的第2流量的CF類氣體的氣體所生成的等離子體，實施將所述 多層膜蝕刻至與所述第1深度不同的第2深度的蝕刻；和 第3工序，其在所述第2工序之后，實施過蝕刻直至所述孔或槽到達所述多層膜的基底 層。
2. 如權(quán)利要求1所述的半導(dǎo)體制造裝置的制造方法，其特征在于： 至少在所述第3工序中對所述下部電極施加所述脈沖狀的高頻電力。
3. 如權(quán)利要求2所述的半導(dǎo)體制造裝置的制造方法，其特征在于： 從所述第2高頻電源施加于所述下部電極的脈沖狀的高頻電力的占空比為20%? 80%的范圍內(nèi)的任一值，且所述高頻電力為0. 2kHz?10kHz的調(diào)制脈沖。
4. 如權(quán)利要求3所述的半導(dǎo)體制造裝置的制造方法，其特征在于： 所述脈沖狀的高頻電力的占空比為50%?70%的范圍內(nèi)的任一值。
5. 如權(quán)利要求1所述的半導(dǎo)體制造裝置的制造方法，其特征在于： 在所述第2工序中供給的CF類氣體的第2流量比在所述第1工序中供給的CF類氣體 的流量少。
6. 如權(quán)利要求5所述的半導(dǎo)體制造裝置的制造方法，其特征在于： 還包括第4工序，其在所述第1工序和第2工序之后且所述第3工序之前，利用包含含 溴氣體、含氯氣體、含碘氣體的至少任一種氣體和第3流量的CF類氣體的氣體，將所述多層 膜蝕刻至第3深度， 所述第3流量比所述第2流量更少。
7. 如權(quán)利要求1所述的半導(dǎo)體制造裝置的制造方法，其特征在于： 所述第3工序利用包含含溴氣體、含氟氣體、含氫和含碳氣體的氣體，實施所述過蝕 刻。
8. 如權(quán)利要求1所述的半導(dǎo)體制造裝置的制造方法，其特征在于： 在所述第1工序、第2工序和所述第3工序的至少任一個中所使用的氣體包含不活潑 氣體。
9. 如權(quán)利要求1所述的半導(dǎo)體制造裝置的制造方法，其特征在于： 在所述第1工序和第2工序中所使用的氣體是含硫氣體。
10. 如權(quán)利要求9所述的半導(dǎo)體制造裝置的制造方法，其特征在于： 在所述第1和第2工序中所使用的氣體是硫化羰或六氟化硫。
11. 如權(quán)利要求1所述的半導(dǎo)體制造裝置的制造方法，其特征在于： 所述第1膜由氧化硅膜形成，所述第2膜由多晶硅形成。
12. 如權(quán)利要求1所述的半導(dǎo)體制造裝置的制造方法，其特征在于： 在所述多層膜中，所述第1膜和所述第2膜交替地層疊20層以上。
13. -種半導(dǎo)體制造裝置，其特征在于： 用于利用所生成的等離子體對在基板上交替地層疊相對介電常數(shù)不同的第1膜和第2 膜而成的多層膜進行蝕刻，在所述多層膜上形成規(guī)定形狀的孔或槽， 所述半導(dǎo)體制造裝置包括： 與上部電極相對配置的下部電極； 第1高頻電源，其對所述下部電極施加27MHz以上60MHz以下的等離子體生成用的高 頻電力； 第2高頻電源，其對所述下部電極施加380kHz以上1MHz以下的偏置用的高頻電力；和 控制裝置，其利用從包含含溴氣體、含氯氣體、含碘氣體的至少任一種氣體和第1流量 的CF類氣體的氣體所生成的等離子體，實施將所述多層膜蝕刻至第1深度的蝕刻， 在所述第1工序之后，利用從包含含溴氣體、含氯氣體、含碘氣體的至少一種氣體和與 第1流量不同的第2流量的CF類氣體的氣體所生成的等離子體，實施將所述多層膜蝕刻至 與所述第1深度不同的第2深度的蝕刻， 在所述第2工序后，實施過蝕刻直至所述孔或槽到達所述多層膜的基底層。
【文檔編號】H01L21/8247GK104106127SQ201380006696
【公開日】2014年10月15日 申請日期:2013年2月1日 優(yōu)先權(quán)日:2012年2月9日
【發(fā)明者】成重和樹, 佐藤孝紀, 佐藤學(xué) 申請人:東京毅力科創(chuàng)株式會社