一種超高壓半導體裝置及其制造方法
【專利摘要】本發(fā)明公開了一種具有供高壓側操作用的隔離結構的超高壓半導體及其制造方法。該半導體裝置，特別是超高壓金屬氧化物半導體裝置，是由一漏極區(qū)中的一摻雜梯度結構所界定。譬如，一超高n型金屬氧化物半導體裝置是由漏極區(qū)中的n-摻雜梯度結構所界定。n-摻雜梯度結構具有一高壓n阱、一漏極側高壓n型深阱及一配置于漏極區(qū)中的漏極側n型阱的至少之一。一漏極側n+阱另外配置于高壓n阱、漏極側高壓n型深阱及漏極側n型阱的至少之一中。一種具有漏極區(qū)的摻雜梯度結構的超高金屬氧化物n型半導體裝置的制造方法亦一并提供。
【專利說明】一種超高壓半導體裝置及其制造方法
【技術領域】
[0001]本發(fā)明是有關于一種半導體裝置，在重復使用之后，其崩潰電壓具有實質上地大幅改善。且特別是有關于一種具有一種修改的雙重擴散漏極結構的超高壓金屬氧化物半導體裝置。本發(fā)明亦關于這種半導體裝置的制造方法。
【背景技術】
[0002]半導體裝置的制造方式的增進，是持續(xù)強調金屬氧化物半導體(MOS)晶體管的小型化。高壓金屬氧化物半導體(HVMOS)晶體管設計傾向于限制晶體管的尺寸縮小的程度。因此，使用高壓金屬氧化物半導體晶體管的半導體裝置是受限于可形成于一晶片上的集成電路的數目。
[0003]超高壓金屬氧化物半導體(UHV M0S)裝置試圖整合超高壓裝置結構與較低電壓裝置結構。舉例而言，超高壓裝置可能包括一側向擴散的金屬氧化物半導體及一雙重擴散的漏極金屬氧化物半導體。
[0004]側向擴散金屬氧化物半導體(LDMOS)晶體管結構的特征在于:較高接面崩潰電壓，但一般而言需要較大尺寸。側向擴散金屬氧化物半導體晶體管的特征在于:一側向擴散的漂移區(qū)域，其具有一低的摻質濃度但具有一相當大的面積，其部分有助于較大尺寸的裝置。側向擴散金屬氧化物半導體的漂移區(qū)域是用于緩和在漏極及源極之間的高壓，而允許一增加的崩潰電壓。側向擴散金屬氧化物半導體晶體管已經采用較小柵極結構以縮小它們的尺寸并改善它們在高速操作方面的可靠度，但這亦導致一短通道效應以及臨限電壓的減少。
[0005]一種輕微摻雜漏極金屬氧化物半導體(LDD M0S)的結構試圖抑制短通道效應，其通過降低于漏極及源極區(qū)的摻雜的密度而導致一減少的通道電場。這些區(qū)域中的較低密度摻雜減少外加電壓，導致需要橫越過源極及漏極區(qū)被感應生成的電場強度的減少。輕微摻雜漏極金屬氧化物半導體裝置的一項缺點，為比已知的MOS裝置所一般需要的光刻膠步驟數目更為增加。
[0006]一項在已知的超高壓金屬氧化物半導體裝置的共通問題為增進崩潰電壓的可靠度的困難。舉例而言，超高壓金屬氧化物半導體可能操作于O至600V的電壓范圍。整個電路的崩潰電壓不但取決于超高壓金屬氧化物半導體裝置的崩潰電壓，而且亦取決于用于在電路中傳導高壓的互連結構的崩潰電壓的沖擊。
[0007]雙重擴散的漏極金屬氧化物半導體(DDD M0S)裝置是適合被使用作為高壓晶體管(亦即，高壓金屬氧化物半導體晶體管)。然而，已知的雙重擴散的漏極金屬氧化物半導體裝置在經歷嚴苛的可靠度測試時已經無效。舉例而言，高溫逆向偏壓(HTRB)測試為一種通常使用的嚴苛的可靠度測試。因為在柵極電極(其可能相當接近接地端)及漏極(于此施加高壓)之間誘發(fā)的高電場，于漏極區(qū)的高劑量的摻雜質會導致柵極誘發(fā)漏極漏流。需要減少柵極誘發(fā)漏極漏流在裝置的臨限電壓。
[0008]此外，持續(xù)使用已知超高壓金屬氧化物半導體晶體管傾向于顯現出裝置的崩潰電壓隨著時間的推移而退化。在本技藝中有一項需求就是具有較大操作彈性，但不需大幅地增加制造裝置所需要的工藝步驟的數目的高壓金屬氧化物半導體晶體管結構。
【發(fā)明內容】
[0009]本發(fā)明實施例的半導體裝置，其在持續(xù)使用的情況下具有更加持續(xù)的崩潰電壓。
[0010]本發(fā)明的一實施樣態(tài)提供一種超高壓金屬氧化物半導體裝置，其包括一金屬氧化物半導體晶體管，其于一漏極區(qū)中具有一摻雜梯度結構；一高壓互連區(qū)，最接近金屬氧化物半導體晶體管，高壓互連區(qū)具有至少一介電層及至少一金屬層；一自我掩膜區(qū)，最接近金屬氧化物半導體晶體管并與高壓互連區(qū)對準；及一高壓側操作區(qū)，與金屬氧化物半導體晶體管隔開了高壓互連區(qū)與自我掩膜區(qū)。
[0011 ] 于本發(fā)明的一實施例中，超高壓金屬氧化物半導體裝置摻雜梯度結構可能包括一高壓η阱、一高壓η型深阱及一 η型阱的至少之一。于本發(fā)明的某些實施例中，摻雜梯度結構可能另外包括一 η+阱。
[0012]本發(fā)明的某些實施例亦包括一超高壓η型金屬氧化物半導體裝置，更特別是包括一襯底及一漏極區(qū)，襯底具有一外延層，外延層部分配置于襯底中，漏極區(qū)具有一 η-摻雜梯度結構及一第一 η型埋入層，位于漏極區(qū)的一界限。
[0013]于本發(fā)明的某些實施例中，超高壓金屬氧化物半導體裝置的外延層可能是一 P型外延層或一 η型外延層的至少之一。于本發(fā)明的某些實施例中，η-摻雜梯度結構包括一高壓η阱、一高壓η型深阱及一 η型阱的至少之一。于本發(fā)明的某些實施例中，η-摻雜梯度結構另外包括一 η+阱。
[0014]于本發(fā)明的一實施例中，超高壓金屬氧化物半導體裝置可能另外包括一主體區(qū)、一源極區(qū)、一通道區(qū)及一柵極區(qū)。主體區(qū)及源極區(qū)正面對漏極區(qū)，主體區(qū)及源極區(qū)由一第二η型埋入層、一第一高壓P型深阱、一主體ρ+阱及一源極η+阱所界定，其中第二 η型埋入層的一部分配置于襯底中且另一部分于外延層中，第一高壓P型深阱部分配置于第二 η型埋入層中且一余留部分在第二 η型埋入層之上，主體ρ+阱配置于第一高壓ρ型深阱中以界定一主體接觸部，而源極η+阱配置于第一高壓ρ型深阱中以界定一源極接觸部。通道區(qū)將漏極區(qū)與主體區(qū)及源極區(qū)隔開，通道區(qū)具有一第一高壓η阱，其從主體區(qū)及源極區(qū)延伸橫越過通道區(qū)而到達漏極區(qū)。柵極區(qū)最接近主體區(qū)及源極區(qū)及部分對準于通道區(qū)之上，柵極區(qū)具有一導電層。于本發(fā)明的某些實施例中，第二 η型埋入層伏在主體區(qū)及源極區(qū)的主體ρ+阱及源極η+阱下面。
[0015]于本發(fā)明的某些實施例中，超高壓金屬氧化物半導體裝置的通道區(qū)可能另外包括一 P頂端區(qū)，沿著襯底的一掩膜的上表面配置。于本發(fā)明的某些其他實施例中，P頂端區(qū)可能包括多個離散P頂端段。
[0016]于本發(fā)明的一實施例中，超高壓金屬氧化物半導體裝置可能另外包括一自我掩膜區(qū)，與漏極區(qū)的界限對準，漏極區(qū)的界限位于與通道區(qū)對準的漏極區(qū)的一側的反側，自我掩膜區(qū)具有一第二高壓P型深阱；一高壓互連區(qū)，對準在自我掩膜區(qū)之上，具有至少一介電層及至少一金屬層；及一高壓側操作區(qū)，與漏極區(qū)隔開了高壓互連區(qū)及自我掩膜區(qū)，具有:一第三η型埋入層的至少一部分，延伸橫越過高壓側操作區(qū)；一第二高壓η阱，實質上延伸橫越過高壓側操作區(qū)，部分配置于第三η型埋入層中且另一余留部分配置在第三η型埋入層之上；一 η阱，配置成最接近自我掩膜區(qū)；一 ρ阱，于高壓側操作區(qū)的一反側配置成正面對η阱；一第一高壓側操作區(qū)η+阱，配置于η阱中；一高壓側操作區(qū)ρ+阱，配置于ρ阱中 '及一第二高壓側操作區(qū)η+阱，配置于ρ阱中。于本發(fā)明的某些實施例中，超高壓η型金屬氧化物半導體裝置的第二高壓P型深阱可能包括兩個以上的離散高壓P型深阱段。
[0017]于本發(fā)明的一實施例中，至少一介電層可能包括一配置于襯底上的層間介電層及一金屬間介電層，而至少一金屬層可能包括一配置于層間介電層上的第一金屬及一與第一金屬層隔開了金屬間介電層的第二金屬層。于本發(fā)明的某些實施例中，第一金屬層是被圖案化以使只有第二金屬層的一部分位于自我掩膜區(qū)之上。于本發(fā)明的某些其他實施例中，第二金屬是被圖案化以使只有第一金屬層的一部分位于自我掩膜區(qū)之上。更進一步的依據本發(fā)明的本實施例，對準在自我掩膜區(qū)之上的第一金屬層的部分為第一金屬層的一圖案化區(qū)域。
[0018]于本發(fā)明的一實施例中，超高壓金屬氧化物半導體裝置可能另外包括一襯底接觸區(qū)，與主體區(qū)及源極區(qū)對準，源極區(qū)位于主體區(qū)的一側的反側，且源極區(qū)與通道區(qū)對準，襯底接觸區(qū)具有一第三高壓P型深阱，及一配置于第三高壓P型深阱中的襯底接觸部P+阱；及一沿著襯底配置的圖案化的隔離層。
[0019]于本發(fā)明的一實施例中，超高壓金屬氧化物半導體裝置可更另外包括一沿著襯底配置的圖案化的隔離層。于本發(fā)明的某些實施例中，圖案化的隔離層是一場氧化物層。于本發(fā)明的某些其他實施例中，圖案化的隔離層為一個或多個淺溝道隔離結構。于本發(fā)明的又某些其實施例中，圖案化的隔離結構可能包括一場氧化物層及一個或多個淺溝道隔離結構的一組合。
[0020]本發(fā)明的一實施樣態(tài)提供超高壓η型金屬氧化物半導體(UHV NM0S)裝置的制造方法，此方法包括提供一襯底；注入一 η型埋入層于襯底中；驅入η型埋入層的一摻質；沉積一外延層；注入一高壓P型深阱；注入一高壓η阱；注入一 η阱于高壓側操作區(qū)中；注入一 P阱于高壓側操作區(qū)中；驅入η阱的一摻質；注入一 ρ頂層；形成一隔離層；形成一導電層；及注入一 η-摻雜梯度結構于一漏極區(qū)中。
[0021]于本發(fā)明的一實施例中，注入η-摻雜梯度結構于漏極區(qū)中的步驟可能包括以下附加步驟:注入一高壓η阱、一漏極側高壓η型深阱及一漏極側η型阱的至少之一；以及注入一漏極側η+阱于高壓η阱、漏極側高壓η型深阱及漏極側η阱的至少之一中。
[0022]于本發(fā)明的某些實施例中，超高壓η型金屬氧化物半導體裝置的制造方法另外包括注入一源極側η+阱、一第一高壓側操作區(qū)η+阱及一第二高壓側操作區(qū)η+阱；及注入一襯底接觸部P+阱、一主體側P+阱及一高壓側操作區(qū)P+阱。
[0023]本發(fā)明的一額外實施樣態(tài)提供依據本發(fā)明的方法所制造的超高壓金屬氧化物半導體裝置。
[0024]本發(fā)明的這些實施例以及本發(fā)明的其他實施樣態(tài)與實施例將配合附圖在檢閱下述說明的時更顯清楚。然而，本發(fā)明是由隨附的權利要求范圍所特別界定。
【專利附圖】
【附圖說明】
[0025]在總括地說明本發(fā)明后，請參考未必按比例繪制的附圖，其中:
[0026]圖1A為顯示依據本發(fā)明的一實施例的一超高壓金屬氧化物半導體裝置的俯視圖。
[0027]圖1B為顯示圖1A的超高壓金屬氧化物半導體裝置的詳細視圖。
[0028]圖1C為顯示圖1B的超高壓金屬氧化物半導體裝置的更詳細視圖。
[0029]圖2為顯示一已知的超高壓金屬氧化物半導體裝置的俯視圖。
[0030]圖3A為顯示一已知的超高壓η型金屬氧化物半導體的剖面圖。
[0031]圖3Β為顯示依據本發(fā)明的一實施例的一超高壓η型金屬氧化物半導體的剖面圖。
[0032]圖4Α為依據本發(fā)明的一實施例的一超高壓η型金屬氧化物半導體裝置的一存儲單元的俯視圖。
[0033]圖4Β為顯示超高壓η型金屬氧化物半導體裝置沿著圖4Α的BB'線的剖面圖。
[0034]圖5為顯示受到一高溫逆向偏壓可靠度測試的依據本發(fā)明的一實施例的一超高壓η型金屬氧化物半導體裝置的剖面圖。
[0035]圖6Α為依據本發(fā)明的一實施例的一超高壓η型金屬氧化物半導體裝置的一 TCAD仿真結果的圖式。
[0036]圖6Β為依據本發(fā)明的一實施例的一超高壓η型金屬氧化物半導體裝置的漏極區(qū)的摻雜分布圖。
[0037]圖6C為于依據本發(fā)明的各種實施例的一超高壓η型金屬氧化物半導體裝置的漏極區(qū)的各種型式的摻質的摻雜分布圖。
[0038]圖7Α為顯示依據本發(fā)明的一實施例的一超高壓η型金屬氧化物半導體在經歷某些制造步驟之后的剖面圖。
[0039]圖7Β為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體在經歷某些制造步驟之后的剖面圖。
[0040]圖7C為顯示依據本發(fā)明的又另一實施例的一超高壓η型金屬氧化物半導體在經歷某些制造步驟之后的剖面圖。
[0041]圖7D為顯示依據本發(fā)明的再另一實施例的一超高壓η型金屬氧化物半導體在經歷某些制造步驟之后的剖面圖。
[0042]圖8為顯示依據本發(fā)明的一實施例的一超高壓η型金屬氧化物半導體裝置的各種制造步驟的工藝流程圖。
[0043]圖9為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。
[0044]圖10為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。
[0045]圖11為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。
[0046]圖12為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。
[0047]圖13為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。
[0048]圖14為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。
[0049]圖15為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。
[0050]圖16為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。
[0051]圖17為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。
[0052]圖18為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。
[0053]圖19為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。
[0054]圖20為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。
[0055]圖21為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。
[0056]圖22為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。
[0057]圖23為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。
[0058]圖24為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。
[0059]圖25為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。
[0060]圖26為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。
[0061]圖27為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。
[0062]圖28為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。
[0063]圖29為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。
[0064]圖30Α為顯示依據本發(fā)明的一實施例的一種半導體裝置的單一 UHV存儲單元的俯視圖。
[0065]圖30Β為顯示依據本發(fā)明的一實施例的一種半導體裝置之多重UHV存儲單元的俯視圖。及
[0066]圖31為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。
[0067]【符號說明】
[0068]1:超高壓η型金屬氧化物半導體
[0069]2:襯底
[0070]4:p型外延層
[0071]6:n型埋入層
[0072]8:尚壓η型講
[0073]10:高壓ρ型深阱
[0074]12:η 阱
[0075]14:ρ 阱
[0076]16:ρ 頂層
[0077]18:場氧化物層
[0078]20:導電層
[0079]22:源極側η+阱
[0080]24:漏極側η+阱
[0081]25:外摻質
[0082]26:第一高壓側操作區(qū)η+阱
[0083]28:第二高壓側操作區(qū)η+阱
[0084]30:襯底接觸區(qū)P+阱
[0085]32:主體側ρ+阱
[0086]34:高壓側操作區(qū)P+阱
[0087]36:柵極區(qū)
[0088]40:主體及源極區(qū)
[0089]42:漏極區(qū)
[0090]44:高壓側操作區(qū)
[0091]46:層間介電層
[0092]48:第一金屬層
[0093]50:金屬間介電層
[0094]52:第二金屬層
[0095]101:超高壓η型金屬氧化物半導體
[0096]105:襯底
[0097]110:ρ型外延層
[0098]112:η型埋入層
[0099]112a:第一 η型埋入層
[0100]112b:第二 η型埋入層
[0101]112c:第三η型埋入層
[0102]114:高壓η型阱
[0103]114a:第一高壓 η 阱
[0104]114b:第二高壓 η 阱
[0105]116:高壓ρ型深阱
[0106]116a:第一高壓ρ型深阱
[0107]116b:第二高壓ρ型深阱
[0108]116c:第三高壓ρ型深阱
[0109]118:n 阱
[0110]120:p 阱
[0111]122:p 頂層
[0112]124:場氧化物層
[0113]126:導電層
[0114]128:高壓 η 阱
[0115]130:源極側η+阱
[0116]132:η+阱
[0117]133:外摻質
[0118]134:第一高壓側操作區(qū)η+阱
[0119]136:第二高壓側操作區(qū)η+阱
[0120]I38:子接觸ρ+阱
[0121]140:主體側ρ+阱/主體側ρ阱
[0122]142:高壓側操作區(qū)ρ+阱
[0123]144:高壓η阱/柵極區(qū)
[0124]146:主體及源極區(qū)
[0125]148:漏極區(qū)
[0126]150:高壓側操作區(qū)
[0127]151:襯底接觸區(qū)
[0128]152:層間介電層
[0129]154:第一金屬層
[0130]156:金屬間介電層
[0131]158:第二金屬層
[0132]160:區(qū)域
[0133]170:區(qū)域
[0134]180:高壓互連區(qū)
[0135]190:超高壓η型金屬氧化物半導體結構
[0136]201:半導體裝置
[0137]210:襯底
[0138]220:η型埋入層
[0139]225:η型埋入層
[0140]240:高壓ρ型深阱
[0141]250:高壓η型阱
[0142]260:高壓側操作區(qū)
[0143]270:高壓側操作區(qū)
[0144]280:η 阱摻質
[0145]300:隔離區(qū)
[0146]310:導電層
[0147]320:高壓 η 阱
[0148]330:第二高壓側操作區(qū)η+阱
[0149]340:高壓側操作區(qū)ρ+阱
[0150]350:高壓η型深阱
[0151]360:η 型阱
[0152]380:ρ 頂層
[0153]390:離散高壓P型深阱段
[0154]400:離散ρ頂端段
[0155]410:高壓互連ρ型阱
[0156]420:子接觸區(qū)ρ阱
[0157]430:主體及源極ρ阱
[0158]440:注入層
[0159]450:第二金屬間介電層
[0160]460:第三金屬層
[0161]470:第一金屬層
[0162]480:第二金屬層
[0163]500:η型外延層
[0164]510:埋入的氧化物層
[0165]520:絕緣體上硅結構
[0166]540:半導體裝置
[0167]541:超高壓存儲單元
[0168]560:高壓側操作區(qū)
[0169]570:高壓互連區(qū)
[0170]580:自我掩膜區(qū)
【具體實施方式】
[0171]下文中將參考附圖而詳細說明本發(fā)明的某些實施例，附圖中系繪示本發(fā)明的部分實施例，但并非所有的實施例。本發(fā)明的各種實施例可能以許多不同的形式被具體化，且不應被解釋成受限于于此所提出的實施例，反之，提供這些實施例是使此說明書滿足并適用于法律規(guī)定。
[0172]如于說明書及權利要求范圍中所使用的，除非上下文清楚地表示，否則單數形式"一"、"一個"以及"此"包括復數對象。舉例而言，提及的"一種金屬氧化物半導體裝置"包括多個這種金屬氧化物半導體裝置。
[0173]雖然于此采用特定的用語，但它們只被使用在一般及描述的意義上且不是為了限制的目的。所有專門用語(包括如于此所使用的技術及科學專門用語)具有與熟習本項技藝者通常理解到的意思相同的意思，除非專門用語已以其他方式被定義，否則本發(fā)明屬于此。吾人將更進一步理解到例如常用字典中所定義的那些專門用語，應被解釋成具有本發(fā)明所屬的熟習本項技藝者所通常理解的意思。吾人將更進一步理解到，例如常用字典中所定義的那些專門用語應被解釋成具有與它們在相關技藝與目前的說明書的上下文中的意思一致的意思。除非說明書于此明確地如此定義，否則這種常用的專門用語將不會以一種理想化的或過于正式的意義被解釋。
[0174]本發(fā)明提出一種半導體裝置，更特別是一種超高壓金屬氧化物半導體裝置(UHVM0S)，即使當裝置是隨著時間的推移使用，其仍具有改良的響應彈性。本發(fā)明是提出與已知裝置比較沒有任何大幅的增加裝置面積的具有改良的可靠度的裝置設計。
[0175]于某些實施例中，本發(fā)明的超高壓金屬氧化物半導體是由以下所界定:一金屬氧化物半導體晶體管、一最接近金屬氧化物半導體晶體管的高壓互連區(qū)、一與高壓互連區(qū)對準的自我掩膜區(qū)及一與金屬氧化物半導體晶體管隔開高壓互連區(qū)與自我掩膜區(qū)的高壓側操作區(qū)(HSOR)。
[0176]依據本發(fā)明的一實施例，本發(fā)明的超高壓金屬氧化物半導體裝置的一漏極區(qū)包括一雙重擴散的漏極(DDD)型架構。于某些實施例中，本發(fā)明的雙重擴散的漏極型架構實質上不同于一已知的雙重擴散的漏極型結構。如此，更進一步的界定于此，本發(fā)明的超高壓金屬氧化物半導體裝置的一漏極區(qū)包括一摻雜梯度結構。
[0177]依據本發(fā)明的一實施例，本發(fā)明的一超高壓η型金屬氧化物半導體(UHV NM0S)裝置的一漏極區(qū)可能包括一 η-摻雜梯度結構。依據本發(fā)明的另一實施例，本發(fā)明的一超高壓P型金屬氧化物半導體(UHV PM0S)裝置的一漏極區(qū)可能包括一 P-摻雜梯度結構。
[0178]圖1A為顯示依據本發(fā)明的一實施示范例的一超高壓金屬氧化物半導體裝置的俯視圖。圖1A的超高壓金屬氧化物半導體101特別顯示設備的一柵極區(qū)144、一主體及源極區(qū)146及一漏極區(qū)148，主體及源極區(qū)146集體地包括一主體區(qū)及一源極區(qū)。
[0179]圖1B為由圖1A的區(qū)域160所識別的超高壓金屬氧化物半導體101的一存儲單元的詳細視圖。圖1B另外顯示一高壓η型阱114及一高壓ρ型深阱116，配置于主體及源極區(qū)146及一位于柵極區(qū)144中的導電層126。一種包括一由一外摻質133所包圍的漏極側η+阱132的η-摻雜梯度結構是配置于漏極區(qū)148中，外摻質133具有一種可能不同于更配置于一高壓η-阱(HVN-well) 128中的漏極側η+阱132的摻質濃度。一金屬層，例如一第一金屬層154,亦顯不于圖1Β。
[0180]圖1C為圖1B的區(qū)域170所識別的超高壓金屬氧化物半導體101的存儲單元的更詳細視圖。圖1C顯示于本發(fā)明的此實施示范例的具有一 η-摻雜梯度結構的漏極區(qū)148，其具有一具有一外摻質133的η+阱132，以及一高壓η阱128。相較之下，圖2顯示僅具有一由一外摻質25所包圍的漏極側η+阱24的已知裝置的一漏極區(qū)42。
[0181]圖3Α為顯示一已知超高壓η型金屬氧化物半導體I的剖面圖。超高壓η型金屬氧化物半導體I的部分特征在于一柵極區(qū)36、一主體及源極區(qū)40、一漏極區(qū)42及一高壓側操作區(qū)44。超高壓η型金屬氧化物半導體I包括一襯底2及一 ρ型外延(p-epi)層4,進入其中配置有多個η型埋入層(NBL)6、多個高壓η型阱8及多個高壓ρ型深(HVPD)阱10。一 η阱12及一 ρ阱14是配置于高壓側操作區(qū)44的ρ型外延層4中。一 ρ頂層16是配置于一界定在主體及源極區(qū)40與漏極區(qū)42之間的通道區(qū)中。一場氧化物(FOX)層18用來隔離超高壓η型金屬氧化物半導體I的某些區(qū)域。
[0182]超高壓η型金屬氧化物半導體I亦包括一導電層20，譬如一配置于襯底2上的多晶硅層。一連串的η+阱及P+阱是配置于襯底中，而襯底包括一源極側η+阱22、一漏極側η+阱24、一第一高壓側操作區(qū)η+阱26、一第二高壓側操作區(qū)η+阱28、一襯底接觸區(qū)ρ+阱30、一主體側ρ+阱32及一高壓側操作區(qū)P+阱34。
[0183]已知的超高壓η型金屬氧化物半導體I通常亦包括一層間介電(ILD)層46、一第一金屬層48、一金屬間介電(IMD)層50及一第二金屬層52。
[0184]相較之下，圖3Β為顯示一種依據本發(fā)明的一實施例的超高壓η型金屬氧化物半導體101的剖面圖。超高壓η型金屬氧化物半導體101可能的部分特征在于一柵極區(qū)144、一包括一主體區(qū)及一源極區(qū)兩者的主體及源極區(qū)146、一漏極區(qū)148及一高壓側操作區(qū)(HSOR) 150。超高壓η型金屬氧化物半導體101包括一襯底105 (其可能為譬如一 ρ型襯底或一 η型襯底)，以及一 ρ型外延層110。于本發(fā)明的某些實施例中，可能使用一 η型外延(n-epi)層，而不是ρ型外延層110。襯底105的非限制例子可能包括結晶系及/或非晶硅，絕緣體上硅襯底架構、一除了外延層110以外或與外延層110結合的外延硅、硅鍺、現在已知或未來采用于本技藝者等等。
[0185]多個η型埋入層112可能配置遍及P型外延層110及可選擇地延伸進入襯底105中。于圖3Β的例示實施例中，一第一 η型埋入層112a是配置于漏極區(qū)148的一界限，于此漏極區(qū)148鄰接一隔離區(qū)，而隔離區(qū)的一反側與高壓側操作區(qū)150鄰接；一第二 η型埋入層112b是配置于主體及源極區(qū)146 ;且至少一部分的一第三η型埋入層112c是配置橫越過高壓側操作區(qū)150，以及一第三η型埋入層112c是配置大約于漏極區(qū)的一界限。于本發(fā)明的一實施例中，第二 η型埋入層112b的一部分可能配置于襯底105中。依據本發(fā)明的另一實施例，第二 η型埋入層112b，另一部分或甚至另一余留的部分第二 η型埋入層112b可能配置于例如P型外延層110中。
[0186]再者，依據本發(fā)明的某些實施例，多個高壓η阱114可能配置于P型外延層110中且可能延伸進入襯底105中。于圖3Β的例示實施例中，一第一高壓η阱114a從主體及源極區(qū)146延伸橫越過通道區(qū)并到達漏極區(qū)148。于此例示實施例，一第二高壓η阱114b實質上延伸橫越過高壓側操作區(qū)150。
[0187]多個高壓P型深(HVPD)阱116可能配置于ρ型外延層110中，且在某些情況下延伸進入襯底105中。于圖3Β的例示實施例中，一第一高壓ρ型深阱116a是配置于主體及源極區(qū)146，一第二高壓ρ型深阱116b是配置于一在漏極區(qū)148與高壓側操作區(qū)150之間的隔離區(qū)中，且一第三高壓P型深阱116c是配置于一襯底接觸區(qū)151，襯底接觸區(qū)151是與主體及源極區(qū)146對準，主體及源極區(qū)146是位于主體及源極區(qū)146與通道區(qū)對準的一側的反側。
[0188]一 η阱118及一 ρ阱120是配置于高壓側操作區(qū)150中，而一 P頂層122是配置于一從主體及源極區(qū)146延伸至漏極區(qū)148的通道區(qū)中。一場氧化物層124及一導電層126亦已經配置于圖3Β的超高壓η型金屬氧化物半導體101上。
[0189]于顯示于圖3Β的本發(fā)明的例示實施例中，漏極區(qū)的一 η-摻雜梯度結構包括一配置于漏極區(qū)148中的高壓η阱128。此外，漏極區(qū)的η-摻雜梯度結構包括一已配置于高壓η阱128中的漏極側η+阱132。更進一步的依據本發(fā)明的此種例示實施例，摻質濃度及可能甚至是使用于漏極區(qū)148的η-摻雜梯度結構的這些阱的摻質的型式可能不同。
[0190]于本發(fā)明的一實施例中，高壓η阱128的摻質濃度是少于漏極側η+阱132的摻質濃度以界定η-摻雜梯度結構。于本發(fā)明的某些實施例中，于高壓η阱128中的摻質濃度為于漏極側η+阱132中的摻質濃度的十分之一。依據本發(fā)明的一實施例，一漏極側η+阱132的摻質濃度可能從大約I X 113原子/cm3至大約I X 118原子/cm3,而一高壓η講128的摻質濃度可能從大約I X 112原子/Cm3至大約I X 1017原子/Cm3。于本發(fā)明的某些實施例中，舉例而言，漏極側η+阱132中的摻質濃度可能近似于大約IX 113原子/cm3，而高壓η阱128中的摻質濃度可能近似于大約112原子/cm3。
[0191]圖3Β的超高壓η型金屬氧化物半導體101的例示實施例亦包括一子接觸P+阱138、一主體側ρ+阱140、一源極側η+阱130、一第一高壓側操作區(qū)η+阱134、一第二高壓側操作區(qū)η+阱136及一高壓側操作區(qū)ρ+阱142。于本發(fā)明的某些實施例中，第二 η型埋入層112b伏在源極側η+阱130與主體側ρ阱140下面。依據圖3Β的本實施例，介電及金屬層包括一層間介電層152，在其之上配置有一第一金屬層154。一金屬間介電層156是配置于第一金屬層154與一第二金屬層158之間。
[0192]圖4Α為依據本發(fā)明的一實施例的一超高壓η型金屬氧化物半導體裝置的一存儲單元的俯視圖。圖4Β為顯示超高壓η型金屬氧化物半導體裝置沿著圖4Α的ΒΒ’剖面線的剖面圖。圖4Β的超高壓η型金屬氧化物半導體實質上類似于圖3Β的裝置；然而，為了支持更進一步的說明，超高壓η型金屬氧化物半導體101的某些區(qū)域是于圖4Β中以高亮度顯示。一般而言，高壓側操作區(qū)150 (絕非意欲被理論所界限)是被設計成用于執(zhí)行需要的在柵極驅動信號之間的電平改變，從一接地-參考低電壓至意欲待被裝置傳送的高電壓。
[0193]超高壓η型金屬氧化物半導體結構190被設計成用于具有一崩潰電壓。于本發(fā)明的某些實施例中，超高壓η型金屬氧化物半導體結構190的崩潰電壓是近似于大約700V或更高。
[0194]高壓互連區(qū)180是配置于超高壓η型金屬氧化物半導體結構190的漏極區(qū)148與高壓側操作區(qū)150之間。在不意圖由理論所界限的情況下，超高壓η型金屬氧化物半導體結構190是被設計成用于具有一自我掩膜區(qū)，其配置于高壓互連區(qū)180之下并實質上與高壓互連區(qū)180對準，以隔離超高壓η型金屬氧化物半導體結構190與高壓側操作區(qū)150的晶體管操作。
[0195]可能使用一種高溫逆向偏壓(HTRB)測試作為裝置可靠度的測量。圖5為顯示依據本發(fā)明的一實施例的一超高壓η型金屬氧化物半導體裝置受到一高溫逆向偏壓測試的剖面圖。高溫逆向偏壓測試測量裝置忍受一逆向偏壓同時受到裝置組件可能忍受的最高環(huán)境溫度的能力。裝置亦可能連續(xù)地露出至高溫逆向偏壓條件持續(xù)一段時間，亦被稱為應力時間(stress time)。于某些測試中，本發(fā)明的半導體裝置于大約150°C的溫度下及至多達大約560伏特或更高的高壓受到一高溫逆向偏壓測試超過168小時的應力時間。依據某些實施例，受到這些高溫逆向偏壓條件的本發(fā)明的超高壓金屬氧化物半導體的崩潰電壓，在暴露至高溫逆向偏壓測試條件之后，實質上不受本發(fā)明結構的示范說明的可靠度及彈性影響。
[0196]圖6A為依據本發(fā)明的一實施例的一超高壓η型金屬氧化物半導體裝置一 TCAD仿真的結果的圖式。圖6Α的TCAD仿真顯示橫越過裝置結構的應力水平，其中裝置的最弱點最接近裝置的漏極區(qū)148。因此，絕非意欲被理論所界限，高溫逆向偏壓測試的結果(顯示實質上沒有裝置性能的惡化)建議出以配置于高壓η阱128中的漏極側η+阱132表示的雙重擴散的漏極-型式結構，以強化及改善本發(fā)明的超高壓η型金屬氧化物半導體101的漏極側的穩(wěn)定度。
[0197]圖6Β為依據本發(fā)明的一實施例的一超高壓η型金屬氧化物半導體裝置的漏極區(qū)的摻雜分布圖。更特別是，圖6B是代表圖6A的漏極區(qū)148的摻雜梯度結構的摻雜分布圖。變化濃度系表示于下:如分布圖(使用一基數10的原子數的對數刻度/cm3)所示的各種色相關于從襯底的一上表面測量的變化深度及圖6A的漏極區(qū)148中的各種寬度。舉例而言，如圖6B所示，漏極區(qū)(亦即于漏極側η+阱中)的摻雜梯度結構的最大摻質濃度大約是4Χ 116原子/cm3，而漏極區(qū)的摻雜梯度結構(亦即于HVN阱中)的最低摻質濃度大約是5 X 115 原子 /cm3。
[0198]圖6C為依據本發(fā)明的各種實施例的一超高壓η型金屬氧化物半導體裝置的漏極區(qū)的摻雜梯度結構的各種型式的摻質的摻雜分布圖。Y軸線表示摻質濃度使用一基數10的原子數的對數刻度/Cm3，而X-軸線是代表從襯底的一表面測量的深度。于本發(fā)明的某些實施例中，砷的濃度在漏極側η+阱中可能從大約5Χ 113原子/cm3變化至大約IX 118原子/cm3,且在高壓η阱中可能從少于大約I X 111原子/cm3變化至大約5 X 113原子/cm3。于本發(fā)明的某些其他實施例中，硼之濃度于漏極側η+阱中可能從大于大約2Χ 114原子/cm3變化至大約2.5 X 116原子/cm3，而在高壓η阱中可能從大約I X 114原子/cm3變化至大約2X 114原子/cm3。于本發(fā)明的又某些其實施例中，磷之濃度于漏極側η+阱中可能從大約2 X 116原子/cm3變化至大約4Χ 117原子/cm3，且于高壓η阱中可能從大約I X 112原子/cm3變化至大約2Χ 116原子/cm3。在兩個以上的型式的摻質是用于界定依據本發(fā)明的某些實施例的漏極區(qū)的一摻雜梯度結構時合并，可能合并圖6C的圖面。
[0199]本發(fā)明的另一實施樣態(tài)提供一種半導體裝置的制造或制作方法。一般而言，依據本發(fā)明的某些實施例的一種半導體裝置的制造方法可能包括:準備硅晶片的襯底或提供一個具有一襯底的硅晶片。具體言之，本發(fā)明的一種半導體裝置的制造方法是關于制造一種具有一摻雜梯度結構的超高壓金屬氧化物半導體裝置。
[0200]圖8為顯示依據本發(fā)明的一實施例的超高壓η型金屬氧化物半導體裝置的各種制造步驟的工藝流程圖。依據圖8，一種半導體裝置201的制造方法包括提供一襯底210，注入一 η型埋入層220進入襯底中，以及驅入η型埋入層225的摻質。大致說明于此方法的某些步驟可能本身包括不需要被識別的其他子步驟。舉例而言，關于注入一摻質(于此的這一種注入是使用譬如光刻而產生)的這些步驟將亦包括提供一掩膜層以及一旦已執(zhí)行注入步驟就移除這一層。熟習本項技藝者在本揭露內容的幫助之下將理解到這些額外步驟。圖7Α為顯示超高壓η型金屬氧化物半導體在經歷依據本發(fā)明的一實施例的已經說明于此的設置、注入及驅入步驟之后的剖面圖。
[0201]一種半導體裝置201的制造方法可能另外包括:沉積一外延層230，譬如是ρ型外延層；注入一高壓P型深阱240，注入一高壓η阱250 ;注入一 η阱于高壓側操作區(qū)260中；注入一 P阱于高壓側操作區(qū)270中；及驅入η阱摻質280。圖7Β為顯示超高壓η型金屬氧化物半導體在經歷依據本發(fā)明的一實施例的一種半導體裝置201的制造方法的這些步驟之后的剖面圖。
[0202]一種半導體裝置201制造的方法可能另外包括:注入一 P頂層290 ;例如通過成長一場氧化物層來形成一隔離區(qū)300 ;形成一導電層310,例如一多晶娃層依據本發(fā)明的一實施例；注入一高壓η阱320 ;注入一源極側η+阱、一漏極側η+阱、一第一高壓側操作區(qū)η+阱及一第二高壓側操作區(qū)η+阱330 ;及注入一子接觸ρ+阱、一主體側ρ+阱及一高壓側操作區(qū)ρ+阱340。依據本發(fā)明的一實施例，可能會產生高壓的η型摻質注入的面積至少部分由場氧化物層所界定。于本發(fā)明的其他實施例中，光刻可能用于更進一步的界定供HVN-離子注入用的注入面積。
[0203]依據本發(fā)明的某些實施例，隔離區(qū)可能包括一個或多個淺溝道隔離(STI)結構。于本發(fā)明的某些實施例中，隔離區(qū)可能包括一場氧化物層及一個或多個淺溝道隔離結構。
[0204]于本發(fā)明的一實施例中，界定相對于一垂直線(實質上垂直于離子待注入的襯底的表面)的高壓η型離子注入的角度的傾斜角度大約是零。亦即，于本發(fā)明的某些實施例中，高壓η型離子是以幾乎沒有傾斜角度的方式被注入。于本發(fā)明的其他實施例中，傾斜角度是至少大約0.5度、至少大約1.6度、至少大約7度、大約7度至大約30度或至多達大約60度。圖7C為顯示超高壓η型金屬氧化物半導體在經歷依據本發(fā)明的一實施例的一種半導體裝置201的制造方法的這些步驟之后的剖面圖。
[0205]一種半導體裝置201的制造方法可能另外包括的步驟沉積一層間介電、沉積一第一金屬層、沉積一金屬間介電層及沉積一第二金屬層、以及形成一焊墊圖案于超高壓η型金屬氧化物半導體中。圖7D為顯示超高壓η型金屬氧化物半導體在經歷依據本發(fā)明的一實施例的一種半導體裝置201的制造方法的這些步驟之后的剖面圖。
[0206]本發(fā)明的超高壓金屬氧化物半導體裝置可能應用譬如于混合-模式或模擬式電路設計下。本發(fā)明的超高壓金屬氧化物半導體裝置可具有適用性的地方的非限制例子包括LED照明、節(jié)能燈管、電子安定器裝置及供馬達及其他設備用的驅動器。在不意圖作限制的情況下，如使用高溫逆向偏壓測試所示范的本發(fā)明的超高壓金屬氧化物半導體的可靠度使得此裝置適合這些及其他多數的高壓應用。
[0207]發(fā)明人已經設想到導致在漏極區(qū)附近的一改良的穩(wěn)定度的多數的其他型式的結構設計。圖9為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。在除了一高壓η型深阱350置換漏極區(qū)148的高壓η阱128以外的每個方面，圖9的超高壓η型金屬氧化物半導體的結構類似于圖7D的超高壓η型金屬氧化物半導體的結構。
[0208]圖10為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。在除了于漏極區(qū)中一多層η型摻雜結構已被采用以外的每個方面，圖10的超高壓η型金屬氧化物半導體的結構類似于圖7D的超高壓η型金屬氧化物半導體的結構。圖10的例示的實施示范例顯示一高壓η型深阱350及一高壓η阱128是配置于漏極區(qū)148中。一漏極側η+阱132是配置于高壓η阱128中。
[0209]圖11為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。在除了于漏極區(qū)中的另一多層η型摻雜結構已被采用以外的每個方面，圖11的超高壓η型金屬氧化物半導體的結構類似圖7D的超高壓η型金屬氧化物半導體的結構。圖11的例示的實施示范例顯示一 η型阱360及一高壓η阱128是配置于漏極區(qū)148中。一漏極側η+阱132是配置于高壓η阱128中。
[0210]圖12為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。在除了于漏極區(qū)中的又另一多層η型摻雜結構已被采用以外的每個方面，圖12的超高壓η型金屬氧化物半導體的結構類似于圖7D的超高壓η型金屬氧化物半導體的結構。圖12之例示的實施示范例顯示一 η阱360、一高壓η型深阱350及一高壓η阱128是配置于漏極區(qū)148中。一漏極側η+阱132是配置于高壓η阱128中。
[0211]圖13為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。在除了圖13的超高壓η型金屬氧化物半導體具有一額外ρ頂層380以外的每個方面，圖13的超高壓η型金屬氧化物半導體的結構類似于圖7D的超高壓η型金屬氧化物半導體的結構。更進一步的依據此種實施示范例，供附加P頂層380用的摻質可能被注入于通道區(qū)的高壓η阱144，隨后更進一步的驅入附加ρ頂層380至襯底105中的期盼深度。依據圖13的例示實施例，附加P頂層可能安置于在襯底105與ρ型外延層110的接口之內的某處。依據本發(fā)明的其他實施例中，附加P頂層380可能安置于在通道區(qū)的HVn阱144之內的任何地方。于本發(fā)明的又其他實施例中，附加P頂層380可能安置于襯底105與ρ型外延層110的接口以下的襯底105中。
[0212]本發(fā)明的一實施例提供一種具有三個或三個以上的ρ頂層的結構。每一個P頂層可能被注入及被打入至襯底中的一期望位置，如更進一步說明于此的。這些三個或三個以上的P頂層的位置可能是在襯底之內的任何地方，如又更進一步說明于此的。
[0213]于又其他實施例中，本發(fā)明的超高壓η型金屬氧化物半導體具有一單一 P頂層，但P頂層可能使用如更進一步說明于此的程序而被注入及被打入至襯底。更進一步的依據本發(fā)明的本實施例，P頂層可能被設計成用于安置于在通道區(qū)的HVn阱144之內的任何地方；正好在P型外延層110與襯底105交介之上、中、下；或僅有在襯底105之內。
[0214]圖14為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體裝置的剖面圖。在除了圖14的超高壓η型金屬氧化物半導體并不具有一 ρ頂層122以外的每個方面，圖14的超高壓η型金屬氧化物半導體的結構是類似圖7D的超高壓η型金屬氧化物半導體的結構。
[0215]圖15為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體裝置的剖面圖。在除了在高壓互連區(qū)180中的圖7D的高壓ρ型深阱116已被注入為兩個以上的離散高壓P型深阱段390以外的每個方面，圖15的超高壓η型金屬氧化物半導體的結構是類似圖7D的超高壓η型金屬氧化物半導體的結構。舉例而言，圖15的超高壓η型金屬氧化物半導體具有三個離散高壓P型深阱段390。依據本發(fā)明的一實施例，兩個以上的離散高壓P型深阱段的每一個的尺寸及形狀可能變化或具有相同的尺寸及/或形狀。按照具有兩個以上的離散高壓P型深阱段的實施例，在每一個離散高壓P型深阱段之間的距離可能實質上相同或不同。
[0216]圖16為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體裝置的剖面圖。在除了圖16的P頂層具有兩個以上的離散P頂端段400以外的每個方面，圖16的超高壓η型金屬氧化物半導體的結構是類似圖7D的超高壓η型金屬氧化物半導體的結構。舉例而言，圖16的超高壓η型金屬氧化物半導體具有八個分離離散ρ頂端段400。依據本發(fā)明的一實施例，兩個以上的離散P頂端段的每一個的尺寸及形狀可能會變化或具有相同尺寸及/或形狀。兩個以上的離散P頂端段400可能定位于襯底中的實質上相同的深度，或者離散P頂端段400的深度可能會在襯底之內變化。按照具有兩個以上的離散P頂端段的實施例，在每一個離散P頂端段之間的距離可能實質上相同或不同。
[0217]圖17為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。在除了使用一高壓互連P型阱410而非圖7D的高壓互連區(qū)180中的高壓P型深阱116以外的每個方面，圖17的超高壓η型金屬氧化物半導體的結構是類似圖7D的超高壓η型金屬氧化物半導體的結構。
[0218]圖18為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。相較于圖7D的超高壓η型金屬氧化物半導體結構之下，圖18的超高壓η型金屬氧化物半導體結構并不具有顯示于圖7D的ρ型外延層或η型埋入層。此外，圖18的超高壓η型金屬氧化物半導體結構采用一高壓互連P型阱410、一子接觸區(qū)ρ阱420及一主體及源極P阱430，而不是圖7D的高壓ρ型深116。顯示于圖18的超高壓η型金屬氧化物半導體裝置提供一種低成本解決方法，其使用一種可能適合于某些高壓應用的淺P阱工藝。
[0219]圖19為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。圖19的超高壓η型金屬氧化物半導體的結構為圖7D的超高壓η型金屬氧化物半導體的結構(顯示出場氧化物層124可具有改變架構)的變化。舉例而言，圖19的場氧化物層124是被設計成用于在通道區(qū)中提供襯底的局部掩膜，藉以使另一種摻質可能被注入襯底中以形成一注入層440。
[0220]圖20為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。圖20的超高壓η型金屬氧化物半導體裝置的結構顯示出依據本發(fā)明的一實施例可能使用只有一個金屬層。
[0221]圖21為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。圖21的超高壓η型金屬氧化物半導體裝置的結構顯示出一第二金屬間介電層450是配置于第二金屬層158與一第三金屬層460之間。于本發(fā)明的又其他實施例中，一超高壓η型金屬氧化物半導體裝置可能被設計成具有三個以上的金屬層。
[0222]圖22為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。在除了圖22的超高壓η型金屬氧化物半導體的一第一金屬層470是不同于圖7D的第一金屬層154以外的每個方面，圖22的超高壓η型金屬氧化物半導體的結構是類似圖7D的超高壓η型金屬氧化物半導體的結構。如圖22所示，第一金屬層470是被設計成用于允許只有第二金屬層158貼在高壓互連區(qū)180之上。
[0223]圖23為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。在除了圖23的超高壓η型金屬氧化物半導體的一第二金屬層480是不同于圖7D的第二金屬層158以外的每個方面，圖23的超高壓η型金屬氧化物半導體的結構是類似圖7D的超高壓η型金屬氧化物半導體的結構。如圖23所示，第二金屬層480是被設計成用于允許只有第一金屬層154貼在高壓互連區(qū)180之上。
[0224]圖24為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。在除了圖24的超高壓η型金屬氧化物半導體的一第一金屬層490的一圖案化區(qū)域是被設計成用于貼在高壓互連區(qū)180之上以外的每個方面，圖24的超高壓η型金屬氧化物半導體的結構是類似圖7D的超高壓η型金屬氧化物半導體的結構。
[0225]圖25為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。在除了一 η型外延層500置換圖7D的超高壓η型金屬氧化物半導體的ρ型外延層110以外的每個方面，圖25的超高壓η型金屬氧化物半導體的結構是類似圖7D的超高壓η型金屬氧化物半導體的結構。在不意圖由原理所界限的情況下，η型外延層500的使用消除了在通道區(qū)中的高壓η阱114的源極區(qū)的η型埋入層112的需要。此外，η型外延層500的使用需要操作偏壓呈固定一亦即，于源極與子接觸部的電壓實質上相同。
[0226]圖26為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。除了一 η型外延層500置換圖7D的超高壓η型金屬氧化物半導體的ρ型外延層110以外，圖26的超高壓η型金屬氧化物半導體的結構最類似于圖7D的超高壓η型金屬氧化物半導體的結構。然而，圖26的超高壓η型金屬氧化物半導體已適應于使在通道區(qū)中的源極區(qū)的η型埋入層112與高壓η阱114維持裝置結構的一部分。
[0227]圖27為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。相較于圖7D的超高壓η型金屬氧化物半導體，圖27的超高壓η型金屬氧化物半導體包括一 η型外延層500且沒有一 ρ型外延層110。此外，圖27的超高壓η型金屬氧化物半導體采用一多層η型摻雜結構于漏極區(qū)148中。依據圖27的例示實施例，一高壓η型深阱350及一高壓η阱128是配置于漏極區(qū)148中。一漏極側η+阱132是配置于高壓η阱128中。于本發(fā)明的某些其他實施例中，一 η阱及一高壓η型深阱350兩者可能被使用(未顯示)。于本發(fā)明的又其他實施例中，可能使用一 η阱，而不是高壓η型深阱350 (未顯示)。
[0228]圖28為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。不是僅使用如圖7D的超高壓η型金屬氧化物半導體所示的一襯底105，圖28的超高壓η型金屬氧化物半導體采用一絕緣體上硅(SOI)結構520，其具有一襯底105及一配置于其中的隱埋的氧化物層510。
[0229]圖29為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。在除了淺溝道隔離結構530是使用于圖29的超高壓η型金屬氧化物半導體來代替圖7D的超高壓η型金屬氧化物半導體的場氧化物層124以外的幾乎每個方面，圖29的超高壓η型金屬氧化物半導體的結構是類似圖7D的超高壓η型金屬氧化物半導體的結構。圖29的結構是特別有用于縮小超高壓η型金屬氧化物半導體的尺寸
[0230]圖30Α為顯示依據本發(fā)明的一實施例的一種半導體裝置的俯視圖。本發(fā)明的一種半導體裝置540可能被設計成具有一超高壓存儲單元541，如圖30Α所示。圖30Β為顯示依據本發(fā)明的另一實施例的一種半導體裝置的俯視圖。本發(fā)明的半導體裝置550可能被設計成具有兩個超高壓存儲單元551，如圖30Β所示。的確，本發(fā)明的一種半導體裝置可能被設計成具有兩個以上的超高壓存儲單元。
[0231]圖31為顯示依據本發(fā)明的另一實施例的一超高壓η型金屬氧化物半導體的剖面圖。當作說明，圖31的超高壓η型金屬氧化物半導體的區(qū)域包括一高壓側操作區(qū)560、一高壓互連區(qū)570及一自我掩膜區(qū)580。依據本發(fā)明的一實施例，高壓互連區(qū)570是被設計成用于提供在超高壓η型金屬氧化物半導體結構與高壓側操作區(qū)560之間的互連。依據本發(fā)明的某些實施例，自我掩膜區(qū)580隔離高壓側(高壓側操作區(qū)560)與低壓側(超高壓η型金屬氧化物半導體結構)。
[0232]在不意圖由理論所界限的情況下，依據本發(fā)明的某些實施例的高壓側操作區(qū)560的高壓η阱114的深度是使高壓操作可能通過此裝置而而持續(xù)下去。在更進一步意欲不被理論所界限的情況下，P頂層122的注入允許一降低表面電場(RESURF)效應待于此裝置中被實現。在更進一步意欲不被理論所界限的情況下，高壓側操作區(qū)560的η型埋入層112是被設計成用于避免從高壓側操作區(qū)560擊穿至襯底或接地端。又在更進一步意欲不被理論所界限的情況下，依據本發(fā)明的某些實施例的源極區(qū)146的η型埋入層112可能被設計成用于隔離源極與襯底或接地端。
[0233]于本發(fā)明的某些實施例中，高壓側操作區(qū)560是被設計成用于支持至少大約560V、至少大約600V或至少大約650V。于本發(fā)明的一實施例中，高壓側操作區(qū)560可能能支持至少大約700V。
[0234]本發(fā)明的實施樣態(tài)提供制造本發(fā)明的半導體裝置的數種方法。熟習本項技藝者在參閱本說明書后所熟知的任何工藝，可能用于制造本發(fā)明的半導體裝置。
[0235]于此所提出的本發(fā)明的多數修改及其他實施例將浮現在熟習這些發(fā)明所附屬的本項技藝者(具有上述說明及相關圖式中所提供的教導的益處)的腦海。因此，吾人應理解到本發(fā)明并非受限于所揭露的特定實施例，且修改及其他實施例是意圖被包括在以下權利要求范圍的范疇之內。此外，雖然上述說明及相關的圖式在組件及/或功能的某些例示組合的上下文中說明了例示實施例，但吾人應意識到組件及/或功能的不同的組合，可能在不背離以下權利要求范圍的范疇之下由替代實施例所提供。在這點上，舉例而言，不同于上述詳細說明的那些組件及/或功能的組合亦被考慮成可能在以下權利要求范圍的某些中被提出。雖然于此采用特定的用語，但它們只被使用在一般的及描述的意義上且不是為了限制的目的。
【權利要求】
1.一種超高壓金屬氧化物半導體裝置，包括: 一金屬氧化物半導體晶體管，設置于一漏極區(qū)中，且該金屬氧化物半導體晶體管具有一摻雜梯度結構； 一高壓互連區(qū)，接近該金屬氧化物半導體晶體管，該高壓互連區(qū)具有至少一介電層及至少一金屬層； 一自我掩膜區(qū)，接近該金屬氧化物半導體晶體管并與該高壓互連區(qū)對準；以及 一高壓側操作區(qū)，與該金屬氧化物半導體晶體管隔開了該高壓互連區(qū)與該自我掩膜區(qū)。
2.根據權利要求1所述的超高壓金屬氧化物半導體裝置，其中該摻雜梯度結構包括一高壓η-阱、一高壓η型深阱及一 η型阱的至少之一。
3.根據權利要求1所述的超高壓金屬氧化物半導體裝置，其中該摻雜梯度結構更包括一 η+ 講。
4.一種超高壓η型金屬氧化物半導體裝置，包括: 一襯底，具有一外延層，該外延層部分配置于該襯底中； 一漏極區(qū)，具有: 一 η-摻雜梯度結構，及 一第一 η型埋入層，位于該漏極區(qū)的一界限。
5.根據權利要求4所述的超高壓η型金屬氧化物半導體裝置，其中該外延層為一P型外延層。
6.根據權利要求4所述的超高壓η型金屬氧化物半導體裝置，其中該η-摻雜梯度結構包括一高壓η-阱、一高壓η型深阱及一 η型阱的至少之一。
7.根據權利要求6所述的超高壓η型金屬氧化物半導體裝置，其中該η-摻雜梯度結構更包括一 η+阱。
8.根據權利要求4所述的超高壓η型金屬氧化物半導體裝置，更包括: 一主體區(qū)及一源極區(qū)，與該漏極區(qū)相對，該主體區(qū)及該源極區(qū)具有: 一第二 η型埋入層，一部分配置于該襯底中且另一部分配置于該外延層中， 一第一高壓P型深阱，部分配置于該第二 η型埋入層中，且一余留部分配置在該第二 η型埋入層之上， 一主體P+阱，配置于該第一高壓P型深阱中以界定一主體接觸部，及一源極η+阱，配置于該第一高壓P型深阱中以界定一源極接觸部，其中該第二 η型埋入層位于該主體P+阱及該源極η+阱之下； 一通道區(qū)，將該漏極區(qū)自該主體區(qū)及該源極區(qū)分開，該通道區(qū)具有一第一高壓η阱，從該主體區(qū)及該源極區(qū)延伸橫越過該通道區(qū)而到達該漏極區(qū)；及 一柵極區(qū)，接近該主體區(qū)及該源極區(qū)，且部分對準于該通道區(qū)之上，該柵極區(qū)具有一導電層。
9.根據權利要求8所述的超高壓η型金屬氧化物半導體裝置，其中該通道區(qū)更包括一P頂端區(qū)，該P頂端區(qū)沿著該襯底的一掩膜上表面配置。
10.根據權利要求9所述的超高壓η型金屬氧化物半導體裝置，其中該P頂端區(qū)包括多個離散P頂端段。
11.根據權利要求8所述的超高壓η型金屬氧化物半導體裝置，更包括: 一自我掩膜區(qū)，與該漏極區(qū)的該界限對準，該漏極區(qū)的該界限位于與該通道區(qū)對準的該漏極區(qū)的一側的反側，該自我掩膜區(qū)具有一第二高壓P型深阱； 一高壓互連區(qū)，對準在該自我掩膜區(qū)之上，具有: 至少一介電層，及 至少一金屬層；以及 一高壓側操作區(qū)，與該漏極區(qū)隔開了該高壓互連區(qū)與該自我掩膜區(qū)，具有: 一第三η型埋入層的至少一部分，延伸橫越過該高壓側操作區(qū)， 一第二高壓η阱，延伸橫越過該高壓側操作區(qū)，部分配置于該第三N型埋入層中且另一余留部分配置在該第三N型埋入層之上， 一 η阱，配置成最接近該自我掩膜區(qū)， 一 P阱，于該高壓側操作區(qū)的一反側配置成正面對該N阱， 一第一高壓側操作區(qū)η+阱，配置于該N阱中， 一高壓側操作區(qū)P+阱，配置于該P阱中，及 一第二高壓側操作區(qū)η+阱，配置于該P阱中。
12.根據權利要求11所述的超高壓η型金屬氧化物半導體裝置，其中該第二高壓P型深阱包括兩個以上的離散高壓P型深阱段。
13.根據權利要求11所述的超高壓η型金屬氧化物半導體裝置，其中: 該至少一介電層包括一配置于該襯底上的層間介電層及一金屬間介電層，及 該至少一金屬層包括一配置于該層間介電層上的第一金屬及一與該第一金屬層隔開了該金屬間介電層的第二金屬層。
14.根據權利要求12所述的超高壓η型金屬氧化物半導體裝置，其中該第一金屬層是被圖案化以使只有該第二金屬層的一部分鄰接該自我掩膜區(qū)并位在該自我掩膜區(qū)之上。
15.根據權利要求12所述的超高壓η型金屬氧化物半導體裝置，其中該第二金屬層是被圖案化以使只有該第一金屬層的一部分鄰接該自我掩膜區(qū)并位在該自我掩膜區(qū)之上。
16.根據權利要求15所述的超高壓η型金屬氧化物半導體裝置，其中該部分為該第一金屬層的一圖案化區(qū)域。
17.根據權利要求11所述的超高壓η型金屬氧化物半導體裝置，更包括: 一襯底接觸區(qū)，與該主體區(qū)及該源極區(qū)對準，該源極區(qū)位于該主體區(qū)的一側的反側，且該源極區(qū)與該通道區(qū)對準，該襯底接觸區(qū)具有: 一第三高壓P型深阱，及 一襯底接觸部P+阱，配置于該第三高壓P型深阱中 '及 一圖案化的隔離層，沿著該襯底配置。
18.根據權利要求11所述的超高壓η型金屬氧化物半導體裝置，更包括一圖案化的隔離層，沿著該襯底配置。
19.根據權利要求18所述的超高壓η型金屬氧化物半導體裝置，其中該圖案化的隔離層包括一場氧化物層及一個或多個淺溝道隔離結構的至少之一。
20.一種超高壓η型金屬氧化物半導體裝置，包括: 一襯底，具有一外延層，該外延層部分配置于該襯底中； 一漏極區(qū)，具有: 一 η-摻雜梯度區(qū)，及 一第一 η型埋入層，位于該漏極區(qū)的一界限； 一主體區(qū)及一源極區(qū)，正面對該漏極區(qū)，該主體區(qū)及該源極區(qū)具有: 一第二 η型埋入層，部分配置于該襯底中，且另一部分配置于該外延層中， 一第一高壓P型深阱，部分配置于該第二 N型埋入層中且一余留部分配置在該第二 η型埋入層之上， 一主體P+阱，配置于該第一高壓P型深阱中以界定一主體接觸部，及 一源極η+阱，配置于該第一高壓P型深阱中以界定一源極接觸部， 其中該第二 η型埋入層伏在該主體ρ+阱及該源極η+阱下面； 一通道區(qū)，分離該漏極區(qū)與該主體區(qū)及該源極區(qū)，該通道區(qū)具有: 一第一高壓η阱，從該主體區(qū)及該源極區(qū)延伸橫越過該通道區(qū)而到達該漏極區(qū)，及 一 P頂端區(qū)，沿著該襯底的一掩膜的上表面配置； 一柵極區(qū)，最接近該主體區(qū)及該源極區(qū)且部分對準在該通道區(qū)之上，該柵極區(qū)具有一導電層； 一自我掩膜區(qū)，與該漏極區(qū)的該界限對準，該漏極區(qū)的該界限位于與該通道區(qū)對準的該漏極區(qū)的一側的反側，該自我掩膜區(qū)具有一第二高壓P型深阱； 一高壓互連區(qū)，對準在該自我掩膜區(qū)之上，具有: 至少一介電層，及 至少一金屬層； 一高壓側操作區(qū)，與該漏極區(qū)隔開了該高壓互連區(qū)及該自我掩膜區(qū)，具有: 一第三η型埋入層的至少一部分，延伸橫越過該高壓側操作區(qū)， 一第二高壓η阱，實質上延伸橫越過該高壓側操作區(qū)，一部分配置于該第三η型埋入層中且另一余留部分配置在該第三η型埋入層之上， 一 η阱，配置成最接近該自我掩膜區(qū)， 一 P阱，于該高壓側操作區(qū)的一反側配置成正面對該η阱， 一第一高壓側操作區(qū)η+阱，配置于該η阱中， 一高壓側操作區(qū)P+阱，配置于該P阱中，及 一第二高壓側操作區(qū)η+阱，配置于該ρ阱中； 一襯底接觸區(qū)，與該主體區(qū)及該源極區(qū)對準，該源極區(qū)位于該主體區(qū)的一側的反側，且該源極區(qū)與該通道區(qū)對準，該襯底接觸區(qū)具有: 一第三高壓P型深阱，及 一襯底接觸部P+阱，配置于該第三高壓P型深阱中 '及 一圖案化的隔離層，沿著該襯底配置。
21.一種超高壓η型金屬氧化物半導體裝置的制造方法，包括以下步驟: 提供一襯底； 注入一 η型埋入層于該襯底中； 驅入該η型埋入層的一摻質； 沉積一外延層； 注入一高壓P型深阱； 注入一高壓η阱； 注入一 η阱于一高壓側操作區(qū)中； 注入一 P阱于該高壓側操作區(qū)中； 驅入該η阱的一摻質； 注入一 P頂層； 形成一隔離層； 形成一導電層；以及 注入一 η-摻雜梯度結構于一漏極區(qū)中。
22.根據權利要求21所述的制造方法，其中注入該η-摻雜梯度結構于該漏極區(qū)中的步驟包括: 注入一高壓η阱、一漏極側高壓η型深阱及一漏極側η型阱的至少之一；以及 注入一漏極側η+阱于該高壓η阱、該漏極側高壓η型深阱及該漏極側η型阱的至少之一中。
23.根據權利要求21所述的制造方法，更包括以下步驟: 注入一源極側η+阱、一第一高壓側操作區(qū)η+阱及一第二高壓側操作區(qū)η+阱；及 注入一襯底接觸部P+阱、一主體側P+阱及一高壓側操作區(qū)P+阱。
【文檔編號】H01L27/105GK104465658SQ201310435383
【公開日】2015年3月25日 申請日期:2013年9月24日 優(yōu)先權日:2013年9月24日
【發(fā)明者】陳建志, 張宇瑞, 林正基, 連士進, 吳錫垣 申請人:旺宏電子股份有限公司