晶體管及晶體管的形成方法
【專利摘要】一種晶體管及晶體管的形成方法，其中晶體管的形成方法包括：提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底表面依次形成柵介質(zhì)層、位于柵介質(zhì)層表面的第一阻擋層和位于第一阻擋層表面的犧牲層；在所述半導(dǎo)體襯底表面形成層間介質(zhì)層，所述層間介質(zhì)層表面與所述犧牲層頂部平齊；去除所述犧牲層，形成凹槽；在所述凹槽內(nèi)形成覆蓋第一阻擋層的第二阻擋層，所述第二阻擋層的形貌與去除所述犧牲層后的第一阻擋層形貌互補(bǔ)；在所述第二阻擋層表面形成填充滿凹槽的金屬層，所述金屬層表面與層間介質(zhì)層頂部平齊。本發(fā)明降低了晶體管中柵極的漏電流，提高了晶體管的可靠性及電學(xué)性能。
【專利說(shuō)明】晶體管及晶體管的形成方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制作領(lǐng)域，特別涉及晶體管及晶體管的形成方法。

【背景技術(shù)】
[0002]集成電路尤其超大規(guī)模集成電路的主要半導(dǎo)體器件是金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)管(M0S晶體管)。隨著集成電路制作技術(shù)的不斷發(fā)展，半導(dǎo)體器件技術(shù)節(jié)點(diǎn)不斷減小，晶體管的幾何尺寸遵循摩爾定律不斷縮小。當(dāng)晶體管尺寸減小到一定程度時(shí)，各種因?yàn)榫w管的物理極限所帶來(lái)的二級(jí)效應(yīng)相繼出現(xiàn)，晶體管的特征尺寸按比例縮小變得越來(lái)越困難。其中，在晶體管以及半導(dǎo)體制作領(lǐng)域，最具挑戰(zhàn)性的是如何解決晶體管漏電流大的問(wèn)題。晶體管的漏電流大，主要是由傳統(tǒng)柵介質(zhì)層厚度不斷減小所引起的。
[0003]當(dāng)前提出的解決方法是，采用高k柵介質(zhì)材料代替?zhèn)鹘y(tǒng)的二氧化硅柵介質(zhì)材料，并使用金屬作為柵電極，以避免高k材料與傳統(tǒng)柵電極材料發(fā)生費(fèi)米能級(jí)釘扎效應(yīng)以及硼滲透效應(yīng)。高k金屬柵的引入，減小了晶體管的漏電流。
[0004]盡管高k金屬柵極的引入一定程度上能夠減小晶體管的漏電流，但是，由于晶體管的形成工藝難以控制，形成的晶體管漏電流大以及可靠性差的問(wèn)題仍然存在。


【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的問(wèn)題是提供一種優(yōu)化的晶體管及晶體管的形成方法，提高晶體管可靠性，減少晶體管的漏電流。
[0006]為解決上述問(wèn)題，本發(fā)明提供一種晶體管的形成方法，包括:提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底表面依次形成柵介質(zhì)層、位于柵介質(zhì)層表面的第一阻擋層和位于第一阻擋層表面的犧牲層；在所述半導(dǎo)體襯底表面形成層間介質(zhì)層，所述層間介質(zhì)層表面與所述犧牲層頂部平齊；去除所述犧牲層，形成凹槽；在所述凹槽內(nèi)形成覆蓋第一阻擋層的第二阻擋層，所述第二阻擋層的形貌與去除所述犧牲層后的第一阻擋層形貌互補(bǔ)；在所述第二阻擋層表面形成填充滿凹槽的金屬層，所述金屬層表面與層間介質(zhì)層頂部平齊。
[0007]可選的，去除所述犧牲層后，第一阻擋層的剖面形貌為中間薄兩邊厚。
[0008]可選的，所述第二阻擋層的剖面形貌為中間厚兩邊薄。
[0009]可選的，所述第一阻擋層或第二阻擋層的材料為金屬氮化物、金屬硅氮化物或金屬鋁氮化物。
[0010]可選的，所述金屬氮化物為WN、HfN, TiN, TaN, MoN, TiSiN, TaSiN, MoSiN, RuSiN,TaAlN, TiAlN, WAlN 或 MoAlN 中的一種或幾種。
[0011]可選的，所述第二阻擋層的厚度為5埃至20埃。
[0012]可選的，所述第二阻擋層的形成工藝為物理氣相沉積。
[0013]可選的，所述第二阻擋層的材料為TiN時(shí)，所述第二阻擋層的形成工藝參數(shù)為:沉積靶材為Ti靶材，沉積功率500瓦至3000瓦，沉積腔室壓強(qiáng)5毫托至80毫托，沉積氣體N2的流量為20sccm至lOOsccm。
[0014]可選的，所述柵介質(zhì)層為單層結(jié)構(gòu)或多層結(jié)構(gòu)。
[0015]可選的，所述柵介質(zhì)層為單層結(jié)構(gòu)時(shí)，柵介質(zhì)層包括位于半導(dǎo)體襯底表面的柵氧化層；所述柵介質(zhì)層為多層結(jié)構(gòu)時(shí)，柵介質(zhì)層包括:位于半導(dǎo)體襯底表面的界面層和位于界面層表面的柵氧化層。
[0016]可選的，所述柵介質(zhì)層的材料為氧化硅、氮氧化硅或高k介質(zhì)材料。
[0017]可選的，所述金屬層為單層結(jié)構(gòu)或多層堆疊結(jié)構(gòu)。
[0018]可選的，所述金屬層為單層結(jié)構(gòu)時(shí)，所述金屬層包括位于第二阻擋層表面的金屬體層；所述金屬層為多層堆疊結(jié)構(gòu)時(shí)，所述金屬層包括:位于第二阻擋層表面的擴(kuò)散阻擋層、位于擴(kuò)散阻擋層表面的功函數(shù)層和位于功函數(shù)層表面的金屬體層。
[0019]可選的，所述金屬體層的材料為Al、Cu、Ag、Au、Pt、N1、T1、TiN、TaN、Ta、TaC、TaSiN、W、WN或WSi的一種或多種。
[0020]本發(fā)明還提供一種晶體管，所述晶體管包括:半導(dǎo)體襯底；位于半導(dǎo)體襯底表面的柵介質(zhì)層；位于柵介質(zhì)層表面的第一阻擋層；位于第一阻擋層表面的第二阻擋層，且所述第二阻擋層的形貌與第一阻擋層形貌互補(bǔ)；位于第二阻擋層表面的金屬層；位于半導(dǎo)體襯底表面且位于柵介質(zhì)層、第一阻擋層、第二阻擋層和金屬層兩側(cè)的層間介質(zhì)層，且所述層間介質(zhì)層表面與所述金屬層頂部齊平。
[0021]可選的，第一阻擋層的剖面形貌為中間薄兩邊厚。
[0022]可選的，第二阻擋層的剖面形貌為中間厚兩邊薄。
[0023]可選的，所述金屬層為單層結(jié)構(gòu)或多層堆疊結(jié)構(gòu)。
[0024]可選的，所述金屬層為多層結(jié)構(gòu)時(shí)，所述金屬層包括:位于第二阻擋層表面的擴(kuò)散阻擋層、位于擴(kuò)散阻擋層表面的功函數(shù)層和位于功函數(shù)層表面的金屬體層。
[0025]與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案具有以下優(yōu)點(diǎn):
[0026]本發(fā)明提供一種晶體管的形成方法，其中，去除犧牲層工藝完成后，在第一阻擋層表面沉積第二阻擋層，所述第二阻擋層與第一阻擋層的形貌互補(bǔ)。第二阻擋層的形成，可以消除第一阻擋層的損傷對(duì)晶體管性能造成的不良影響，阻擋后續(xù)填充的金屬層中的金屬離子擴(kuò)散進(jìn)入柵介質(zhì)層或半導(dǎo)體襯底內(nèi)，從而減小了漏電流，提高晶體管的可靠性。這是因?yàn)?，去除犧牲層工藝完成后，第一阻擋層受到損傷，其剖面形貌為中間薄兩邊厚，而現(xiàn)有技術(shù)中，直接在第一阻擋層表面形成金屬層，金屬層中的離子會(huì)通過(guò)第一阻擋層較薄的位置擴(kuò)散進(jìn)入柵介質(zhì)層或半導(dǎo)體襯底中。
[0027]進(jìn)一步的，本發(fā)明實(shí)施例中，采用物理氣相沉積工藝形成第二阻擋層，所述第二阻擋層位于去除犧牲層后的第一阻擋層表面，工藝簡(jiǎn)單，且能顯著提高晶體管的電學(xué)性能。具體的，利用物理氣相沉積本身具備的特性，形成剖面形貌為中間厚兩邊薄的第二阻擋層，所述第二阻擋層的形貌與第一阻擋層形貌互補(bǔ)。
[0028]形成的第二阻擋層表面與半導(dǎo)體襯底表面平行，有助于后續(xù)形成的金屬層與阻擋層接觸面提供良好的界面態(tài)。因此本發(fā)明實(shí)施例提供的晶體管的形成方法，形成的金屬層致密度高，可以有效減小金屬柵極的電阻率，減少晶體管漏電流，且良好的界面態(tài)可以有效改善金屬柵極的功函數(shù)，提高晶體管的驅(qū)動(dòng)性能。
[0029]本發(fā)明還提供一種晶體管，其中，晶體管結(jié)構(gòu)性能優(yōu)越，采用了在第一阻擋層表面疊加第二阻擋層的結(jié)構(gòu)，且所述第二阻擋層與第一阻擋層形貌互補(bǔ)，第一阻擋層和第二阻擋層的疊加結(jié)構(gòu)表面平坦且厚度均勻，可以阻擋晶體管中易擴(kuò)散的離子擴(kuò)散到柵介質(zhì)層中，使晶體管的可靠性得到提高。
[0030]進(jìn)一步的，在第一阻擋層表面疊加第二阻擋層的結(jié)構(gòu)，不但第一阻擋層能夠阻擋晶體管中易擴(kuò)散的離子，所述第二阻擋層可以進(jìn)一步阻擋金屬層中的金屬離子擴(kuò)散進(jìn)入柵介質(zhì)層或半導(dǎo)體襯底內(nèi)，且第一阻擋層和第二阻擋層的疊加結(jié)構(gòu)表面平坦厚度均勻，為金屬層提供了良好的界面態(tài)，后續(xù)形成的金屬層的致密度高，有利于減小晶體管的柵極電阻率，改善晶體管的功函數(shù)，使得晶體管的漏電流小，可靠性高，晶體管性能更優(yōu)越。

【專利附圖】

【附圖說(shuō)明】
[0031]圖1為一實(shí)施例的晶體管形成方法的流程示意圖；
[0032]圖2至圖11為本發(fā)明另一實(shí)施例晶體管形成過(guò)程的剖面結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0033]由【背景技術(shù)】可知，現(xiàn)有技術(shù)形成晶體管的工藝存在可靠性低和漏電流大等問(wèn)題。
[0034]為此，對(duì)晶體管形成工藝進(jìn)行研究，發(fā)現(xiàn)晶體管形成工藝包括如下步驟，請(qǐng)參考圖1:步驟S1、提供半導(dǎo)體襯底；步驟S2、在所述半導(dǎo)體襯底表面依次形成柵介質(zhì)層、位于柵介質(zhì)層表面的阻擋層和位于阻擋層表面的犧牲層；步驟S3、在所述半導(dǎo)體襯底表面形成層間介質(zhì)層，所述層間介質(zhì)層的表面與所述犧牲層頂部平齊；步驟S4、去除犧牲層，形成凹槽；步驟S5、在所述凹槽內(nèi)形成覆蓋阻擋層且填充滿凹槽的金屬層，所述金屬層表面與層間介質(zhì)層頂部齊平。
[0035]針對(duì)晶體管的形成工藝進(jìn)行進(jìn)一步的研究，發(fā)現(xiàn)去除犧牲層工藝完成后，阻擋層受到損傷，阻擋層的形貌為中間薄兩邊厚。在受損的阻擋層表面形成填充滿凹槽的金屬層，形成的晶體管漏電流大，并且晶體管可靠性和穩(wěn)定性降低，造成晶體管電學(xué)性能差。
[0036]具體的，去除犧牲層的工藝采用干法刻蝕。由于犧牲層兩側(cè)是不需要被刻蝕的材料，刻蝕中的刻蝕氣體與不被刻蝕的材料發(fā)生碰撞會(huì)向犧牲層中間位置(“中間位置”是以犧牲層兩側(cè)不被刻蝕的材料所在兩個(gè)位置為參考點(diǎn)的)擴(kuò)散，導(dǎo)致犧牲層中間位置的刻蝕氣體流量最大，因此犧牲層中間位置刻蝕速率最快。
[0037]此外，刻蝕工藝的時(shí)間難以掌控，在刻蝕犧牲層時(shí)會(huì)造成對(duì)阻擋層的過(guò)刻蝕，且各方向刻蝕氣體流量不一致(中間位置刻蝕氣體流量最大)，因此，對(duì)阻擋層的過(guò)刻蝕主要集中在阻擋層的中間位置?？涛g工藝完成后，阻擋層的剖面形貌為中間薄兩邊厚。
[0038]后續(xù)在阻擋層表面填充金屬層后，金屬層中的金屬離子較易擴(kuò)散，若阻擋層的剖面形貌為中間薄兩邊厚，則金屬層中的金屬離子比較容易從阻擋層中間位置擴(kuò)散至柵介質(zhì)層中，甚至擴(kuò)散至半導(dǎo)體襯底內(nèi)，導(dǎo)致晶體管可靠性降低，造成嚴(yán)重的漏電流。
[0039]另外，在中間薄兩邊厚的阻擋層表面形成填充滿凹槽的金屬層，會(huì)造成金屬層的材料在阻擋層兩側(cè)位置堆積，導(dǎo)致形成的金屬層致密度低，金屬層和阻擋層間界面出現(xiàn)空隙，且金屬層的厚度不均，導(dǎo)致金屬柵極電阻率發(fā)生改變，使所得到的晶體管柵極漏電流增大，晶體管的可靠性降低及電學(xué)性能變差。
[0040]為解決上述問(wèn)題，本發(fā)明提供一種優(yōu)化的晶體管形成方法，在所述柵介質(zhì)層表面形成第一阻擋層；去除犧牲層工藝完成后，在所述第一阻擋層表面形成第二阻擋層，且所述第二阻擋層的形貌與第一阻擋層形貌互補(bǔ)。所述第二阻擋層可以有效阻擋金屬層中的金屬離子擴(kuò)散進(jìn)入柵介質(zhì)層或半導(dǎo)體襯底內(nèi)，且為金屬層的形成提供良好的界面態(tài)，從而減小晶體管柵極的電阻率，減小晶體管的漏電流，提高晶體管的可靠性及電學(xué)性能。
[0041]本發(fā)明還提供一種優(yōu)化的晶體管，在柵介質(zhì)層表面形成有第一阻擋層，在第一阻擋層表面形成有第二阻擋層，所述第二阻擋層形貌與第一阻擋層形貌互補(bǔ)。所述晶體管的柵極電阻率低，晶體管的漏電流小，且晶體管的具有較高的可靠性。
[0042]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說(shuō)明。
[0043]圖2至圖11為本發(fā)明一實(shí)施例晶體管形成過(guò)程的剖面結(jié)構(gòu)示意圖。
[0044]請(qǐng)參考圖2，提供半導(dǎo)體襯底100，在所述半導(dǎo)體襯底100表面形成介質(zhì)層(未標(biāo)示)。
[0045]所述半導(dǎo)體襯底100為單晶硅、多晶硅、非晶硅或絕緣體上的硅其中的一種；所述半導(dǎo)體襯底100也可以為Si襯底、Ge襯底、GeSi襯底或GaAs襯底。
[0046]所述半導(dǎo)體襯底100表面還可以形成若干外延界面層或應(yīng)變層以提高晶體管的電學(xué)性能。
[0047]本實(shí)施例中，所述半導(dǎo)體襯底100為Si襯底。
[0048]作為另一個(gè)實(shí)施例，在所述半導(dǎo)體襯底100內(nèi)還可以形成隔離結(jié)構(gòu)，防止不同晶體管之間電學(xué)連接。所述隔離結(jié)構(gòu)的填充材料可以為氧化硅、氮化硅或氮氧化硅中的一種或幾種。
[0049]還需要說(shuō)明的是，所述半導(dǎo)體襯底100包括NMOS區(qū)域或PMOS區(qū)域中的一種或兩種。本實(shí)施例以所述半導(dǎo)體襯底100只包括NMOS區(qū)域作示范性說(shuō)明。
[0050]所述介質(zhì)層用于后續(xù)形成柵介質(zhì)層。
[0051]所述介質(zhì)層可以為單層結(jié)構(gòu)，所述介質(zhì)層也可以為多層結(jié)構(gòu)。
[0052]本實(shí)施例中,所述介質(zhì)層為多層結(jié)構(gòu)。所述介質(zhì)層包括:位于半導(dǎo)體襯底100表面的第一介質(zhì)層101、位于第一介質(zhì)層101表面的第二介質(zhì)層102。
[0053]所述第一介質(zhì)層101用于后續(xù)形成柵介質(zhì)層中的界面層。所述第二介質(zhì)層102用于后續(xù)形成柵介質(zhì)層中的柵氧化層。
[0054]所述界面層可以作為擴(kuò)散阻擋層，阻止半導(dǎo)體襯底100內(nèi)的離子擴(kuò)散至柵介質(zhì)層中。具體的，在晶體管形成工藝中，會(huì)對(duì)半導(dǎo)體襯底100進(jìn)行摻雜，如η阱工藝、P阱工藝或小離子注入工藝等工藝過(guò)程。在晶體管形成過(guò)程中，受熱處理等工藝影響，半導(dǎo)體襯底100內(nèi)的摻雜離子會(huì)擴(kuò)散至柵氧化層內(nèi)，影響晶體管的電學(xué)性能。
[0055]所述界面層也可以作為界面阻擋層，阻止后續(xù)形成的柵氧化層中的材料與半導(dǎo)體襯底100表面發(fā)生不期望的界面反應(yīng)，該界面反應(yīng)會(huì)影響柵極的電氣性能。
[0056]所述第一介質(zhì)層101的材料為氧化硅或氮氧化硅，所述第一介質(zhì)層101的厚度為5埃至15埃。
[0057]所述第二介質(zhì)層102的材料可以為氧化硅或氮氧化硅。
[0058]所述第二介質(zhì)層102的材料也可以為高k介質(zhì)材料(高k介質(zhì)材料指的是相對(duì)介電常數(shù)k大于3.9 (即S12的相對(duì)介電常數(shù))的材料)。高k介質(zhì)材料作為第二介質(zhì)層102的材料，能有效的減小柵極電流泄漏問(wèn)題。
[0059]高k 介質(zhì)材料可以為 HfO2、HfS1, HfS1N、HfTaO, HfT1, HfZrO, ZrO2、Al2O3'HfO2-Al2O3合金等高k介質(zhì)材料。
[0060]所述第二介質(zhì)層102的形成工藝可以為:化學(xué)氣相沉積、物理氣相沉積或原子層沉積。
[0061]本實(shí)施例中，所述第二介質(zhì)層102的材料為HfO2，所述HfO2的形成工藝為原子層沉積，所述第二介質(zhì)層102厚度為5埃至30埃。
[0062]本發(fā)明其他實(shí)施例中，所述介質(zhì)層為單層結(jié)構(gòu)，所述介質(zhì)層包括位于半導(dǎo)體襯底100表面的第二介質(zhì)層102。
[0063]請(qǐng)參考圖3，在第二介質(zhì)層102表面形成阻擋層103。
[0064]阻擋層103用于后續(xù)形成第一阻擋層。
[0065]所述第一阻擋層的作用:一是阻擋金屬層中的金屬離子擴(kuò)散至柵介質(zhì)層和半導(dǎo)體襯底100內(nèi)，提高晶體管可靠性，避免出現(xiàn)嚴(yán)重的漏電流；二是做刻蝕停止層，保護(hù)柵介質(zhì)層在后續(xù)去除犧牲層的工藝期間不受損傷，避免因刻蝕選擇比不高造成的對(duì)柵介質(zhì)層進(jìn)行刻蝕；三是阻擋去除犧牲層工藝中的離子進(jìn)入柵介質(zhì)層中，提高柵介質(zhì)層的可靠性；四是阻止后續(xù)金屬層與柵介質(zhì)層之間的發(fā)生不期望的反應(yīng)；五是可以作為金屬柵極功函數(shù)層，調(diào)節(jié)晶體管的閾值電壓，提高晶體管的驅(qū)動(dòng)性能。
[0066]所述阻擋層103的形成工藝為化學(xué)氣相沉積、物理氣相沉積或原子層沉積。
[0067]所述阻擋層103可以為單層結(jié)構(gòu)或多層結(jié)構(gòu)。所述阻擋層103的材料為金屬氮化物、金屬硅氮化物或金屬鋁氮化物中的一種或幾種。
[0068]具體的，所述阻擋層103 的材料為 WN、HfN, TiN, TaN, MoN, TiSiN, TaSiN, MoSiN,RuSiN, TaAlN, TiAlN, WAlN 或 MoAlN 中的一種或幾種。
[0069]作為一個(gè)實(shí)施例，所述阻擋層103的材料為TiN。所述阻擋層103的厚度為15埃至50埃。
[0070]請(qǐng)參考圖4，在所述阻擋層103表面形成厚膜104。
[0071]所述厚膜104用于后續(xù)形成犧牲層。所述厚膜104的厚度決定了晶體管金屬柵極結(jié)構(gòu)的高度。
[0072]所述厚膜104的形成工藝可以為化學(xué)氣相沉積、物理氣相沉積、原子層沉積等工藝。
[0073]本實(shí)施例中，所述厚膜104的材料為多晶硅。所述厚膜104的厚度為300埃至600埃。
[0074]請(qǐng)參考圖5，在半導(dǎo)體襯底100表面形成替代柵極結(jié)構(gòu)110。
[0075]本實(shí)施例中，所述替代柵極結(jié)構(gòu)110的形成工藝為:在厚膜104上形成光刻膠層；對(duì)光刻膠層進(jìn)行曝光顯影，形成柵極圖形；以圖案化光刻膠層為掩膜，刻蝕厚膜104、阻擋層103、第二介質(zhì)層102和第一介質(zhì)層101至露出半導(dǎo)體襯底100，形成替代柵極結(jié)構(gòu)110。所述替代柵極結(jié)構(gòu)110包括:位于半導(dǎo)體襯底100表面的柵介質(zhì)層(未標(biāo)示)、位于柵介質(zhì)層表面的第一阻擋層113和位于第一阻擋層113表面的犧牲層114。
[0076]在另一個(gè)實(shí)施例中，所述替代柵極結(jié)構(gòu)110的形成工藝還包括步驟:在厚膜104和光刻膠層間形成隔離層，所述隔離層材料可以為氮化鈦。
[0077]所述隔離層可以防止光刻膠層與厚膜104直接接觸，在替代柵極結(jié)構(gòu)110表面造成光刻膠的殘留，影響后續(xù)替代柵極結(jié)構(gòu)110中犧牲層114的去除。所述隔離層也可以作為后續(xù)去除替代柵極結(jié)構(gòu)110中犧牲層114的掩膜層。
[0078]在本實(shí)施例中,柵介質(zhì)層包括:位于半導(dǎo)體襯底100表面的界面層111和位于界面層111表面的柵氧化層112。
[0079]在本發(fā)明其他實(shí)施例中，柵介質(zhì)層包括位于半導(dǎo)體襯底100表面的柵氧化層112。
[0080]請(qǐng)參考圖6，在半導(dǎo)體襯底100表面形成側(cè)墻105，所述側(cè)墻105位于替代柵極結(jié)構(gòu)I1兩側(cè)。
[0081]所述側(cè)墻105的材料為氧化硅、碳化硅、氮化硅或者氮氧化硅。在另一實(shí)例中，所述側(cè)墻105為氧化硅-氮化硅的堆疊結(jié)構(gòu)，或者為氧化硅-氮化硅-氧化硅的堆疊結(jié)構(gòu)。
[0082]所述側(cè)墻105的主要作用為:保護(hù)替代柵極結(jié)構(gòu)110中界面層111、柵氧化112和第一阻擋層113，使其在后續(xù)進(jìn)行蝕刻或離子注入時(shí)不受損傷。
[0083]本實(shí)施例中，側(cè)墻105的形成工藝為化學(xué)氣相沉積法。具體的:用化學(xué)氣相沉積法在半導(dǎo)體襯底100上及替代柵極結(jié)構(gòu)110周圍形成側(cè)墻層；用回刻蝕工藝刻蝕側(cè)墻層至露出半導(dǎo)體襯底100和替代柵極結(jié)構(gòu)110頂部。
[0084]需要說(shuō)明的是，側(cè)墻105的形成是可選的而非必需的。
[0085]請(qǐng)參考圖7，以替代柵極結(jié)構(gòu)110和替代柵極結(jié)構(gòu)110兩側(cè)的側(cè)墻105為掩膜，對(duì)半導(dǎo)體襯底100進(jìn)行重?fù)诫s形成晶體管的漏極200和源極300。形成晶體管的漏極200和源極300的工藝可以為離子注入工藝。
[0086]在一個(gè)實(shí)施例中，所述半導(dǎo)體襯底100只包括NMOS區(qū)域時(shí)，向半導(dǎo)體襯底100內(nèi)離子注入P或As等η型離子，形成NMOS漏極和源極。
[0087]在另一實(shí)施例中，所述半導(dǎo)體襯底100只包括PMOS區(qū)域時(shí)，向半導(dǎo)體襯底100內(nèi)離子注入B或In等P型離子，形成PMOS漏極和源極。
[0088]在其他實(shí)施例中，所述半導(dǎo)體襯底100包括NMOS區(qū)域和PMOS區(qū)域，向半導(dǎo)體襯底100內(nèi)NMOS區(qū)域離子注入P或As等η型離子，形成NMOS漏極和源極；向半導(dǎo)體襯底100內(nèi)PMOS區(qū)域離子注入B或In等P型離子，形成PMOS漏極和源極。
[0089]需要說(shuō)明的是，在進(jìn)行重?fù)诫s形成漏極200和源極300之前，還可以在半導(dǎo)體襯底100內(nèi)形成輕摻雜漏源極(LDD);漏極200和源極300的區(qū)域內(nèi)也可以填充應(yīng)力材料，提高溝道區(qū)對(duì)晶體管的應(yīng)力作用，從而提高晶體管的開關(guān)速度。
[0090]在形成晶體管的漏極200和源極300后，可以實(shí)施一種或多種退火工藝，使漏極200和源極300內(nèi)注入離子實(shí)現(xiàn)橫向擴(kuò)散和縱向擴(kuò)散，該退火工藝也可以提高柵氧化層112的材料質(zhì)量，提高晶體管可靠性。退火工藝包括熱退火工藝、激光退火工藝或其他適合退火工藝。退火工藝的溫度范圍為600度至1200度。
[0091]請(qǐng)參考圖8，在半導(dǎo)體襯底100表面形成層間介質(zhì)層107，所述層間介質(zhì)層107表面與所述替代柵極結(jié)構(gòu)110頂部平齊。
[0092]所述層間介質(zhì)層107的材料可以為氧化硅、含碳氧化物或氮氧化硅等。
[0093]所述層間介質(zhì)層107的形成方法為化學(xué)氣相沉積法、原子層沉積法或熱氧化法等。采用化學(xué)機(jī)械研磨(CMP)方法研磨層間介質(zhì)層107至露出替代柵極結(jié)構(gòu)110頂部。
[0094]本實(shí)施例中，所述層間介質(zhì)層107的材料為氧化硅，形成所述層間介質(zhì)層107的方法為化學(xué)氣相沉積法。
[0095]請(qǐng)參考圖9，去除替代柵極結(jié)構(gòu)110中的犧牲層114 (請(qǐng)參考圖8)，形成凹槽108。
[0096]去除犧牲層114形成所述凹槽108的工藝為干法刻蝕。采用干法刻蝕時(shí)，刻蝕氣體為 CF4、HBr、Cl2, HCl、02、N2' He、Ar、CHF3> NF3 或 SF6 中的一種或幾種。
[0097]本實(shí)施例中，去除替代柵極結(jié)構(gòu)110中的犧牲層114的工藝參數(shù)為:刻蝕氣體為HBr, 02、Cl2和He，刻蝕反應(yīng)腔室壓強(qiáng)為2毫托至50毫托，刻蝕的源功率為200瓦至2000瓦，刻蝕加偏壓功率為10瓦至100瓦，HBr流量為50sccm至500sccm, O2流量為2sccm至20sccm, Cl2 流量為 1sccm 至 300sccm, He 流量為 50sccm 至 500sccm。
[0098]具體的，在層間介質(zhì)層107和替代柵極結(jié)構(gòu)110表面形成掩膜層，在掩膜層表面形成有圖形化的光刻膠層，所述圖形化的光刻膠層具有對(duì)應(yīng)替代柵極結(jié)構(gòu)110的第一開口 ；以所述光刻膠層為掩膜，刻蝕所述掩膜層，形成對(duì)應(yīng)替代柵極結(jié)構(gòu)110的第二開口 ；以所述圖形化的光刻膠層和掩膜層為掩膜，去除所述替代柵極結(jié)構(gòu)110中的犧牲層，形成凹槽108，在露出第一阻擋層113表面后停止刻蝕，去除掩膜層和光刻膠層。
[0099]刻蝕工藝完成后，第一阻擋層113受到損傷。具體的，第一阻擋層113表面出現(xiàn)了凹陷，凹槽108中間位置的第一阻擋層113表面凹陷現(xiàn)象最嚴(yán)重，第一阻擋層113的剖面形狀為中間薄兩邊厚。
[0100]造成第一阻擋層113受到損傷的原因如下:
[0101]去除犧牲層114形成凹槽108的工藝為干法刻蝕工藝。理想情況下的干法刻蝕工藝，可以精準(zhǔn)的掌握刻蝕時(shí)間，刻蝕的停止位置為預(yù)先設(shè)想的位置。而實(shí)際的刻蝕工藝中，難以精準(zhǔn)的掌控刻蝕停止時(shí)間，導(dǎo)致出現(xiàn)過(guò)刻蝕現(xiàn)象，因此去除犧牲層114工藝完成后，第一阻擋層113被部分刻蝕。
[0102]在一個(gè)實(shí)施例中，替代柵極結(jié)構(gòu)110兩側(cè)形成有側(cè)墻105。犧牲層114兩側(cè)的側(cè)墻105的材料為不需要被刻蝕的材料，因此，在去除犧牲層114采用刻蝕工藝時(shí)，刻蝕氣體與側(cè)墻105發(fā)生碰撞后，刻蝕氣體具有向犧牲層114中間位置(“中間位置”是以側(cè)墻105所在兩個(gè)位置為參考點(diǎn)的)運(yùn)動(dòng)的動(dòng)量。因此，在犧牲層114中間位置的刻蝕氣體流量最大，刻蝕速率最快，而靠近側(cè)墻105的位置刻蝕氣體流量最小，刻蝕速率最小。刻蝕速率的不同導(dǎo)致刻蝕完成后，刻蝕速率大的位置出現(xiàn)凹陷，導(dǎo)致去除犧牲層114工藝完成后，第一阻擋層113的剖面形貌為中間薄兩邊厚。
[0103]在本發(fā)明其他實(shí)施例中，替代柵極結(jié)構(gòu)110兩側(cè)不形成側(cè)墻，犧牲層114兩側(cè)為層間介質(zhì)層107。而犧牲層114兩側(cè)的層間介質(zhì)層107的材料為不需要被刻蝕的材料，去除犧牲層114形成凹槽108后，第一阻擋層113的剖面形貌也為中間薄兩邊厚。
[0104]需要說(shuō)明的是，在另一個(gè)實(shí)施例中，所述半導(dǎo)體襯底100包括NMOS區(qū)域和PMOS區(qū)域。去除NMOS區(qū)域替代柵極結(jié)構(gòu)中犧牲層的工藝步驟，去除PMOS區(qū)域替代柵極結(jié)構(gòu)中犧牲層的工藝步驟，兩個(gè)工藝步驟可以同時(shí)進(jìn)行，也可以分開進(jìn)行。
[0105]請(qǐng)參考圖10，在所述凹槽108內(nèi)形成覆蓋第一阻擋層113的第二阻擋層115，所述第二阻擋層115具有與第一阻擋層113互補(bǔ)的形貌。
[0106]第二阻擋層115的主要作用為消除第一阻擋層113的損傷。去除犧牲層114后，第一阻擋層113的剖面形貌為中間薄兩邊厚，會(huì)造成嚴(yán)重的漏電流，導(dǎo)致晶體管可靠性和電學(xué)性能降低。
[0107]晶體管可靠性及電學(xué)性能低的原因?yàn)?后續(xù)的工藝過(guò)程中，會(huì)在凹槽108內(nèi)形成填充滿凹槽108的金屬層，金屬層的材料中有易擴(kuò)散的金屬離子。若金屬層直接在去除犧牲層114后的第一阻擋層113的表面形成，因第一阻擋層113具有中間薄兩邊厚的剖面形貌，則金屬層中的金屬離子很容易通過(guò)第一阻擋層113中間厚度較薄的位置，擴(kuò)散至柵氧化層112中，甚至擴(kuò)散至半導(dǎo)體襯底100內(nèi)，造成晶體管的漏電流顯著增大，嚴(yán)重影響晶體管的電學(xué)性能。
[0108]此外，第一阻擋層113中間薄兩邊厚的剖面形貌，容易造成后續(xù)填充滿凹槽108的金屬層的材料在第一阻擋層113兩側(cè)位置堆積，形成的金屬層致密度低，金屬層和第一阻擋層113接觸面出現(xiàn)空隙，導(dǎo)致金屬柵極電阻率變大，漏電流增大，晶體管的可靠性降低，使器件電學(xué)性能變差。
[0109]本發(fā)明的實(shí)施例中，去除犧牲層114形成凹槽108工藝完成后，在第一阻擋層113表面形成第二阻擋層115，所述第二阻擋層115與去除犧牲層114后的第一阻擋層113具有互補(bǔ)的形貌。后續(xù)金屬層中的金屬離子難以通過(guò)第二阻擋層115和第一阻擋層113擴(kuò)散至柵氧化層112或半導(dǎo)體襯底100內(nèi)，第二阻擋層115的形成可以有效的解決第一阻擋層113中間薄兩邊厚形貌造成的離子擴(kuò)散問(wèn)題。
[0110]所述第二阻擋層115的材料為金屬氮化物、金屬硅氮化物或金屬鋁氮化物。
[0111]具體的，所述第二阻擋層115 的材料為 WN、HfN, TiN、TaN、MoN、TiSiN, TaSiN,MoSiN, RuSiN, TaAlN, TiAlN, WAlN 或 MoAlN 中的一種或幾種。
[0112]在本實(shí)施例中，第二阻擋層115的材料為TiN。所述第二阻擋層115的厚度為5埃至20埃。
[0113]由于第一阻擋層113為中間薄兩邊厚的形貌，需要形成具有中間厚兩邊薄形貌的第二阻擋層115，所述第二阻擋層115與第一阻擋層113正好具有互補(bǔ)的形貌，使得第二阻擋層115表面與半導(dǎo)體襯底100表面平行。
[0114]在本實(shí)施例中，第二阻擋層115的形成工藝為物理氣相沉積。
[0115]采用物理氣相沉積工藝形成第二阻擋層115的材料TiN，沉積工藝的濺射靶材為Ti靶材，沉積的反應(yīng)氣體為N2，對(duì)沉積反應(yīng)腔室加電場(chǎng)激勵(lì)Ti靶材后，從Ti靶材中濺射出Ti，從而在凹槽108內(nèi)的第二阻擋層115表面形成反應(yīng)物TiN。
[0116]本發(fā)明實(shí)施例中，所述凹槽108為窄溝槽結(jié)構(gòu)，在窄溝槽結(jié)構(gòu)內(nèi)進(jìn)行物理氣相沉積工藝時(shí)，沉積的反應(yīng)物TiN與窄溝槽側(cè)壁發(fā)生碰撞，會(huì)獲得遠(yuǎn)離窄溝槽側(cè)壁的動(dòng)量，因此，凹槽108中間位置(“中間位置”是以凹槽側(cè)壁所在位置為參考點(diǎn)的)的反應(yīng)物TiN的量最多，形成的第二阻擋層115在凹槽108中間位置具有最大的厚度，而靠近凹槽108側(cè)壁的第二阻擋層115厚度最薄。形成的第二阻擋層115的剖面形貌為中間厚兩邊薄。
[0117]采用物理氣相沉積法形成第二阻擋層115的形貌可以與去除犧牲層后的第一阻擋層113形貌互補(bǔ)。
[0118]在本實(shí)施例中，形成所述第二阻擋層115的物理氣相沉積工藝參數(shù)為:沉積反應(yīng)腔室的氣體為N2，沉積功率為500瓦至3000瓦，反應(yīng)腔室壓強(qiáng)為5毫托至80毫托，沉積氣體N2的流量為20sccm至lOOsccm。
[0119]請(qǐng)參考圖11，在所述第二阻擋層115表面形成填充滿所述凹槽108(請(qǐng)參考圖10)的金屬層116，且所述金屬層116的表面與層間介質(zhì)層107頂部平齊。
[0120]所述金屬層116的形成工藝可以為化學(xué)氣相沉積、物理氣相沉積或原子層沉積等工藝。
[0121]所述金屬層116可以為單層結(jié)構(gòu)，也可以為多層堆疊結(jié)構(gòu)。
[0122]作為一個(gè)實(shí)施例，所述金屬層116為單層結(jié)構(gòu)，所述金屬層116包括位于第二阻擋層115表面的金屬體層。
[0123]作為一較佳實(shí)施例，所述金屬層116為多層堆疊結(jié)構(gòu)，所述金屬層116包括:位于第二阻擋層115表面的擴(kuò)散阻擋層，位于擴(kuò)散阻擋層表面的功函數(shù)層，位于功函數(shù)層表面的金屬體層。
[0124]所述擴(kuò)散阻擋層能阻擋金屬層中的離子擴(kuò)散至層間介質(zhì)層107或柵氧化層112中，提高晶體管的穩(wěn)定性。需要說(shuō)明的是，所述擴(kuò)散阻擋層的形成是可選的而非必需的。
[0125]所述擴(kuò)散阻擋層的材料為TiN、TaN, TiAlN, TaAlN, TaSiN或TiSiN中的一種或幾種。
[0126]為了改善金屬柵極的功函數(shù)以提高晶體管的驅(qū)動(dòng)性能，所述金屬層116還可以包括位于擴(kuò)散阻擋層表面的功函數(shù)層。需要說(shuō)明的是，所述功函數(shù)層的形成是可選的而非必需的。
[0127]所述功函數(shù)層的材料為Ti或Ta的金屬氮化物、金屬硅氮化物或金屬鋁氮化物。具體的，所述功函數(shù)層的材料可以為TiN、TaN, TaSiN, TiSiN, TaAlN或TiAlN中的一種或幾種。
[0128]所述金屬體層的材料為Al、Cu、Ag、Au、Pt、N1、T1、TiN、TaN, Ta、TaC、TaSiN、W、WN或WSi中的一種或多種。
[0129]本實(shí)施例中，采用化學(xué)機(jī)械拋光(CMP)的方法進(jìn)行金屬層116的平坦化工藝，使金屬層116的表面與層間介質(zhì)層107頂部平齊。
[0130]需要說(shuō)明的是，本發(fā)明的形成方法形成的晶體管可以為NMOS晶體管、PMOS晶體管或CMOS晶體管，不應(yīng)過(guò)分限制本發(fā)明的保護(hù)類型。
[0131]綜上，本發(fā)明提供的晶體管的形成方法的技術(shù)方案具有以下優(yōu)點(diǎn):
[0132]本發(fā)明實(shí)施例中，在柵介質(zhì)層表面形成第一阻擋層。第一阻擋層可以作為柵介質(zhì)層的保護(hù)層，避免去除犧牲層的刻蝕工藝對(duì)柵介質(zhì)層進(jìn)行刻蝕，阻擋刻蝕工藝中的離子進(jìn)入柵介質(zhì)層中，也可以阻擋金屬層中的金屬離子擴(kuò)散至柵介質(zhì)層或半導(dǎo)體襯底內(nèi)，從而提高晶體管的電學(xué)性能和可靠性；第一阻擋層也可以作為金屬柵極的功函數(shù)層，改善晶體管的閾值電壓，提聞晶體管的驅(qū)動(dòng)能力。
[0133]進(jìn)一步的，本發(fā)明實(shí)施例中形成的第二阻擋層形貌與去除犧牲層后的第一阻擋層形貌互補(bǔ)。第二阻擋層的剖面形貌為中間厚兩邊薄，有效的阻擋了金屬層中的金屬離子擴(kuò)散至柵介質(zhì)層和半導(dǎo)體襯底內(nèi)，降低了晶體管的漏電流，提高了晶體管的可靠性；且在中間厚兩邊薄的第二阻擋層表面形成填充滿凹槽的金屬層，填充的金屬層致密度高，金屬層與阻擋層間具有良好的界面態(tài)，良好的界面態(tài)有利于降低金屬柵極的電阻率，降低晶體管漏電流，優(yōu)化晶體管的電學(xué)性能。
[0134]更進(jìn)一步的，本發(fā)明的實(shí)施例中第二阻擋層的工藝為物理氣相沉積，利用物理氣相沉積工藝本身具備的特性，形成的第二阻擋層的剖面形貌為中間厚兩邊薄。第二阻擋層的形成工藝簡(jiǎn)單，且能顯著提高晶體管的電學(xué)性能。
[0135]本發(fā)明的實(shí)施例還提供一種優(yōu)化的晶體管，請(qǐng)繼續(xù)參考圖11，包括:
[0136]半導(dǎo)體襯底100，所述半導(dǎo)體襯底100材料為硅、鍺或硅鍺；
[0137]位于半導(dǎo)體襯底100表面的柵介質(zhì)層(未標(biāo)示)，所述柵介質(zhì)層包括位于半導(dǎo)體襯底100表面的界面層111和位于界面層111表面的柵氧化層112。所述柵介質(zhì)層的材料為氧化硅、氮氧化硅或高k材料；
[0138]位于柵氧化層112表面的第一阻擋層113，所述第一阻擋層113的材料為金屬氮化物、金屬硅氮化物或金屬鋁氮化物；
[0139]位于第一阻擋層113表面的第二阻擋層115，所述第二阻擋層115的形貌與第一阻擋層113的形貌互補(bǔ)，所述第二阻擋層115的材料為金屬氮化物、金屬硅氮化物或金屬鋁氮化物；
[0140]位于第二阻擋層115表面的金屬層116。
[0141]位于半導(dǎo)體襯底100表面且位于界面層111、柵氧化層112、第一阻擋層113、第二阻擋層115和金屬層116兩側(cè)的側(cè)墻105，所述側(cè)墻105頂部與金屬層116頂部平齊；
[0142]位于半導(dǎo)體襯底100表面且位于側(cè)墻105兩側(cè)的層間介質(zhì)層107，所述層間介質(zhì)層107表面與金屬層116頂部平齊。
[0143]還包括，位于界面層111、柵氧化層112、第一阻擋層113、第二阻擋層115和金屬層116兩側(cè)的半導(dǎo)體襯底100內(nèi)的漏極200和源極300。
[0144]本發(fā)明具體實(shí)施例中，所述第一阻擋層113的形貌為中間薄兩邊厚，所述第二阻擋層115的形貌為中間厚兩邊薄。所述界面層111的厚度為4埃至10埃，所述柵氧化層112的厚度為10埃至30埃，所述第一阻擋層113的厚度為50埃至100埃，所述第二阻擋層115的厚度為5埃至20埃。
[0145]需要說(shuō)明的是，側(cè)墻105或柵介質(zhì)層中的界面層111的結(jié)構(gòu)是可選的而非必需的，半導(dǎo)體襯底100內(nèi)還可以形成有隔離結(jié)構(gòu)。
[0146]作為一個(gè)實(shí)施例，所述金屬層116為單層結(jié)構(gòu)。
[0147]作為另一個(gè)實(shí)施例，所述金屬層116為多層堆疊結(jié)構(gòu)，包括位于第二阻擋層表面的擴(kuò)散阻擋層、位于擴(kuò)散阻擋層表面的功函數(shù)層和位于功函數(shù)層表面的金屬體層。需要說(shuō)明的是，所述擴(kuò)散阻擋層或所述功函數(shù)層的結(jié)構(gòu)是可選的而非必需的。
[0148]所述擴(kuò)散阻擋層的材料為TiN、TaN, TiAlN, TaAlN, TaSiN或TiSiN中的一種或幾種。
[0149]所述功函數(shù)層的材料為TiN、TaN, TaSiN、TiSiN、TaAlN或TiAlN中的一種或幾種。
[0150]所述金屬體層的材料為Al、Cu、Ag、Au、Pt、N1、T1、TiN、TaN, Ta、TaC、TaSiN、W、WN或WSi中的一種或多種；
[0151]作為一個(gè)實(shí)施例，漏極200和源極300的區(qū)域內(nèi)或半導(dǎo)體襯底100表面形成有應(yīng)力層，所述應(yīng)力層可以提供晶體管作用于溝道區(qū)的應(yīng)力效應(yīng)，提高晶體管的載流子遷移率從而提高晶體管的電學(xué)性能。
[0152]作為一個(gè)實(shí)施例，所述半導(dǎo)體襯底100只包括NMOS區(qū)域，所述晶體管為NMOS晶體管。
[0153]作為另一個(gè)實(shí)施例，所述半導(dǎo)體襯底100只包括PMOS區(qū)域，所述晶體管為PMOS晶體管。
[0154]作為其他實(shí)施例，所述半導(dǎo)體襯底100包括NMOS區(qū)域和PMOS區(qū)域，所述晶體管為CMOS晶體管。
[0155]綜上，本發(fā)明提供的晶體管的技術(shù)方案具有以下優(yōu)點(diǎn):
[0156]晶體管結(jié)構(gòu)性能優(yōu)越，采用了在第一阻擋層表面疊加第二阻擋層的結(jié)構(gòu)，且所述第二阻擋層與第一阻擋層形貌互補(bǔ)，第一阻擋層和第二阻擋層疊加的結(jié)構(gòu)表面平坦且厚度均勻，可以阻擋晶體管中易擴(kuò)散的離子擴(kuò)散到柵介質(zhì)層或半導(dǎo)體襯底內(nèi)，使晶體管的可靠性得到提聞。
[0157]進(jìn)一步的，在第一阻擋層表面疊加第二阻擋層的結(jié)構(gòu)，不但第一阻擋層能夠阻擋晶體管中易擴(kuò)散的離子，所述第二阻擋層可以進(jìn)一步阻擋金屬層中的金屬離子擴(kuò)散進(jìn)入柵介質(zhì)層或半導(dǎo)體襯底內(nèi)，且第一阻擋層和第二阻擋層疊加的結(jié)構(gòu)表面平坦厚度均勻，為金屬層提供了良好的界面態(tài)，后續(xù)形成的金屬層的致密度高，有利于減小晶體管的柵極電阻率，改善晶體管的功函數(shù)，使得晶體管的漏電流小，可靠性高，晶體管性能更優(yōu)越。
[0158]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種晶體管的形成方法，其特征在于，包括: 提供半導(dǎo)體襯底； 在所述半導(dǎo)體襯底表面依次形成柵介質(zhì)層、位于柵介質(zhì)層表面的第一阻擋層和位于第一阻擋層表面的犧牲層； 在所述半導(dǎo)體襯底表面形成層間介質(zhì)層，所述層間介質(zhì)層表面與所述犧牲層頂部平齊； 去除所述犧牲層，形成凹槽； 在所述凹槽內(nèi)形成覆蓋第一阻擋層的第二阻擋層，所述第二阻擋層的形貌與去除所述犧牲層后的第一阻擋層形貌互補(bǔ)； 在所述第二阻擋層表面形成填充滿凹槽的金屬層，所述金屬層表面與層間介質(zhì)層頂部平齊。
2.根據(jù)權(quán)利要求1所述的晶體管的形成方法，其特征在于，去除所述犧牲層后，第一阻擋層的剖面形貌為中間薄兩邊厚。
3.根據(jù)權(quán)利要求1所述的晶體管的形成方法，其特征在于，所述第二阻擋層的剖面形貌為中間厚兩邊薄。
4.根據(jù)權(quán)利要求1所述的晶體管的形成方法，其特征在于，所述第一阻擋層或第二阻擋層的材料為金屬氮化物、金屬硅氮化物或金屬鋁氮化物。
5.根據(jù)權(quán)利要求4所述的晶體管的形成方法，其特征在于，所述第一阻擋層或第二阻擋層的材料為 WN、HfN, TiN, TaN, MoN, TiSiN, TaSiN, MoSiN, RuSiN, TaAlN, TiAlN, WAlN 或MoAlN中的一種或幾種。
6.根據(jù)權(quán)利要求1所述的晶體管的形成方法，其特征在于，所述第二阻擋層的厚度為5埃至20埃。
7.根據(jù)權(quán)利要求1所述的晶體管的形成方法，其特征在于，所述第二阻擋層的形成工藝為物理氣相沉積。
8.根據(jù)權(quán)利要求5所述的晶體管的形成方法，其特征在于，所述第二阻擋層的材料為TiN時(shí)，所述第二阻擋層的形成工藝參數(shù)為:沉積靶材為Ti靶材，沉積功率500瓦至3000瓦，沉積腔室壓強(qiáng)5毫托至80毫托,沉積氣體N2的流量為20sccm至lOOsccm。
9.根據(jù)權(quán)利要求1所述的晶體管的形成方法，其特征在于，所述柵介質(zhì)層為單層結(jié)構(gòu)或多層結(jié)構(gòu)。
10.根據(jù)權(quán)利要求9所述的晶體管的形成方法，其特征在于，所述柵介質(zhì)層為單層結(jié)構(gòu)時(shí)，柵介質(zhì)層包括位于半導(dǎo)體襯底表面的柵氧化層；所述柵介質(zhì)層為多層結(jié)構(gòu)時(shí)，柵介質(zhì)層包括:位于半導(dǎo)體襯底表面的界面層和位于界面層表面的柵氧化層。
11.根據(jù)權(quán)利要求1所述的晶體管的形成方法，其特征在于，所述柵介質(zhì)層的材料為氧化硅、氮氧化硅或高k介質(zhì)材料。
12.根據(jù)權(quán)利要求1所述的晶體管的形成方法，其特征在于，所述金屬層為單層結(jié)構(gòu)或多層堆疊結(jié)構(gòu)。
13.根據(jù)權(quán)利要求12所述的晶體管的形成方法，其特征在于，所述金屬層為單層結(jié)構(gòu)時(shí)，所述金屬層包括位于第二阻擋層表面的金屬體層；所述金屬層為多層堆疊結(jié)構(gòu)時(shí)，所述金屬層包括:位于第二阻擋層表面的擴(kuò)散阻擋層、位于擴(kuò)散阻擋層表面的功函數(shù)層和位于功函數(shù)層表面的金屬體層。
14.根據(jù)權(quán)利要求13所述的晶體管的形成方法，其特征在于，所述金屬體層的材料為Al、Cu、Ag、Au、Pt、N1、T1、TiN、TaN、Ta、TaC、TaSiN、W、WN 或 WSi 中的一種或多種。
15.—種晶體管，其特征在于，包括: 半導(dǎo)體襯底； 位于半導(dǎo)體襯底表面的柵介質(zhì)層； 位于柵介質(zhì)層表面的第一阻擋層； 位于第一阻擋層表面的第二阻擋層，且所述第二阻擋層的形貌與第一阻擋層形貌互補(bǔ)； 位于第二阻擋層表面的金屬層； 位于半導(dǎo)體襯底表面且位于柵介質(zhì)層、第一阻擋層、第二阻擋層和金屬層兩側(cè)的層間介質(zhì)層，且所述層間介質(zhì)層表面與所述金屬層頂部齊平。
16.根據(jù)權(quán)利要求15所述的晶體管，其特征在于，所述第一阻擋層的剖面形貌為中間薄兩邊厚。
17.根據(jù)權(quán)利要求15所述的晶體管，其特征在于，所述第二阻擋層的剖面形貌為中間厚兩邊薄。
18.根據(jù)權(quán)利要求15所述的晶體管，其特征在于，所述金屬層為單層結(jié)構(gòu)或多層堆疊結(jié)構(gòu)。
19.根據(jù)權(quán)利要去18所述的晶體管，其特征在于，所述金屬層為多層結(jié)構(gòu)時(shí)，所述金屬層包括:位于第二阻擋層表面的擴(kuò)散阻擋層、位于擴(kuò)散阻擋層表面的功函數(shù)層和位于功函數(shù)層表面的金屬體層。
【文檔編號(hào)】H01L29/78GK104299994SQ201310299405
【公開日】2015年1月21日 申請(qǐng)日期:2013年7月16日 優(yōu)先權(quán)日:2013年7月16日
【發(fā)明者】李鳳蓮, 倪景華 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司