用于垂直mosfet的終端布置的制作方法
【專利摘要】本發(fā)明涉及用于垂直MOSFET的終端布置。器件和技術的代表性實施提供了針對晶體管結構的終端布置。晶體管結構的外圍可以包括具有布置為改進晶體管在擊穿或接近擊穿時的性能的特征的凹槽區(qū)域。
【專利說明】用于垂直MOSFET的終端布置

【背景技術】
[0001]晶體管結構可包括在結構有源區(qū)的一個或多個外部邊緣上的終端(terminat1n)區(qū)。在功率晶體管(諸如金屬-氧化物-半導體(MOSFET)器件)的終端區(qū)，在施加高漏極電壓下，發(fā)展高電場區(qū)。一旦該電場達到臨界水平，在高電場區(qū)中的晶體管材料的碰撞電離會生成大量的載流子，導致器件的雪崩擊穿。該雪崩過程發(fā)生時的漏極電壓為器件的擊穿電壓(BVdss)。擊穿電壓是器件的重要特征，特別是當考慮器件的可能應用時。
[0002]在擊穿期間發(fā)展的電場的空間位置和分布也是重要的。例如，在終端區(qū)包括溝槽的器件結構中，高幅度的電場常常發(fā)生在溝槽的角部。該電場能促進載流子注入到絕緣區(qū)附近。當注入的載流子在絕緣區(qū)中被俘獲時，它們可以使俘獲的電荷在這些絕緣區(qū)中積累。這可以導致器件電學參數(shù)(例如擊穿電壓、導通電阻、閾值電壓等等)的漂移。它也能導致在該區(qū)中的絕緣材料在減少的時間內擊穿，或縮短器件的壽命。


【發(fā)明內容】

[0003]根據(jù)本發(fā)明的一個方面，一種晶體管器件，其包括:包括至少一個垂直溝道晶體管單元的有源區(qū)以及電耦合到有源區(qū)的終端區(qū)；半導體層，其被部署在有源區(qū)和終端區(qū)處；柵極絕緣體層，其被部分地部署在垂直溝道晶體管單元的一部分上，并且被部分地部署在終端區(qū)處的半導體層的一部分上；以及場絕緣體層，其被部署在終端區(qū)處的半導體層的另一個部分上，并且在終端區(qū)處的半導體層的其它部分上形成臺階結構。
[0004]根據(jù)本發(fā)明的另一個方面，一種晶體管結構，其包括:晶體管單元陣列，每個晶體管單元都具有體層、溝槽和部署在溝槽中的柵極部分；終端區(qū)，其布置在晶體管單元陣列的外圍，終端區(qū)包括凹槽槽線；場絕緣體部分，其被部署在終端區(qū)處的凹槽槽線上，并形成絕緣體臺階；以及半導體場平板結構，其被部署在絕緣體臺階上。
[0005]根據(jù)本發(fā)明的還有另一個方面，一種方法，其包括:布置晶體管結構的半導體層，該半導體層具有有源區(qū)和相鄰的終端區(qū)，終端區(qū)包括凹槽區(qū)域；在終端區(qū)的凹槽區(qū)域的第一部分處形成場絕緣體層，以形成絕緣體臺階結構；以及在終端區(qū)的凹槽區(qū)域的相鄰的第二部分處形成柵極絕緣體層。
根據(jù)本發(fā)明的還有另一個方面，一種金屬-氧化物-半導體場效應晶體管(MOSFET)器件，其包括:有源區(qū)，其包括第一多個晶體管單元，第一多個晶體管單元中的每個都具有源極區(qū)、溝槽和被部署在溝槽中的柵極結構；終端區(qū)，其包括第二多個晶體管單元，所述第二多個晶體管單元被布置在有源區(qū)的外圍處，并且具有與第一多個晶體管單元的一個或多個晶體管單元的電連接，第二多個晶體管單元的晶體管單元具有基本上等于第一多個晶體管單元的晶體管單元的寬度的寬度；深體區(qū)，其耦合到第二多個晶體管單元的一個或多個晶體管單元，并位于終端區(qū)的外圍處的凹槽槽線；柵極氧化物/場氧化物臺階結構，其被部署在注入深體的預先選擇的部分上；以及半導體場平板結構，其被部署在場氧化物臺階結構和注入深體上。

【專利附圖】

【附圖說明】
[0006]參考附圖詳細描述被陳述。在圖中，參考數(shù)字的最左邊的(多個)位識別參考數(shù)字第一次出現(xiàn)所在的圖。在不同圖中的相同參考數(shù)字的使用指示類似或相同的項。
[0007]對本討論，在圖中圖示的器件和系統(tǒng)被示出為具有多個組件。器件和/或系統(tǒng)的各種實施，如在這里所述，可以包括更少的組件，并仍然留在本公開的范圍內?？商鎿Q地，器件和/或系統(tǒng)的其它實施可以包括附加的組件或所述組件的各種組合，并留在本公開的范圍內。
[0008]圖1是根據(jù)實施的示例晶體管結構的一部分的透視圖。該示例晶體管結構的一部分被示出以突出顯示晶體管結構的邊緣處的細節(jié)。
[0009]圖2是根據(jù)實施的圖1的示例晶體管結構的一部分的剖面視圖。
[0010]圖3是根據(jù)另一個實施的在至少一個單元區(qū)內不具有源極層的圖1的示例晶體管結構的一部分的剖面視圖。
[0011]圖4是根據(jù)實施的包括示例柵極滑槽結構的圖1的示例晶體管結構的一部分的剖面視圖。
[0012]圖5是根據(jù)實施的包括示例溝道停止器結構的圖1的示例晶體管結構的一部分的剖面視圖。
[0013]圖6示出了根據(jù)三個類似的實施的示例晶體管結構的一部分的三個剖面圖。這三個視圖示出了晶體管結構的有源區(qū)中在三個不同的深度上的深體區(qū)域。
[0014]圖7根據(jù)實施示出了圖示在擊穿期間創(chuàng)建的電場強度的兩個曲線圖。第一曲線圖示出了在終端區(qū)中沒有深體的電場，而第二曲線圖示出了在終端區(qū)具有深體的電場。
[0015]圖8根據(jù)實施示出了圖示電場等電勢線的兩個曲線圖。第一曲線圖示出了在終端區(qū)沒有深體的等電勢線，而第二曲線圖示出了在終端區(qū)具有深體的等電勢線。
[0016]圖9是根據(jù)實施的示例晶體管結構的剖面圖，其圖示了離子注入工藝。
[0017]圖10是根據(jù)實施的圖9的示例晶體管結構的剖面圖，其圖示了摻雜擴散工藝。
[0018]圖11是根據(jù)實施的流程圖，其圖示了用于布置晶體管結構的材料以修改擊穿時的電場的示例工藝。

【具體實施方式】
[0019]器件和技術的代表性實施提供了針對晶體管結構的終端布置。晶體管結構的外圍可以包括具有布置為改善晶體管在擊穿或接近擊穿時的性能的特征的凹槽區(qū)域。
[0020]在一個實施中，深體(de印body)被注入到終端區(qū)的凹槽區(qū)域，所述終端區(qū)電連接到晶體管結構的有源區(qū)。深體影響在擊穿期間發(fā)展的電場，導致增加的擊穿電壓和/或跨越終端區(qū)內的絕緣區(qū)的電場的減少。在另一個實施中，深體引起了來自半導體-絕緣體界面的空穴電流路徑的減少或除去。
[0021]在實施中，場平板結構被部署于位于終端區(qū)的凹槽區(qū)域的柵絕緣體/場絕緣體臺階(臺階)上。在各種其它實施中，其它結構可以被包括到終端區(qū)中，并影響在擊穿期間發(fā)展的電場的位置、強度、分布等等。此外，在一些實施中，一個或多個深體區(qū)可以位于晶體管結構的有源單元區(qū)中，并布置以“引導”電流在想要的路徑上。
[0022]用于晶體管終端的各種實施和布置在本公開中討論。參照圖中圖示的示例垂直溝道金屬-氧化物-半導體場效應晶體管(MOSFET)器件來討論技術和器件。然而，這不意圖是限制性的，而是為了討論的容易和圖示的便利。所討論的技術和器件可以應用到各種晶體管器件設計、結構等等(例如金屬-絕緣體-半導體FET (MISFET)、金屬-半導體FET (MESFET)、絕緣柵FET (IGFET)，絕緣柵雙極晶體管(IGBT)、高電子遷移率晶體管(HEMT)或(HFET)、調制摻雜FET (MOFET)等)，以及其它半導體器件(例如半導體二極管等)，并仍然留在本公開的范圍內。為了討論的容易，通用術語“晶體管”這里被用于所有這樣的器件。
[0023]所公開的技術和器件的優(yōu)點是多樣的，并包括:1)最小化到絕緣區(qū)的載流子注入和絕緣區(qū)的載流子俘獲，從而提供器件參數(shù)的改進的穩(wěn)定性；2)更高的器件擊穿電壓；3)減少的擊穿期間的電場；4)擊穿期間的電場的更好的分布；5)減少的跨越絕緣區(qū)的電場；6)對于雪崩空穴電流到體接觸的低電阻路徑；和7)改進的器件壽命和魯棒性。所公開的技術的其它優(yōu)點也可以被呈現(xiàn)。
[0024]下面通過使用多個例子來詳細解釋實施。盡管這里和下面討論的各種實施和例子，但是通過組合單獨的實施和例子的特征和元件。
示例晶體管結構
[0025]圖1為根據(jù)實施的示例晶體管結構100的一部分的透視圖。示例晶體管結構100的該部分圖示了一些晶體管單元102，并突出顯示了晶體管結構100的邊緣處的細節(jié)。在這里描述的關于晶體管結構100的技術、組件和器件并不限于圖1中的圖示，并可以應用到其它晶體管結構設計，而不離開本公開的范圍。在一些情況下，附加的或可替換的組件可以用來實施在這里描述的技術。應當理解的是，晶體管結構100可以被實施為獨立的器件，或者可以被實施為另一個系統(tǒng)(例如與其它組件、系統(tǒng)等集成)的一部分。
[0026]圖1中圖示的晶體管結構100被示出并描述為包括晶體管“單元” 102。示例單元102由虛線輪廓劃界，并被認為包含單個晶體管的大部分或全部組件。例如，單元102可以包括源極區(qū)104、第一漏極區(qū)106、柵極結構108、半導體層112 (也被稱為塊(mass)、體(bulk)、第二漏極區(qū)等)、和體層114 (例如溝道形成層等)，并可作為晶體管操作。然而，在一些實施中，如下所述，單元102可以不包括單個晶體管的全部組件。例如，在一些情況下，單元102可以不具有源極區(qū)104和可以不是可操作的晶體管。這種沒有源極區(qū)104的單元102仍然可包括在特定操作條件下可操作的p-n結二極管。在可替換的實施中，單元102可以包括可替換的或附加的組件，或可以具有不同的邊界。
[0027]晶體管結構100可以包含一個單元102或多個單元102。在一些實施中，多個單元102可以在一個晶體管結構100中一起使用，以最小化成本和管芯面積，同時最大化晶體管結構100的溝道密度。在各種實施中，晶體管結構100可以包括布置成排、陣列等等的多個單元102。因此，單元102可以具有各種形狀，包括條形、多邊形等等。在一些實施中，單元102可以具有不規(guī)則形狀。
[0028]圖2是根據(jù)實施的圖1的示例晶體管結構100的一部分的剖面視圖。為了討論的清晰和容易，并不是圖1中所有的組件都在圖2中圖示。如圖2所示，晶體管結構100可以關于有源區(qū)202和終端區(qū)204被討論。如圖2所圖示的有源區(qū)202和終端區(qū)204的勾畫為了討論的目的被一般化。在各種實施中，有源區(qū)202和/或終端區(qū)204可以包括更多或更少的晶體管結構100。此外，區(qū)(202、204)可以在一個或多個位置重疊。
[0029]在一個實施中，終端區(qū)204被布置在晶體管單元102的陣列的外圍。例如，終端區(qū)204可以位于晶體管結構100的邊緣，如下面進一步所討論。在可替換的實施中，終端區(qū)204可以位于朝向晶體管結構100或單元102的陣列的內部或中心。例如，感測器件等等可以位于晶體管單元102的陣列的中間，而終端區(qū)204可以位于感測器件和晶體管單元102之間。
[0030]在實施中，終端區(qū)204電耦合到有源區(qū)202。在實施中，終端區(qū)204經由源極總線(諸如例如源極總線結構118之類)以及通過半導體層112電耦合到有源區(qū)202。
[0031]如圖1和圖2所示，晶體管結構100可包括一個或多個柵極溝槽110。在各種實施中，柵極溝槽110可以被刻蝕、壓印(imprint)、或另外切割進入晶體管結構100的一層或多層。在實施中，柵極結構108可以部署(例如掩埋、開溝槽、嵌入等)在柵極溝槽110中。在各種實施中，柵極溝槽110和/或柵極結構108可以具有不同的形狀和尺寸。在一些實施中，柵極溝槽110和/或柵極結構108的形狀和尺寸可以影響在電流流動期間發(fā)展的電場的形狀和強度。附加地或可替換地，柵極溝槽110相對于晶體管結構100的體或晶體管結構100的元件的深度可以影響在電流流動期間發(fā)展的電場的形狀和強度。柵極結構108可以由多晶硅或可替換的導電或半導體材料形成。
[0032]在一個實施中，有源區(qū)202包括一個或多個有源晶體管單元102。例如，有源區(qū)202可以包括一個或多個垂直溝道晶體管單元102，其中柵極結構108嵌入到溝槽110中，其中單元包括源極區(qū)104，并且其中單元102用作晶體管。在一個實施中，有源區(qū)包括一個或多個被溝槽110分隔開的臺面(例如堆、臺地等)。在各種實施中，臺面包括單元102。
[0033]在一個實施中，晶體管結構100包括了包括第一多個晶體管單元或臺面的有源區(qū)202。第一多個晶體管單元中的每個都具有有源極區(qū)104、溝槽110和部署在溝槽110中的柵極結構108。在另一個實施例中，晶體管結構100包括了包括第二多個晶體管單元或臺面的終端區(qū)204。第二多個晶體管單元布置在有源區(qū)202的外圍，并與第一多個晶體管單元的一個或多個晶體管單元有電連接。在一個實施中，第二多個晶體管單元的晶體管單元具有基本上等于第一多個晶體管單元的晶體管單元的寬度的寬度。
[0034]如圖2所示，在實施中，晶體管結構100可以包括部署在有源區(qū)202和終端區(qū)204的部分上的源極層104。然而，在另一個實施例中，如圖3所示，晶體管結構100可以包括部署在有源區(qū)202的部分上的源極層104，但是終端區(qū)204可能沒有源極層104。例如，晶體管單元102中的一個或多個可以沒有源極區(qū)104。在這種實施中，不具有源極層104的晶體管單元102并不是有效單元。因此，終端區(qū)204可以包含有效單元和/或無效單元。有效單元包含溝道區(qū)，其可以通過在柵極結構108上施加電壓來切換到導通或低阻狀態(tài)。無效單元并不能通過在柵極結構108上施加電壓來切換到低阻狀態(tài)，但是在其它操作條件下(諸如例如器件的雪崩擊穿、或在反極性條件下操作)仍然可以傳導電流。
[0035]如圖1所示，晶體管結構100也可以包括半導體層112、摻雜體層114、絕緣層116和源極接觸結構118。在各種實施中，柵極溝槽110可以開溝槽到體層114中，并可以部分延伸到半導體層112中。在一個實施中，用于源極接觸結構118的接觸區(qū)由臺面表面中的凹槽形成。在一個例子中，凹槽穿透源極層104和體層114，如圖2所示。在另一個實施中，接觸結構118可以由到臺面的表面的接觸形成，該表面具有包含源極層104的第一一個或多個部分以及在其中體層114延伸到所述表面的第二一個或多個部分。
[0036]在各種實施中，例如半導體層112可以包括P型或η型半導體材料。在該實施例中，源極104和漏極106可以包括相同類型(但是相反極性)的半導體材料，而體層114可以包括相反類型(和相反極性)的半導體材料。半導體區(qū)域可以例如包括硅、鍺、碳化硅、氮化鎵或具有半導體性質的另一個材料的區(qū)。在一些實施中，源極接觸結構118和柵極結構108是導電材料，諸如例如金屬。在其它實施中，柵極結構108可以包括導電的多晶硅材料。因此，絕緣層116包括絕緣材料，諸如氧化硅、二氧化硅、氮氧化硅、或一些其它電絕緣材料。
示例終端布置
[0037]在各種實施中，晶體管結構100可以被設計，使得對于給定的漏極電壓，電場是減少的(導致更高的擊穿電壓)，和/或使得電場被分布以最小化跨越晶體管結構100的絕緣區(qū)的電場。附加地或可替換地，雪崩空穴電流的流動可以設計成跟隨低電阻路徑到體接觸，并且到體接觸的空穴電流和到漏極接觸的電子流動中的一個或兩者被引導，以避免朝向絕緣區(qū)指引的高電場區(qū)。這種引導能最小化到絕緣區(qū)的載流子注入和絕緣區(qū)的載流子俘獲。
[0038]在高施加的漏極偏壓下，控制電場的幅度和/或形狀的設計可以包括晶體管結構100的終端區(qū)204中的終端布置。這可以包括在終端區(qū)204中的結構、材料、幾何形狀等等的使用，諸如注入結和/或在包含溝槽的器件中的溝槽角區(qū)的圓化(rounding)。例如，一個實施包括連接到一個或多個最外面的臺面的邊緣的深體區(qū)。
[0039]如圖1和圖2中所見以及下面進一步所討論，在具有溝槽的一些實施中，可以使用包括最外面溝槽的外面的植入區(qū)的終端布置。例如，終端區(qū)204的半(多個)導體材料可以被刻蝕到與有源單元區(qū)202中的溝槽相同或類似的深度。這能創(chuàng)建出沒有p-n結的基本上平面的終端區(qū)204。在可替換實施中，終端區(qū)204具有半導體表面，該半導體表面比有源區(qū)202內的單元102中的源極體結和/或溝道區(qū)的中部和/或體漏極結位于更深。在一個實施中，終端區(qū)域204具有半導體表面(例如邊緣溝槽)，該半導體表面與有源區(qū)202中的溝槽110相比被開凹槽到更深的深度。
[0040]示例終端布置參考圖1和圖2被描述。如圖1和圖2所示，晶體管結構100在晶體管結構100的外圍或一個或多個邊緣可以具有終端布置。該終端布置可以是在晶體管結構100的有源區(qū)202的一個或多個外面邊緣上的終端區(qū)204的一部分。在一些實施中，終端布置可以限定晶體管結構100的(多個)外面邊緣。在可替換實施中，終端布置可以位于晶體管結構100的(多個)內部或中間部分內，如前所述。例如，終端布置可以將晶體管結構100與諸如傳感器、無源組件、另外的晶體管結構、微電機結構(MEMS)等等之類的其它結構分隔開，從而提供晶體管單元102和位于晶體管結構100的內部部分內的(多個)其它器件之間的區(qū)域。在各種實施中，終端布置可以包括在晶體管結構100的一個或多個外面邊緣或者在晶體管結構100的一個或多個內部區(qū)內的結構、材料、幾何形狀等等。
[0041]一般地，半導體層112從有源區(qū)202延伸到終端區(qū)204。在一個實施中，終端區(qū)204包括凹槽部分或凹槽槽線(trough)。凹槽部分可以描述為向晶體管結構100的邊緣延伸的邊緣溝槽。在一個實施中，邊緣溝槽延伸到晶體管結構位于的芯片的邊緣。
[0042]一般地，體層114部署在有源區(qū)202中的半導體層112的上表面上。在一個實施中，體層114從有源區(qū)202延伸到終端區(qū)204的凹槽部分，形成嵌入部分或深體120，其被布置用于電場保護和/或雪崩電流路徑工程。在各種實施中，在終端區(qū)204中的深體120與在終端區(qū)204的至少一個臺面和/或在有源區(qū)202的至少一個臺面直接電接觸。
[0043]在可替換的實施中，與深體區(qū)120相鄰的在終端區(qū)204的臺面可以制作成具有或不具有有源源極區(qū)104。除去有源區(qū)104可以導致除去最外面臺面中的寄生雙極晶體管，并且這能增加最外面臺面的雪崩電流能力。在另一個實施中，最外面臺面或單元102 (在終端區(qū)204中)可以具有與相鄰有源區(qū)域臺面或單元102(在有源區(qū)202中)相同的寬度。在該實施中，最外面臺面或單元102并不需要具有增加的寬度來并入在這里所述的終端特征。
[0044]在實施中，深體120與在終端區(qū)204的邊緣處的單元102的體層114臨近。在另一個實施中，深體120出現(xiàn)在一些邊緣單元102中。例如，數(shù)個邊緣單元102或臺面可以包括相鄰的深體區(qū)120。在一個例子中，深體120形成為一個或多個邊緣臺面的整體部分。在實施中，深體區(qū)120耦合到上面討論的第二多個晶體管單元(例如在終端區(qū)204)的一個或多個晶體管單元102，并位于終端區(qū)204的外圍處的凹槽槽線處。
[0045]深體120被稱為“深體”，基于深體120傾向于位于晶體管結構100的深處。例如，在一個實施中，深體120穿透半導體層112到比(多個)溝槽110的深度更大的深度。在各種實施中，深體120與位于深處的柵極絕緣體/場絕緣體轉變區(qū)域相鄰，如下面所討論。
[0046]在一個實施中，如圖2所示，深體120耦合到晶體管單元陣列的外圍處的至少一個晶體管單元102。例如，深體區(qū)120通過出現(xiàn)在最外面臺面或單元102上的接觸結構電連接。因而，在一些實施中，深體區(qū)120形成為邊緣臺面的整體部分，并且深體120并不需要分開的接觸。
[0047]在一個實施中，場絕緣體層部分地部署在終端區(qū)204的凹槽部分上(例如在深體120處)，以及部分地部署在終端區(qū)204中的半導體層112上，從而形成了絕緣體臺階結構122。例如，結果是部署在注入深體120的預先選擇的部分上的絕緣體臺階結構122。因而，在各種實施中，深體在終端區(qū)204中至少延伸到絕緣體臺階122。
[0048]參照圖1和圖2，在一個實施中，薄柵極絕緣體124的層部分地形成在晶體管單元102的部分上，并且部分地形成在終端區(qū)204中的半導體層112的部分上。在實施中，薄柵極絕緣體124的層具有與有源區(qū)202中的柵極絕緣體相同的厚度，從而使(多個)開溝槽的柵極結構108絕緣。在另一個實施例中，薄絕緣體區(qū)124比有源區(qū)202中的溝槽寬度更寬。在另外的實施中，薄絕緣體區(qū)124比臺面?zhèn)缺诤颓懈钸M入臺面頂表面以容納源極接觸118的接觸凹槽之間的間隔更寬。在實施中，薄絕緣體區(qū)124延伸至芯片的邊緣。在另一個實施中，深體區(qū)120從邊緣臺面延伸的距離大于或等于柵極絕緣體區(qū)124的寬度。
[0049]在實施中，場絕緣體層122和柵極絕緣體層124在終端區(qū)204中在場絕緣體/柵極絕緣體結處相會。在實施中，該結包括絕緣體臺階結構。在各種實施中，場絕緣體層122和/或柵極絕緣體層124包括絕緣材料，諸如氧化硅、二氧化硅、氮氧化硅或一些其它電絕緣材料。
[0050]在如圖1和圖2所示的實施中，晶體管結構100包括在終端區(qū)204中覆蓋柵極絕緣體層124和場絕緣體層122的半導體場平板結構126。場平板結構126可以覆蓋絕緣體臺階結構122和深體120的一部分或全部。在實施中，薄絕緣體層124被形成在場平板結構126和深體120之間。
[0051]在一個實施中，場平板結構126由與柵極結構108相同或類似的多晶硅材料形成。在一個例子中，在終端區(qū)204中的場平板結構126的多晶硅與單元區(qū)102中的柵極結構108多晶硅鄰近。在這樣的實施中，不另外需要到場平板結構126的電連接。在可替換的實施中，場平板結構126由導電或半導電的另一種材料形成。
[0052]在各種實施中，附加的或可替換的組件可以用來實現(xiàn)公開的終端技術和布置。
示例實施
[0053]圖4是根據(jù)實施的包括示例柵極滑槽結構402的示例晶體管結構100的一部分的剖面視圖。例如，在實施中，終端區(qū)204包括在場平板結構126區(qū)外面的終端區(qū)204處覆蓋凹槽槽線的半導體柵極滑槽結構402。在一個實施中，制作更寬的終端區(qū)204以容納柵極滑槽結構402。
[0054]在實施中，柵極滑槽結構402有助于將施加到晶體管結構100的柵極偏壓連接到有源晶體管區(qū)202中的柵極結構108(例如，類似于總線)。在一些實施中，柵極滑槽結構402減少晶體管結構100的柵極阻抗，這能增加器件的開關速度。在一些實施中，柵極滑槽結構402減少在有源晶體管區(qū)202中的各種溝槽中的柵極結構108處出現(xiàn)的柵極偏壓的空間變化。
[0055]在各種實施中，柵極滑槽結構402包括導電或半導電材料。在一個實施中，柵極滑槽結構402包括與場平板結構126相同的材料。柵極滑槽結構402可以位于晶體管結構100的一個或更多邊緣處。在一個實施中，柵極滑槽結構402位于所有或將近所有的晶體管結構100的外圍周圍。
[0056]在實施中，柵極滑槽結構402經由端子404耦合到電壓源。在一些實施中，終端404耦合到針對晶體管結構100的柵極結構108。在可替換的實施中，柵極滑槽402經由端子404耦合到另一個電勢。在各種實施中，端子404可以包括金屬，從而減少終端404的阻抗，或者它可以包括另一種導電或半導體材料。
[0057]如圖4所示，柵極滑槽結構402可以通過絕緣材料(諸如例如氧化物)與半導體層112絕緣。在一個實施中，在122的場絕緣體延伸到柵極滑槽402區(qū)域，并使柵極滑槽結構402與半導體層112絕緣。
[0058]圖5是根據(jù)實施的包括示例溝道停止器(stopper)或保護環(huán)結構502的示例晶體管結構100的一部分的剖面視圖。例如，在實施中，終端區(qū)204包括部署在終端區(qū)204的外圍的半導體溝道停止器結構502。在一個實施中，制作較寬的終端區(qū)204以容納溝道停止器結構502。
[0059]在實施中，溝道停止器結構502有助于調整區(qū)域506的附近(例如，在晶體管結構100的邊緣附近)的電場的大小、形狀或位置。在一些實施中，溝道停止器結構502防止了在終端區(qū)204中的半導體層112的表面形成導電溝道，共而禁止不想要的電流的流動。
[0060]在各種實施中，溝道停止器結構502包括導電或半導電材料或者其組合。在一個實施中，溝道停止器結構區(qū)506包括與場平板結構126相同的材料。溝道停止器結構502可以位于晶體管結構100的一個或多個邊緣處。在一個實施中，溝道停止器結構502位于所有或將近所有的晶體管結構100的外圍周圍。
[0061 ] 在實施中，溝道停止器結構502經由端子504耦合到電壓源。在一些實施中，端子504耦合到晶體管結構100的漏極區(qū)106。如圖5所示，這種到漏極區(qū)106的連接可以通過到絕緣區(qū)122中的缺口處的半導體層112的接觸來實現(xiàn)。與半導體層112的接觸使溝道停止器結構502達到與半導體層112相同的電勢，并禁止在終端區(qū)204中的晶體管結構100的表面處或其附近的泄露電流的流動。在可替換的實施中，溝道停止器結構502經由端子504耦合到另一個電勢。
[0062]在一個實施中，溝道停止器結構502可以是位于深處的溝道停止器結構502，在比晶體管結構100的有源區(qū)202的臺面的表面更深的點處耦合到半導體層112。在另一個實施中，溝道停止器結構502在與終端區(qū)204的凹槽區(qū)域(即溝槽，槽線等)一樣深的點處耦合到半導體層112。
[0063]在另一個實施中，溝道停止器結構502在晶體管結構100的終端區(qū)204中與柵極滑槽結構402 —起被使用。例如，在一個實施中，溝道停止器結構502完全或部分地圍繞柵極滑槽結構402。
[0064]圖6示出了根據(jù)三個類似的實施的示例晶體管結構100的一部分的三個剖面視圖。這三個視圖(八、8和0示出了在晶體管結構的有源區(qū)202中在三個不同的深度處的深體區(qū)域602。該實施例將終端區(qū)204中的深體區(qū)120與跨越器件的有源區(qū)202分布的一個或多個附加的深體區(qū)602組合起來。這些另外的深體區(qū)602可以具有A)比終端深體區(qū)120更淺的深度；B)與終端深體區(qū)120基本上相等的深度；或C)比終端深體區(qū)120更深的深度。可以獨立地選擇單元102中的深體602、終端區(qū)204中的深體120和有源區(qū)柵極溝槽110的深度的相對深度，來優(yōu)化器件的性能。
[0065]在實施中，一個或多個深體部分602布置成在有源區(qū)202的預先選擇位置穿透半導體層112。例如，如圖6所示，深體部分602可以位于柵極溝槽110區(qū)域之間?？梢圆贾靡粋€或多個深體部分602，來在操作期間、在擊穿期間等等指引電流流動在預先選擇的位置處穿過半導體層112。
[0066]如圖6所示，在A)，實施例可以包括終端區(qū)204中的深體區(qū)120，其比柵極溝槽110穿透半導體層112更深，其比有源區(qū)202的標準單元102中的一個或多個深體602區(qū)更深。
[0067]如圖6所示，在B)，實施可以包括終端區(qū)204中的深體區(qū)120，其在與有源區(qū)202的標準單元102中的一個或多個深體區(qū)602基本上相同的深度處穿透半導體層112，并且二者都比柵極溝槽110更深。
[0068]如圖6所示，在C)，實施可以包括終端區(qū)204中的深體區(qū)120，其比柵極溝槽110穿透半導體層112更深，并且包括有源區(qū)202的標準單元102中的一個或多個深體區(qū)602，其比終端區(qū)204中的深體區(qū)120穿透半導體體更深。
[0069]附加的實施可以包括柵極滑槽結構402、溝道停止器結構502、有源區(qū)202中的深體區(qū)602 (具有變化的深度)和終端區(qū)中的一個或多個深體區(qū)120的組合。在一個實例中，不具有彼此相同的深度的數(shù)個深體區(qū)602被實施在晶體管結構100處。因而，在操作和/或擊穿期間，為了晶體管結構100的想要的性能特征，可以設計或建造所討論的特征的組合。
示例電場調整
[0070]圖7示出了根據(jù)實施圖示了在擊穿期間創(chuàng)建的電場強度的兩個曲線圖(A和B)。曲線圖圖示了晶體管結構100的終端區(qū)204在凹槽(即溝槽)區(qū)域的部分。在A)的第一曲線圖示出了終端區(qū)204中不具有深體120時的電場強度，而在B)的第二曲線圖示出了終端區(qū)204中具有深體120時的電場。
[0071]參照圖7，在A)，通過陰影和輪廓區(qū)域示出了電場強度。沒有深體區(qū)120時，在柵極絕緣體層124具有高電場強度。在與柵極絕緣體相鄰的半導體層112中的最高場強度在702。在這個位置處的高電場強度能使載流子被注入到柵極絕緣體124，從而危害材料的絕緣性質，并改變晶體管結構100的操作參數(shù)。例如，注入的載流子可能在柵極絕緣體區(qū)124中被俘獲，并引起擊穿電壓、導通電阻、閾值電壓等等的改變。它也能導致此區(qū)中的絕緣體的減少的擊穿時間，或者縮短器件的壽命。
[0072]參照圖7，在B)，在實施中，選擇深體區(qū)120 (圖中在場平板126下面的區(qū)域)中的摻雜分布圖，使得在擊穿電壓(BVdss)，在該深體區(qū)120中在704 (最高的電場強度)處的空間電荷區(qū)完全位于終端區(qū)204處的絕緣體臺階122附近的凹槽硅表面(在柵極絕緣體區(qū)124的表面下面)下面。這減少了跨越使漏極和柵極絕緣的附近的絕緣體區(qū)的電場。另外，這使得在終端區(qū)204中生成的雪崩空穴電流沿著從該絕緣體區(qū)124中除去的路徑流動到體接觸。在各種實施中，這導致了在重復雪崩條件下器件電學特性的改進的穩(wěn)定性，并改進了器件的壽命。在終端區(qū)204中在124處跨越柵極絕緣體的電場的減少也能改進器件的魯棒性和對于缺陷誘導的缺點的恢復能力。
[0073]圖8示出了根據(jù)實施的圖示了電場等電勢線的兩個曲線圖(C和D)。第一曲線圖C)示出了在終端區(qū)204沒有深體120的電勢線，而第二曲線圖D)示出了在終端區(qū)204具有深體120的電勢線。
[0074]參照圖8，在C)，陰影線表示等電勢的點。具有更緊密間隔的等電勢線的區(qū)指示了具有高電場強度的區(qū)。沒有深體區(qū)120時，在靠近在那個位置處的柵極絕緣體124的在802的溝槽角部周圍，示出有等電勢線的急劇的聚集(sharp crowding)。
[0075]參照圖8，在D)，在實施中，深體區(qū)120的形狀、位置和/或摻雜分布圖被用來將峰值電場的位置(如由等電勢線的聚集所指示在804處)從邊緣臺面角部轉移出去，導致跨越整個區(qū)域的雪崩電流的均勻分布。具有深體區(qū)120時，在靠近柵極絕緣體124的溝槽角部周圍，存在等電勢線的更平滑的曲率。
示例終端布置形成
[0076]在各種實施中，可以以幾種方式來將深體區(qū)120引入到晶體管結構100中。在一個實施中，在溝槽刻蝕前通過高能注入形成深體。在另一個實施中，在溝槽刻蝕已經發(fā)生后，通過注入形成深體。這可以包括例如掩膜和傾斜。在另外的實施中，掩膜高能注入可以用于工藝的開始，在形成溝槽和臺面之前。在另一個實施中，在形成溝槽和臺面之后可以使用掩膜低能注入。
[0077]在另外的實施中，在形成溝槽和臺面之后，可以通過使用掩膜注入連同對終端絕緣體中的臺階(即例如絕緣體臺階122)的自對準來形成深體120。在另一個實施中，在形成溝槽和臺面之后，可以通過使用雙模式或四模式下的掩膜傾斜注入來形成深體120。在可替換的實施中，在形成溝槽和臺面之后，通過使用雙模式或四模式注入下的掩膜傾斜注入連同對終端絕緣中的臺階的自對準(即例如絕緣體臺階122)來形成深體120。
[0078]參照圖9和圖10，在一個實施中，可以通過使用離子注入902來形成深體120。在一個例子中，溝槽在硅層112內形成，并且在有源區(qū)202的邊緣處的終端區(qū)204中形成厚的場絕緣體區(qū)122 (例如，例如100-500nm)。半導體層112的剩余部分可以沒有絕緣體，或可以被薄絕緣體124覆蓋。晶體管單元102的源極區(qū)104和體區(qū)114可以在深體120注入之前或之后形成。
[0079]在一個實施中，光刻被用來定義抗蝕劑掩膜904，從而防止離子注入902進入晶體管結構100的有源區(qū)202。離子注入的能量不足以穿透場絕緣體122或光刻膠904。在實施中，選擇深體注入能量足夠高以穿透薄絕緣體124(如果存在的話)，并且不足夠高以穿透厚(場)絕緣體122。
[0080]經由離子注入902來注入深體120，并且硅122中最終得到的摻雜分布圖自對準到場絕緣體122，因為場絕緣體122在注入期間充當掩膜。因此，深體120在摻雜期間自對準到場絕緣體122邊緣。
[0081]圖10根據(jù)實施圖示了摻雜擴散工藝。在一個實施中，在隨后的工藝步驟期間，自對準深體120進一步摻雜擴散到硅層112中。例如，在晶圓的隨后處理期間，深體120會垂直和水平地擴散到半導體層112中，導致最終的深體區(qū)120以受控的量從絕緣體臺階122下面露出。
[0082]可以以數(shù)種方式來形成在終端區(qū)204中的絕緣體結構。例如，在一個實施中，厚場絕緣體跨越終端區(qū)204的寬度形成，然后在臺面區(qū)中和周圍除去場絕緣體的一部分。可以例如通過沉積或通過熱氧化來在臺面區(qū)周圍形成柵極絕緣體。
代表性的工藝
[0083]圖11是用于布置晶體管結構(諸如晶體管結構100)中的材料以修改擊穿時的電場的代表性工藝1100。換句話說，根據(jù)實施，工藝1100描述了形成終端布置。示例工藝1100包括在晶體管結構的終端區(qū)(諸如終端區(qū)204)中布置材料、結構、幾何形狀等等。在各種實施中，終端區(qū)包括凹槽區(qū)域或槽線。深體(諸如深體120)可以被嵌入在終端區(qū)的凹槽區(qū)域處。工藝1100參照圖1-10被描述。
[0084]描述工藝的順序并不意圖被理解為限制，并且任意數(shù)目的所述工藝框都能以任意順序被組合，來實施該工藝或可替換的工藝。附加地，單獨的框可以從工藝中刪除，而并不離開在這里所述主題的精神和范圍。此外，工藝可以以任何合適的材料或者其組合來實施，而并不離開在這里所述主題的范圍。
[0085]在框1102處，工藝包括布置晶體管結構的半導體層(諸如半導體層112)。在實施中，半導體層具有有源區(qū)(諸如有源區(qū)202)和相鄰的終端區(qū)(諸如終端區(qū)204)。在一個實施中，工藝進一步包括除去有源區(qū)處的半導體層的一部分，以形成一個或多個柵極溝槽(例如溝槽110)。在一個例子中，柵極溝槽穿透半導體層到基本上等于終端區(qū)的深度的深度。在一個實施中，工藝包括在一個或多個柵極溝槽中的每個中都嵌入柵極結構(諸如柵極結構108)。
[0086]在實施中，工藝進一步包括在有源區(qū)處的半導體體的部分上形成源極層。附加地，在一些實施中，工藝包括從有源區(qū)的外圍處的半導體層的部分排除源極層。
[0087]在可替換的實施中，工藝包括除去終端區(qū)處的晶體管結構的一部分，以形成凹槽區(qū)域。該凹槽區(qū)域也可以是溝槽、槽線、凹槽等等。例如可以通過刻蝕來除去終端區(qū)中的晶體管結構的一部分。
[0088]在框1104，工藝包括在終端區(qū)的凹槽區(qū)域的第一部分處形成場絕緣體層、形成絕緣體臺階結構(諸如絕緣體臺階122)。例如，絕緣體臺階可以被稱為厚絕緣體層。在一個實例中，絕緣體臺階延伸到晶體管結構的邊緣。在一個實施中，場絕緣體層可以是氧化硅層，并且絕緣體臺階結構是氧化物臺階結構。在可替換的實施中，場絕緣體層可以包括其它絕緣材料，如上所述。
[0089]在框1106，工藝包括在終端區(qū)的凹槽區(qū)域的第二部分處形成柵極絕緣體層。凹槽區(qū)域的第二部分可以包括單元或臺面的側壁、半導體體表面的一部分等等。柵極絕緣體層也可以被稱為薄絕緣體層。在一個實施中，柵極絕緣體可以是氧化硅層。在可替換實施中，柵極絕緣體層可以包括其它絕緣材料，如上所述。
[0090]在實施中，工藝進一步包括用導電或半導體場平板結構來覆蓋絕緣體臺階結構。該場平板結構可以包括例如多晶硅材料。
[0091]在另一個實施中，工藝包括在柵極絕緣體層和場絕緣體層中的至少一個下面的終端區(qū)的凹槽區(qū)域處注入深體區(qū)。在一個例子中，深體區(qū)位于柵極絕緣體層和場絕緣體層的下面。因此，在一種情況下，深體區(qū)位于柵極絕緣體/場絕緣體結的下面。
[0092]在實施中，工藝進一步包括通過修改終端區(qū)處的深體的一個或多個尺寸來改變在晶體管結構的雪崩條件期間形成的電場的空間位置和分布中的至少一個。例如，如果需要的話，深體區(qū)可以朝著晶體管結構的邊緣延伸更遠距離。在另一個實施中，工藝包括通過更改絕緣體臺階結構關于終端區(qū)處的深體區(qū)的位置，來修改晶體管結構的擊穿電壓。
[0093]在實施中，工藝進一步包括為終端區(qū)的深體區(qū)選擇摻雜分布圖，使得在晶體管結構的擊穿電壓下產生的電場基本上位于凹槽區(qū)域處的半導體體材料的表面下面和絕緣體臺階結構的下面。
[0094]在另外的實施中，工藝進一步包括在有源區(qū)的預先選擇的位置處注入半導體層，以在半導體體的有源區(qū)中形成一個或多個深體部分。在各種例子中，一個或多個深體部分具有基本上等于或大于終端區(qū)的深體區(qū)的深度的深度。在另一個例子中，一個或多個深體部分具有基本上小于終端區(qū)的深體區(qū)的深度的深度。
[0095]在各種實施中，工藝進一步包括通過使用數(shù)個工序中的一個來形成深體區(qū)。在一個實施中，工藝包括:于在有源區(qū)和/或終端區(qū)中形成臺面或溝槽之前，通過使用掩膜高能注入來在終端區(qū)的凹槽區(qū)域處引入深體區(qū)。在另一個實施中，工藝包括:于在有源區(qū)和/或終端區(qū)中形成臺面或溝槽之后，通過使用掩膜低能注入來在終端區(qū)的凹槽區(qū)域處引入深體區(qū)。
[0096]在另外的實施中，工藝包括:于在有源區(qū)和/或終端區(qū)中形成臺面或溝槽之后，通過使用掩膜注入連同到絕緣體臺階結構的自對準，來在終端區(qū)的凹槽區(qū)域處引入深體區(qū)。在可替換的實施中，工藝包括:于在有源區(qū)和/或終端區(qū)中形成臺面或溝槽之后，通過使用雙模式或四模式下的掩膜傾斜注入，來在終端區(qū)的凹槽區(qū)域處引入深體區(qū)。
[0097]在可替換的實施中，其它技術可以以各種組合的方式包括在工藝500中，并留在本公開的范圍內。
結論
[0098]盡管本公開的實施已經用特定于結構特征和/或方法的動作的語言來描述，但是應該理解的是，實施例并不必限于所述特定的特征或動作。相反，公開特定的特征和動作，作為實施示例器件和技術的代表性形式。
【權利要求】
1.一種晶體管器件，其包括: 包括至少一個垂直溝道晶體管單元的有源區(qū)以及電耦合到有源區(qū)的終端區(qū)； 半導體層，其被部署在有源區(qū)和終端區(qū)處； 柵極絕緣體層，其被部分地部署在垂直溝道晶體管單元的一部分上，并且被部分地部署在終端區(qū)處的半導體層的一部分上；以及 場絕緣體層，其被部署在終端區(qū)處的半導體層的另一個部分上，并且在終端區(qū)處的半導體層的其它部分上形成臺階結構。
2.如權利要求1所述的晶體管器件，進一步包括被部署在終端區(qū)處并穿透半導體層的深體區(qū)，該深體區(qū)電耦合到有源區(qū)。
3.如權利要求2所述的晶體管器件，進一步包括被部署在有源區(qū)處的溝槽中的柵極結構，并且其中深體區(qū)穿透半導體層到比溝槽的深度更大的深度。
4.如權利要求1所述的晶體管器件，進一步包括覆蓋柵極絕緣體層和場絕緣體層的至少一個的場平板結構。
5.如權利要求2所述的晶體管器件，進一步包括有源區(qū)中的一個或多個深體部分，該一個或多個深體部分被布置成在有源區(qū)中的預先選定的位置處穿透半導體層，該一個或多個深體部分布置成在操作期間指引電流流動在預先選擇的位置處穿過半導體層。
6.如權利要求5所述的晶體管器件，其中， 一個或多個深體部分具有基本上等于或大于終端區(qū)的深體區(qū)的深度的深度。
7.如權利要求1所述的晶體管器件，其中， 從位于相鄰于終端區(qū)的垂直溝道晶體管單元中排除源極層。
8.一種晶體管結構，其包括: 晶體管單元陣列，每個晶體管單元都具有體層、溝槽和部署在溝槽中的柵極部分； 終端區(qū)，其布置在晶體管單元陣列的外圍，終端區(qū)包括凹槽槽線； 場絕緣體部分，其被部署在終端區(qū)處的凹槽槽線上，并形成絕緣體臺階；以及 半導體場平板結構，其被部署在絕緣體臺階上。
9.如權利要求8所述的晶體管結構，進一步包括深體部分，所述深體部分被嵌入到終端區(qū)處的凹槽槽線中，并且電耦合到晶體管單元陣列的外圍處的晶體管單元中的至少一個。
10.如權利要求8所述的晶體管結構，進一步包括覆蓋終端區(qū)處的凹槽槽線的柵極滑槽結構。
11.如權利要求8所述的晶體管結構，進一步包括被部署在終端區(qū)的外圍處的溝道停止器結構。
12.如權利要求8所述的晶體管結構，其中， 晶體管單元的至少一個中的一個或多個沒有源極區(qū)。
13.—種方法,其包括: 布置晶體管結構的半導體層，該半導體層具有有源區(qū)和相鄰的終端區(qū)，終端區(qū)包括凹槽區(qū)域； 在終端區(qū)的凹槽區(qū)域的第一部分處形成場絕緣體層，以形成絕緣體臺階結構；以及 在終端區(qū)的凹槽區(qū)域的相鄰的第二部分處形成柵極絕緣體層。
14.如權利要求13所述的方法，進一步包括在場絕緣體層和柵極絕緣體層中的至少一個的下面的終端區(qū)的凹槽區(qū)域處注入深體區(qū)。
15.如權利要求13所述的方法，進一步包括用場平板結構來覆蓋絕緣體臺階結構。
16.如權利要求13所述的方法，進一步包括: 除去有源區(qū)處的半導體層的一部分，以形成一個或多個柵極溝槽，該柵極溝槽穿透半導體層到基本上等于終端區(qū)深度的深度；以及 在一個或多個柵極溝槽中的每個中嵌入柵極結構。
17.如權利要求13所述的方法，進一步包括在有源區(qū)處的半導體層的部分上形成源極層，以及從有源區(qū)的外圍處的半導體層的部分中排除源極層。
18.如權利要求14所述的方法，進一步包括在有源區(qū)的預先選擇的位置處注入半導體層，以在半導體層的有源區(qū)中形成一個或多個深體部分，而一個或多個深體部分具有基本上等于或大于終端區(qū)的深體區(qū)的深度的深度。
19.如權利要求14所述的方法，進一步包括通過更改絕緣體臺階結構關于終端區(qū)處的深體區(qū)的位置，來修改晶體管結構的擊穿電壓。
20.如權利要求14所述的方法，進一步包括通過修改終端區(qū)處的深體的一個或多個尺寸，來改變在晶體管結構的雪崩條件期間形成的電場的空間位置和分布中的至少一個。
21.如權利要求14所述的方法，進一步包括為終端區(qū)的深體區(qū)選擇摻雜分布圖，使得在晶體管結構的擊穿電壓下產生的電場基本上位于凹槽區(qū)域的半導體層的表面下面和絕緣體臺階結構下面。
22.如權利要求14所述的方法，進一步包括:于在有源區(qū)和/或終端區(qū)中形成臺面或溝槽之前，通過使用掩膜高能注入，來在終端區(qū)的凹槽區(qū)域處引入深體區(qū)。
23.如權利要求14所述的方法，進一步包括:于在有源區(qū)和/或終端區(qū)中形成臺面或溝槽之后，通過使用掩膜低能注入，來在終端區(qū)的凹槽區(qū)域中引入深體區(qū)。
24.如權利要求14所述的方法，進一步包括:于在有源區(qū)和/或終端區(qū)中形成臺面或溝槽之后，通過使用掩膜注入連同到絕緣體臺階結構的自對準中的至少一個，或者通過使用雙模式或四模式下的掩膜傾斜注入，來在終端區(qū)的凹槽區(qū)域處引入深體區(qū)。
25.一種金屬-氧化物-半導體場效應晶體管(MOSFET)器件，其包括: 有源區(qū)，其包括第一多個晶體管單元，第一多個晶體管單元中的每個都具有源極區(qū)、溝槽和被部署在溝槽中的柵極結構； 終端區(qū)，其包括第二多個晶體管單元，所述第二多個晶體管單元被布置在有源區(qū)的外圍處，并且具有與第一多個晶體管單元的一個或多個晶體管單元的電連接，第二多個晶體管單元的晶體管單元具有基本上等于第一多個晶體管單元的晶體管單元的寬度的寬度； 深體區(qū)，其耦合到第二多個晶體管單元的一個或多個晶體管單元，并位于終端區(qū)的外圍處的凹槽槽線； 柵極氧化物/場氧化物臺階結構，其被部署在注入深體的預先選擇的部分上；以及 半導體場平板結構，其被部署在場氧化物臺階結構和注入深體上。
【文檔編號】H01L21/336GK104183642SQ201310287628
【公開日】2014年12月3日 申請日期:2013年5月22日 優(yōu)先權日:2013年5月22日
【發(fā)明者】A·伍德, M·聰?shù)聽? 申請人:英飛凌科技奧地利有限公司