半導(dǎo)體器件制造方法
【專利摘要】本發(fā)明公開(kāi)了一種半導(dǎo)體器件制造方法，包括：在襯底上形成多個(gè)鰭片以及鰭片之間的多個(gè)溝槽；在溝槽中填充絕緣介質(zhì)；采用包含碳氟基氣體的刻蝕氣體，等離子體干法刻蝕絕緣介質(zhì)至預(yù)定厚度，以露出鰭片的部分側(cè)壁。依照本發(fā)明的半導(dǎo)體器件制造方法，通過(guò)合理選用刻蝕氣體以及配比組分，有效抑制了刻蝕氣體對(duì)于鰭片側(cè)壁的損傷，提高了小尺寸器件加工的精度以及可靠性。
【專利說(shuō)明】半導(dǎo)體器件制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，更具體地，涉及一種三維立體器件FinFET中鰭片(Fin)的薄膜填充物的等離子體回刻技術(shù)。

【背景技術(shù)】
[0002]隨著半導(dǎo)體工藝不斷發(fā)展，CMOS電路尺寸不斷縮小，不斷增加的亞閾值電流和柵介質(zhì)泄露電流成為了阻礙CMOS工藝進(jìn)一步發(fā)展的主要因素。進(jìn)入22nm節(jié)點(diǎn)以來(lái)，人們逐漸將視野轉(zhuǎn)向非平面MOSFET (垂直晶體管、鰭片場(chǎng)效應(yīng)晶體管(FinFET)、雙柵MOSFET等)，以克服平面體硅帶來(lái)的限制。
[0003]與傳統(tǒng)的體硅MOSFET相比FinFET器件在抑制亞閾值電流和柵漏電流方面有著絕對(duì)的優(yōu)勢(shì)。FinFET的雙柵或半環(huán)柵和薄的體硅會(huì)抑制短溝效應(yīng)，從而減小亞閾值漏電流。短溝效應(yīng)的抑制和柵控能力的增強(qiáng)，使得FinFET器件可以使用比傳統(tǒng)更厚的柵氧化物，這樣FinFET器件的柵漏電流也會(huì)減小。因此FinFET器件取代傳統(tǒng)體硅器件將是必然。
[0004]然而，作為新器件新結(jié)構(gòu)的代表，F(xiàn)inFET工藝也更為復(fù)雜。在形成鰭片(Fin)之后，填充上電介質(zhì)(通常為二氧化硅、氮化硅、氮氧化硅等)材料后，進(jìn)行平坦化工藝，停止在Fin上。依據(jù)不同工藝整合流程，F(xiàn)in上存在有無(wú)硬掩模的情形。不管何種情形，都需要刻蝕二氧化硅薄膜到一定厚度，同時(shí)要求對(duì)Fin的側(cè)壁有最小損傷。這對(duì)等離子體刻蝕工藝提出了挑戰(zhàn)。


【發(fā)明內(nèi)容】

[0005]有鑒于此，本發(fā)明的目的在于提供一種創(chuàng)新性的三維立體器件FinFET中鰭片(Fin)的薄膜填充物的等離子體回刻技術(shù)，減小了刻蝕對(duì)于鰭片側(cè)壁的損傷，提高了器件的可靠性。
[0006]實(shí)現(xiàn)本發(fā)明的上述目的，是通過(guò)提供一種半導(dǎo)體器件制造方法，包括:在襯底上形成多個(gè)鰭片以及鰭片之間的多個(gè)溝槽；在溝槽中填充絕緣介質(zhì)；采用包含碳氟基氣體的刻蝕氣體，等離子體干法刻蝕絕緣介質(zhì)至預(yù)定厚度，以露出鰭片的部分側(cè)壁。
[0007]其中，襯底包括硅。
[0008]其中，絕緣介質(zhì)包括氧化硅基材料、或氮化硅基材料。其中，碳氟基氣體可以選擇CF4, CHF3> CH3F, CH2F2, C4F6, C4F8 及其組合。
[0009]其中，刻蝕氣體還包括氧化性氣體。其中，氧化性氣體包括CO、O2及其組合。
[0010]在填充絕緣介質(zhì)之前，還包括在鰭片頂部形成硬掩模。
[0011]其中，硬掩模與絕緣介質(zhì)材料相同或者不同。
[0012]其中，填充絕緣介質(zhì)之后，進(jìn)一步包括平坦化絕緣介質(zhì)直至暴露硬掩?；蛘喏捚敳?。
[0013]其中，采用CMP或者等離子體回刻工藝來(lái)進(jìn)行平坦化。
[0014]其中，形成絕緣介質(zhì)的方法包括LPCVD、PECVD、SACVD、HDPCVD、UHVCVD、快速熱氧化(RTO)、化學(xué)氧化、旋涂、噴涂、絲網(wǎng)印刷及其組合。
[0015]其中，預(yù)定厚度為鰭片高度的1/5?1/2。
[0016]依照本發(fā)明的半導(dǎo)體器件制造方法，通過(guò)合理選用刻蝕氣體以及配比組分，有效抑制了刻蝕氣體對(duì)于鰭片側(cè)壁的損傷，提高了小尺寸器件加工的精度以及可靠性。

【專利附圖】

【附圖說(shuō)明】
[0017]以下參照附圖來(lái)詳細(xì)說(shuō)明本發(fā)明的技術(shù)方案，其中:
[0018]圖1至圖3為依照本發(fā)明的半導(dǎo)體器件制造方法各步驟的剖面示意圖；以及
[0019]圖4為依照本發(fā)明的半導(dǎo)體器件制造方法的流程圖。

【具體實(shí)施方式】
[0020]以下參照附圖并結(jié)合示意性的實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明技術(shù)方案的特征及其技術(shù)效果。需要指出的是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請(qǐng)中所用的術(shù)語(yǔ)“第一”、“第二”、“上”、“下”、“厚”、“薄”等等可用于修飾各種器件結(jié)構(gòu)。這些修飾除非特別說(shuō)明并非暗示所修飾器件結(jié)構(gòu)的空間、次序或?qū)蛹?jí)關(guān)系。
[0021]參照?qǐng)D4以及圖1，在襯底I上形成多個(gè)鰭片1F。
[0022]提供襯底1，其可以是體3丨、501、體66、6601、5丨66、66513，也可以是II1-V族或者I1-VI族化合物半導(dǎo)體襯底，例如GaAs、GaN、InP、InSb等等。為了與現(xiàn)有的CMOS工藝兼容以應(yīng)用于大規(guī)模數(shù)字集成電路制造，襯底I優(yōu)選地為體Si或者S0I，最佳為單晶的體Si(例如具有(100)晶面)。
[0023]優(yōu)選地，在襯底I上表面通過(guò)LPCVD、PECVD、HDPCVD等常規(guī)工藝沉積硬掩模材料層并光刻/刻蝕形成硬掩模2。在本發(fā)明一個(gè)實(shí)施例中，硬掩模2材質(zhì)可以是氮化硅。而在本發(fā)明另一實(shí)施例中，硬掩模2材質(zhì)可以是氧化硅。此外，也可以不形成硬掩模2，而是直接涂覆光刻膠并光刻形成光刻膠圖形，采用該光刻膠圖形作為軟掩模(未示出)。
[0024]利用硬掩模2或者上述光刻膠構(gòu)成的軟掩模，刻蝕襯底1，形成鰭片1F?？涛g可以是等離子體刻蝕(刻蝕氣體例如為Ar等惰性氣體)、反應(yīng)離子刻蝕(RIE，反應(yīng)氣體例如包括氟基氣體、氯基氣體或者溴基氣體等鹵素氣體以及氧化性氣體)，通過(guò)控制反應(yīng)速度和時(shí)間來(lái)調(diào)整刻蝕深度。還可以根據(jù)硅的化學(xué)物理特性選用各種合適的濕法刻蝕液，例如采用四甲基氫氧化銨(TMAH)來(lái)進(jìn)行濕法刻蝕，而由于Si(Ill)晶面刻蝕速度顯著小于(100)面，因此通常得到的鰭片側(cè)壁為(111)面。形成的多個(gè)鰭片3通常為高寬比較大(例如大于5:1，甚至10:1)的線條，因此從襯底I上垂直豎立了多個(gè)相互平行的鰭片結(jié)構(gòu)，鰭片將用于形成FinFET的源漏區(qū)以及溝道區(qū)，而鰭片之間通過(guò)刻蝕襯底I得到的深溝槽IG未來(lái)將用于隔離不同的晶體管。
[0025]由于不同晶面在刻蝕條件下速度不同，因此襯底I的材料刻蝕得到的多個(gè)鰭片IF結(jié)構(gòu)的側(cè)面并非完全垂直的。雖然可以通過(guò)調(diào)整刻蝕條件使得側(cè)壁盡可能筆直，然而鰭片IF與襯底I底面之間仍然存在角度α，例如在85±0.5?1.5度范圍內(nèi)。因此，在后續(xù)回填以及回刻過(guò)程中，鰭片IF的側(cè)壁部分將受到側(cè)向侵蝕，從而可能引發(fā)鰭片IF彎曲或者斷裂，影響精細(xì)線條的可靠性。
[0026]參照?qǐng)D4以及圖2，在鰭片IF之間的溝槽IG之間填充絕緣介質(zhì)3。例如通過(guò)LPCVD、PECVD、SACVD、HDPCVD、UHVCVD、快速熱氧化(RTO )、化學(xué)氧化、旋涂、噴涂、絲網(wǎng)印刷等方式沉積、形成絕緣介質(zhì)3。絕緣介質(zhì)3的頂部可以高于、超過(guò)鰭片IF或者硬掩模2的頂部。絕緣介質(zhì)3的材料可用與硬掩模2相同(此時(shí)通過(guò)控制刻蝕參數(shù)選擇停止界面)，但是優(yōu)選地不同，并且優(yōu)選地與硬掩模2 (當(dāng)存在時(shí))具有較高的刻蝕選擇性(通過(guò)刻蝕速率明顯差異來(lái)控制刻蝕停止點(diǎn))。例如，在本發(fā)明一個(gè)實(shí)施例中，當(dāng)硬掩模2是氮化硅時(shí)絕緣介質(zhì)3是二氧化硅、氮氧化硅(其中氧與氮的含量比優(yōu)選大于2:1)、BSG、PSG、BPSG等氧化硅基材料，此外，還可以是低k材料，包括但不限于有機(jī)低k材料(例如含芳基或者多元環(huán)的有機(jī)聚合物)、無(wú)機(jī)低k材料(例如無(wú)定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔S1CH、摻C 二氧化硅、摻F多孔無(wú)定形碳、多孔金剛石、多孔有機(jī)聚合物)；而在另一個(gè)實(shí)施例中，當(dāng)硬掩模2是氧化硅(或上述氧化硅基材料)時(shí)絕緣介質(zhì)3是氮化硅、或摻雜氮化硅(例如摻有C、O、F、P等)。優(yōu)選地，采用化學(xué)氣相沉積(不限于上述各種CVD工藝)來(lái)形成絕緣介質(zhì)3。優(yōu)選地，采用CMP工藝或者傳統(tǒng)的等離子體回刻技術(shù)(工作氣體為Ar等惰性氣體)來(lái)平坦化絕緣介質(zhì)3直至暴露硬掩模2或者鰭片IF的頂部。
[0027]參照?qǐng)D4以及圖3，根據(jù)絕緣介質(zhì)3、硬掩模2以及鰭片IF的材料特性，選擇合適的刻蝕氣體以等離子體干法刻蝕進(jìn)一步回刻絕緣介質(zhì)3，使得露出鰭片IF的部分側(cè)壁，從而在溝槽IG中留下預(yù)定厚度的絕緣介質(zhì)3以用作FinFET器件源漏以及溝道區(qū)底部和側(cè)部的隔離絕緣。該預(yù)定厚度例如是鰭片IF高度的1/5?1/2，依照FinFET器件鰭片源漏區(qū)、溝道區(qū)厚度所需而合理設(shè)定。
[0028]具體地，該步驟中等離子體干法刻蝕的刻蝕氣體至少包含碳氟基氣體，并優(yōu)選地進(jìn)一步包含氧化性氣體。對(duì)于氧化硅基或者低k的絕緣介質(zhì)3而言，刻蝕氣體為碳氟比較低的碳氟基氣體，例如CF4j CF4與CHF3的混合物，并調(diào)節(jié)氧化性氣體的比例，使得氧化硅具有對(duì)Si或多晶硅20:1以上的高選擇比，從而對(duì)側(cè)壁有較小的損傷。相應(yīng)地，對(duì)于氮化硅基或者高k的絕緣介質(zhì)3而言，刻蝕氣體則為碳氟比較高的碳氟基氣體，例如CH2F2XH3F以及其他高碳氟比的高碳鏈分子氣體如C4F6、C4F8及其組合。
[0029]此后，可以進(jìn)一步處理以形成FinFET。例如去除硬掩模2，在鰭片IF的與之正交的方向上沉積形成高k柵介質(zhì)/金屬柵極的柵極堆疊，并在鰭片IF長(zhǎng)度方向上對(duì)源漏區(qū)摻木寸寸ο
[0030]依照本發(fā)明的半導(dǎo)體器件制造方法，通過(guò)合理選用刻蝕氣體以及配比組分，有效抑制了刻蝕氣體對(duì)于鰭片側(cè)壁的損傷，提高了小尺寸器件加工的精度以及可靠性。
[0031]盡管已參照一個(gè)或多個(gè)示例性實(shí)施例說(shuō)明本發(fā)明，本領(lǐng)域技術(shù)人員可以知曉無(wú)需脫離本發(fā)明范圍而對(duì)形成器件結(jié)構(gòu)的方法做出各種合適的改變和等價(jià)方式。此外，由所公開(kāi)的教導(dǎo)可做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在于限定在作為用于實(shí)現(xiàn)本發(fā)明的最佳實(shí)施方式而公開(kāi)的特定實(shí)施例，而所公開(kāi)的器件結(jié)構(gòu)及其制造方法將包括落入本發(fā)明范圍內(nèi)的所有實(shí)施例。
【權(quán)利要求】
1.一種半導(dǎo)體器件制造方法，包括: 在襯底上形成多個(gè)鰭片以及鰭片之間的多個(gè)溝槽； 在溝槽中填充絕緣介質(zhì)； 采用包含碳氟基氣體的刻蝕氣體，等離子體干法刻蝕絕緣介質(zhì)至預(yù)定厚度，以露出鰭片的部分側(cè)壁。
2.如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，襯底包括硅。
3.如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，絕緣介質(zhì)包括氧化硅基材料、或氮化硅基材料。
4.如權(quán)利要求3的半導(dǎo)體器件制造方法，其中，碳氟基氣體包括CF4、CHF3、CH2F2、CH3F、C4F6、C4F8及其組合。
5.如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，刻蝕氣體還包括氧化性氣體。
6.如權(quán)利要求5的半導(dǎo)體器件制造方法，其中，氧化性氣體包括CO、O2及其組合。
7.如權(quán)利要求1的半導(dǎo)體器件制造方法，在填充絕緣介質(zhì)之前，還包括在鰭片頂部形成硬掩模。
8.如權(quán)利要求7的半導(dǎo)體器件制造方法，其中，硬掩模與絕緣介質(zhì)材料可以相同或不同。
9.如權(quán)利要求1或7的半導(dǎo)體器件制造方法，其中，填充絕緣介質(zhì)之后，進(jìn)一步包括平坦化絕緣介質(zhì)直至暴露硬掩模或者鰭片頂部。
10.如權(quán)利要求9的半導(dǎo)體器件制造方法，其中，采用CMP或者等離子體回刻工藝來(lái)進(jìn)行平坦化。
【文檔編號(hào)】H01L21/336GK104078350SQ201310110207
【公開(kāi)日】2014年10月1日 申請(qǐng)日期:2013年3月29日 優(yōu)先權(quán)日:2013年3月29日
【發(fā)明者】孟令款 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所