半導體器件制造方法
【專利摘要】本發(fā)明公開了一種半導體器件制造方法，包括：在襯底上的第一層間介質層中刻蝕形成多個第一開口；在多個第一開口中以及第一層間介質層上形成開口修飾層，開口修飾層部分填充多個第一開口形成多個第二開口；在多個第二開口中以及開口修飾層上形成第二層間介質層；平坦化第二層間介質層，停止在第一層間介質層上，露出開口修飾層；刻蝕開口修飾層，直至暴露襯底，形成多個第三開口，其中第三開口的深寬比大于第一開口的深寬比。依照本發(fā)明的半導體器件制造方法，基于傳統(tǒng)光刻工藝的條件下制備出較大的氧化硅深孔，然后沉積氮化硅薄膜以及再次填充氧化硅，并采用獨特的碳氟基氣體來刻蝕去除氮化硅墊層從而得到氧化硅深孔，從而獲得較高深寬比結構。
【專利說明】半導體器件制造方法

【技術領域】
[0001]本發(fā)明涉及半導體集成電路制造領域，更具體地，涉及一種采用SIN薄膜的微縮技術以實現(xiàn)氧化硅高深寬比孔的制備方法。

【背景技術】
[0002]接觸孔刻蝕是超大規(guī)模集成電路的關鍵技術，隨著CMOS進入32nm后的工藝時代，高深寬比孔刻蝕及其填充對器件的良率有相當大的影響。對于先進的存儲器而言，深寬比已經達到了 40:1以上的比例，這使得挑戰(zhàn)更加巨大。
[0003]對于氧化硅、氮化硅薄膜，一般采用碳氟基氣體如CF4、CHF3> CH2F2, CH3F等來刻蝕，而對于氧化硅孔刻蝕為了獲得較為陡直的深孔結構，則往往采用高功率、高碳鏈分子氣體如C4F6、C4F8等。氮化硅具有比氧化硅更弱的鍵能，特性介于氧化硅與硅材料之間。如果需要刻蝕高深寬比的氧化硅孔結構，則要對氟基氣體有良好控制，同時，大碳鏈分子往往會產生較多的聚合物，以獲得較陡直的深孔；但又不至于由于深孔內刻蝕抑制劑太多而導致刻蝕停止，則需要氧化性氣體O2能有效去除側壁上的聚合物。
[0004]另外，隨著摩爾定律的持續(xù)推進，孔⑶已經進入10nm的尺寸，如無先進的光刻工藝，直接進行如此小氧化硅孔的制備是不可能的。而且，對氧化硅深孔直接進行刻蝕，由于較多的聚合物使得發(fā)生刻蝕抑制，導致刻蝕無法繼續(xù)進行下去。


【發(fā)明內容】

[0005]有鑒于此，本發(fā)明的目的在于提供一種創(chuàng)新性的接觸孔刻蝕方法，通過特殊的制備工藝，克服了由于光刻工藝的限制及較小CD導致的氧化硅深孔制備的困難，提高側壁陡直度以及深寬比，同時還能提高絕緣介質填充率，最終提高了器件的可靠性。
[0006]實現(xiàn)本發(fā)明的上述目的，是通過提供一種半導體器件制造方法，包括:在襯底上的第一層間介質層中刻蝕形成多個第一開口 ；在多個第一開口中以及第一層間介質層上形成開口修飾層，開口修飾層部分填充多個第一開口形成多個第二開口 ；在多個第二開口中以及開口修飾層上形成第二層間介質層；平坦化第二層間介質層，停止在第一層間介質層上，露出開口修飾層；刻蝕開口修飾層，直至暴露襯底，形成多個第三開口，其中第三開口的深寬比大于第一開口的深寬比。
[0007]其中，第一和/或第二層間介質層包括氧化硅、氮化硅、低k材料及其組合。
[0008]其中，開口修飾層包括氮化硅、高k材料及其組合。
[0009]其中，采用LPCVD、PECVD沉積形成開口修飾層。
[0010]其中，采用等離子體干法刻蝕來刻蝕開口修飾層，刻蝕氣體包括碳氟基氣體和氧化性氣體。
[0011]其中，碳氟基氣體包括CF4、CHF3> CH3F, CH2F2及其組合。
[0012]其中，氧化性氣體包括CO、O2及其組合。
[0013]其中，采用PECVD、LPCVD, SACVD沉積形成第一和/或第二層間介質層。
[0014]其中，襯底中和/或襯底上還包括下層結構，多個第三開口暴露下層結構。
[0015]其中，形成多個第三開口之后，進一步包括:濕法腐蝕，去除刻蝕開口修飾層過程中的聚合物。
[0016]依照本發(fā)明的半導體器件制造方法，基于傳統(tǒng)光刻工藝的條件下制備出較大的氧化硅深孔，然后沉積氮化硅薄膜以及再次填充氧化硅，并采用獨特的碳氟基氣體來刻蝕去除氮化硅墊層從而得到氧化硅深孔，從而獲得較高深寬比結構。

【專利附圖】

【附圖說明】
[0017]以下參照附圖來詳細說明本發(fā)明的技術方案，其中:
[0018]圖1至圖5為依照本發(fā)明的半導體器件制造方法各步驟的剖面示意圖；以及
[0019]圖6為依照本發(fā)明的半導體器件制造方法的流程圖。

【具體實施方式】
[0020]以下參照附圖并結合示意性的實施例來詳細說明本發(fā)明技術方案的特征及其技術效果。需要指出的是，類似的附圖標記表示類似的結構，本申請中所用的術語“第一”、“第二”、“上”、“下”、“厚”、“薄”等等可用于修飾各種器件結構。這些修飾除非特別說明并非暗示所修飾器件結構的空間、次序或層級關系。
[0021]參照圖6以及圖1，在襯底I上的層間介質層3中刻蝕形成多個第一開口 3A。
[0022]提供襯底1，其可以是體3丨、501、體66、6601、5丨66、66513，也可以是II1-V族或者I1-VI族化合物半導體襯底，例如GaAs、GaN、InP、InSb等等。為了與現(xiàn)有的CMOS工藝兼容以應用于大規(guī)模數(shù)字集成電路制造，襯底I優(yōu)選地為體Si或者SOI。采用現(xiàn)有的半導體器件制造工藝(例如CMOS兼容工藝)，在襯底I中和/或襯底I上形成有待與外界電連接的多個下層結構2。其中，下層結構2在MOSFET中可以是源漏區(qū)、源漏區(qū)上的金屬硅化物、或者是柵極，下層結構2在集成電路中也可以是下層互連線(例如多層互連中的下層互連線，或者是接觸焊墊)，在存儲器陣列中也可以是存儲器單元中的MOSFET源端或者漏端、或者單元中的電容等無源器件的電極，或者下層結構2是用于保護其他器件結構的刻蝕停止層(例如后柵工藝中的接觸刻蝕停止層CESL，或者多層互連之間的刻蝕停止層)。圖1中雖然僅顯示了下層結構2形成在襯底I中并且位于襯底I上表面附近，但是實際上下層結構2也可以形成在襯底I上表面之上(例如突出襯底表面的柵極)或者形成在襯底I的下表面中。此夕卜，雖然圖1中顯示下層結構2為相連的一個整體，但是實際上下層結構2可以依照電路布局需要而劃分成多個部分，例如分別代表MOSFET源區(qū)和漏區(qū)，或者代表不同的布線層。
[0023]在襯底I上形成層間介質層(ILD) 3。ILD3可以是氧化硅、氮氧化硅、低k材料及其組合(組合方式可以是堆疊也可以是混雜)，其中低k材料包括但不限于有機低k材料(例如含芳基或者多元環(huán)的有機聚合物)、無機低k材料(例如無定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化娃、多孔S1CH、摻C 二氧化娃、摻F多孔無定形碳、多孔金剛石、多孔有機聚合物)。形成ILD3的方法可以是快速熱氧化(RTO)、化學氧化、SACVD、LPCVD、PECVD、HDPCVD、UHVCVD、M0CVD、MBE、ALD、蒸發(fā)、濺射、旋涂、噴涂、絲網(wǎng)印刷等等。在本發(fā)明一個實施例中，ILD3是PECVD、LPCVD、SACVD等方法制備的氧化硅。ILD3的厚度要大于等于需要形成的接觸塞或者互連線的厚度。
[0024]刻蝕ILD3，直至暴露下層結構2，形成多個第一開口 3A。第一開口 3A可以是接觸孔(例如MOSFET中的源漏接觸孔)，也可以是溝槽(例如多層互連中，對應于大馬士革結構中的某一層布線所占據(jù)的空間)。其中，第一開口 3A的深寬比優(yōu)選地大于1.2:1，并且其寬度要大于最終需要形成的實際開口寬度。例如第一開口 3A的寬度是0.5μπι(500ηπι)，深度為600nm。具體地，對于氧化硅基材質的ILD3，可以采用碳氟基氣體進行等離子體干法刻蝕，獲得較為陡直的并且較高深寬比的開口。碳氟基氣體可以是CF4、CHF3> CH2F2, CH3F,并且為了獲得更高深寬比的陡直開口，碳氟基氣體優(yōu)選地是高功率、高碳鏈分子氣體如C4F6、C4F8等。由于C4F6、C4F8等氣體的基碳氟比較高，除了作為刻蝕性氣體，更重要的在于其能夠產生較多的硅氧碳氟聚合物薄膜，沉積在孔洞側壁及底部，從而對氧化硅等材質的ILD3形成各向異性刻蝕。
[0025]參照圖6以及圖2，在多個第一開口 3A中形成開口修飾層4。開口修飾層4的材質不同于襯底I以及ILD3，例如是氮化硅基材料或者高k材料，用于修飾開口的陡直側壁以及調整開口的深寬比。形成開口修飾層4的方法可以是SACVD、LPCVD, PECVD, HDPCVD,UHVCVD、MOCVD、MBE、ALD、蒸發(fā)、濺射等等。開口修飾層4的厚度依照最終需要的第三開口 3C(圖5中所示)來決定。開口修飾層4的厚度為10nm時，第一開口 3A中填充了部分開口修飾層4之后留下的第二開口 3B的寬度將為300nm，由此將使得深寬比從1.2:1增大至2:1，但是仍然難以滿足高寬深比的要求，因此需要后續(xù)說明所述的進一步處理。值得注意的是，雖然本發(fā)明實施例中僅列舉了氮化硅材質的開口修飾層4，但是任何與襯底I以及ILD3材質不同的絕緣材料均可以用作開口修飾層4，只要能使得相鄰材料層之間具有較大的刻蝕選擇比，也即在相同刻蝕氣體下刻蝕速率不同、或者在不同刻蝕氣體下刻蝕速率(更大程度地)不同。
[0026]參照圖6以及圖3，在第二開口 3B中以及開口修飾層4上形成第二 ILD5。第二LID5的材質與前述第一 ILD3的材質可以相同，也可以不同，均可以選自氧化硅、氮氧化硅、低k材料及其組合(組合方式可以是堆疊也可以是混雜)，其中低k材料包括但不限于有機低k材料(例如含芳基或者多元環(huán)的有機聚合物)、無機低k材料(例如無定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔S1CH、摻C 二氧化硅、摻F多孔無定形碳、多孔金剛石、多孔有機聚合物)。形成ILD5的方法可以是快速熱氧化(RTO)、化學氧化、SACVD、LPCVD、PECVD、HDPCVD、UHVCVD, MOCVD, MBE、ALD、蒸發(fā)、濺射、旋涂、噴涂、絲網(wǎng)印刷等等。在本發(fā)明一個實施例中，ILD5是PECVD、LPCVD、SACVD等方法制備的TEOS (以TEOS為原料CVD制備形成的氧化硅基薄膜)，以獲得良好的保形性。如圖3所示，ILD5的厚度較大，除了完全填充第二開口 3B之夕卜，還超過其頂部而沉積并完全覆蓋了開口修飾層4。
[0027]參照圖6以及圖4，平坦化第二 ILD5，停止在第一 ILD3上。平坦化的方法可以是化學機械拋光(CMP)，或者當?shù)诙?ILD5、第一 ILD3以及開口修飾層4材質均不同時可以采用回刻(etch—back)的方法。平坦化之后，去除了第一 ILD3頂部原來開口 3A/3B之外的部分開口修飾層，而露出了在開口 3A/3B內側壁上的剩余部分開口修飾層4。
[0028]參照圖6以及圖5，刻蝕去除剩余的開口修飾層4。將晶片/襯底轉入等離子體刻蝕腔，通入刻蝕氣體，采用射頻功率激發(fā)，待等離子體穩(wěn)定后，進行開口修飾層4的刻蝕。采用高選擇比的碳氟性氣體成分，需要開口修飾層4對ILD3/5具有極高的選擇比，如15:1以上。從而將沉積的開口修飾層4刻蝕干凈，得到陡直的形貌。開口修飾層4去除之后，在ILD3與ILD5之間留下了多個第三開口 3C，其數(shù)目是第一開口 3A的兩倍，其深寬比可以達到6:1 (開口深度600nm，寬度為開口修飾層4的厚度也即10nm)。
[0029]在本發(fā)明實施例中，刻蝕方法優(yōu)選地是等離子體干法刻蝕?？涛g設備例如是采用中微半導體Primo DRIE腔體，采用雙射頻系統(tǒng)，高頻功率為60MHz主要用來產生等離子體，用于調節(jié)等離子體密度；低頻系統(tǒng)為2MHz用于增強離子能量及轟擊強度，提升刻蝕方向性。兩者之間是去耦合的，以免相互影響。這使得可以根據(jù)刻蝕深孔的具體特點進行不同的優(yōu)化，而不改變所刻蝕孔在其他方面的形貌特征。其他廠商的刻蝕設備基于同樣的原理，可以進行類似的調節(jié)，亦屬于本專利的保護范圍。
[0030]等離子體干法刻蝕的刻蝕氣體至少包括碳氟基氣體，并且優(yōu)選地包括氧化性氣體。由于氮化硅刻蝕機制與氧化硅不同，如果仍然單純采用高碳鏈分子(碳氟比較高)，易于產生較多的聚合物，使得側壁變得粗糙，并且，刻蝕后的聚合物清除步驟較為困難。因此，往往需要較高的偏置功率將高碳鏈分子打碎，在與O2的反應中易于去除。從而，獲得較好的刻蝕形貌。
[0031]在當前的本發(fā)明中，上述碳氟基氣體例如碳氟比較低的含氫碳氟基氣體，如CF4、CH3F、CHF3、CH2F2及其組合，對氮化硅薄膜材質的開口修飾層4進行刻蝕，由于產生較少的聚合物，不僅能夠提升刻蝕速度，而且在刻蝕后清除步驟也較好控制。
[0032]氧化性氣體包括CO、O2及其組合，用于輔助性的去除已產生的并且在刻蝕過程中產生的聚合物，使得刻蝕不至于停止。但氧化性氣體的添加大小，要考慮到對聚合物去除的影響，以獲得理想的⑶。
[0033]具體地，作為一個實施例，優(yōu)選CF4、CH3F、02等進行刻蝕。由于刻蝕設備廠商眾多，這里的參數(shù)設定以中微半導體Primo DRIE的刻蝕設備為例。腔體壓力保持在40mt，氣體流量分別為 40sccm CF4、80sccm CH3F、10sccm 02、400sccm Ar，高低頻功率選擇 600W/1500W，從而刻蝕出陡直的形貌。
[0034]此外，對于高深寬比的刻蝕孔，上述陡直的形貌，會為后續(xù)的填充帶來相當挑戰(zhàn)。有時候為了后續(xù)的工藝，會將底部的尺寸做的小一些，頂部的略大一些。作為一個實施例，通過增加高碳氟比的碳氟基氣體(例如C4F8、C4F6)的流量，同時也可降低例如O2的氧化性氣體的流量，增強聚合物在側壁的沉積，使得側向刻蝕降低。底部沉積的聚合物可以在低頻高功率下被轟擊掉，而不影響各向異性的刻蝕。最終，形成略傾斜的刻蝕形貌。
[0035]值得注意的是，在此處刻蝕開口修飾層4時，除了側壁部分被完全刻蝕去除之外，底部的開口修飾層4也同時被側向刻蝕。然而可以通過調節(jié)碳氟基氣體與氧化性氣體的流量比，使得刻蝕后期底部聚合物形成較多，形成的例如氧化硅材質的聚合物將部分填充ILD5的底部。
[0036]隨后，優(yōu)選地，經過濕法腐蝕工藝，得到光滑可靠的高深寬比的ILD3/5的深孔。濕法腐蝕例如SPM (例如硫酸:雙氧水=4:1)/APM (例如氨水:雙氧水:去離子水=1:1:5或者0..5:1:5)濕法清洗，將干法刻蝕過程中的聚合物清除。在此過程中，氧化性的濕法腐蝕液將進一步腐蝕襯底I與ILD5之間的界面，在此間隙中原生了氧化硅等填充物，完全填充了 ILD5底部，使得第三開口 3C構成陡直形貌。
[0037]最終形成的第三開口 3C為實際所需的接觸孔或者互連線溝槽，其寬度要小于第一開口 3A/第二開口 3B，因此提高了深寬比。例如第一開口 3A的寬度為500nm深度為600nm，開口修飾層4的厚度為10nm時，第二開口 3B的寬度將為300nm，第三開口 3C的寬度僅為lOOnm，由此將使得深寬比從1.2:1增大至2:1并進一步增大至6:1。圖1至圖5中所示各個層的厚度并非依照數(shù)量關系等比例繪制，僅為了示意相互位置關系，因此不應視作限定了本發(fā)明的各個層的相對厚度關系。
[0038]此外，由于刻蝕設備可調節(jié)的參數(shù)實在太多，任何說明都無法窮盡不同薄膜不同狀況的具體刻蝕。因此，在選用氣體時，要根據(jù)需求及不同的薄膜而定，進而視具體情況可獲得不同的刻蝕形貌。如增加聚合物量(增加碳氟基氣體特別是高碳氟比氣體的流量)，可產生略傾斜的深孔，卻可以方便后續(xù)介質的填充；增加氧化性氣體，可調節(jié)聚合物數(shù)量，形成較為陡直的深孔，但可能會對后續(xù)介質的填充帶來挑戰(zhàn)。
[0039]依照本發(fā)明的半導體器件制造方法，基于傳統(tǒng)光刻工藝的條件下制備出較大的氧化硅深孔，然后沉積氮化硅薄膜以及再次填充氧化硅，并采用獨特的碳氟基氣體來刻蝕去除氮化硅墊層從而得到氧化硅深孔，從而獲得較高深寬比結構。
[0040]盡管已參照一個或多個示例性實施例說明本發(fā)明，本領域技術人員可以知曉無需脫離本發(fā)明范圍而對形成器件結構的方法做出各種合適的改變和等價方式。此外，由所公開的教導可做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在于限定在作為用于實現(xiàn)本發(fā)明的最佳實施方式而公開的特定實施例，而所公開的器件結構及其制造方法將包括落入本發(fā)明范圍內的所有實施例。
【權利要求】
1.一種半導體器件制造方法，包括: 在襯底上的第一層間介質層中刻蝕形成多個第一開口； 在多個第一開口中以及第一層間介質層上形成開口修飾層，開口修飾層部分填充多個第一開口形成多個第二開口； 在多個第二開口中以及開口修飾層上形成第二層間介質層； 平坦化第二層間介質層，停止在第一層間介質層上，露出開口修飾層； 刻蝕開口修飾層，直至暴露襯底，形成多個第三開口，其中第三開口的深寬比大于第一開口的深寬比。
2.如權利要求1的半導體器件制造方法，其中，第一和/或第二層間介質層包括氧化硅、氮化硅、低k材料及其組合。
3.如權利要求1的半導體器件制造方法，其中，開口修飾層包括氮化硅、高k材料及其組合。
4.如權利要求1的半導體器件制造方法，其中，采用LPCVD、PECVD沉積形成開口修飾層。
5.如權利要求1的半導體器件制造方法，其中，采用等離子體干法刻蝕來刻蝕開口修飾層，刻蝕氣體包括碳氟基氣體和氧化性氣體。
6.如權利要求5的半導體器件制造方法，其中，碳氟基氣體包括CF4、CHF3>CH3F, CH2F2及其組合。
7.如權利要求5的半導體器件制造方法，其中，氧化性氣體包括CO、O2及其組合。
8.如權利要求1的半導體器件制造方法，其中，采用PECVD、LPCVD,SACVD沉積形成第一和/或第二層間介質層。
9.如權利要求1的半導體器件制造方法，其中，襯底中和/或襯底上還包括下層結構，多個第三開口暴露下層結構。
10.如權利要求1的半導體器件制造方法，其中，形成多個第三開口之后，進一步包括:濕法腐蝕，去除刻蝕開口修飾層過程中的聚合物。
【文檔編號】H01L21/768GK104078418SQ201310110195
【公開日】2014年10月1日 申請日期:2013年3月29日 優(yōu)先權日:2013年3月29日
【發(fā)明者】孟令款 申請人:中國科學院微電子研究所