專利名稱：半導(dǎo)體芯片封裝、半導(dǎo)體芯片組件和制造器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于制造至少一個器件的方法，半導(dǎo)體芯片封裝和半導(dǎo)體芯片組件。
背景技術(shù)：
在半導(dǎo)體芯片封裝技術(shù)中的一個挑戰(zhàn)是關(guān)于將半導(dǎo)體芯片的接觸焊墊連接到外部的接觸元件。另一個挑戰(zhàn)是增長的通過芯片或者封裝分層的功能密度。在芯片分層中，兩個或者多個半導(dǎo)體芯片被分層并且容納在一個芯片封裝中。當(dāng)將半導(dǎo)體芯片容納到芯片封裝中時，半導(dǎo)體芯片的接觸焊墊就必須連接到芯片封裝的外部接觸元件。


附圖提供了對說明書的實(shí)施例的進(jìn)一步的理解并且成為說明書的一部分。

了實(shí)施例并且和說明書一起用于解釋實(shí)施例的原理。其它實(shí)施例和實(shí)施例的優(yōu)點(diǎn)將很容易理解，這是因?yàn)橥ㄟ^參考下面的詳細(xì)描述將更容易理解它們。附圖的元件沒有必要按著相互的比例畫出。相似的參考符號表示對應(yīng)相似的部件。圖1是制造至少一個器件的方法的實(shí)施例的流程圖。圖2A-1是表不中間產(chǎn)品和器件的橫截面圖，并且表不如圖1所不的實(shí)施例的其它實(shí)施例的處理設(shè)備。圖3A-D是根據(jù)用于制造至少一個器件的方法的其它實(shí)施例制造的器件的不同實(shí)施例的橫截面圖。圖4是用于制造至少一個器件的方法的其它實(shí)施例的流程圖。圖5A-F是中間產(chǎn)品和器件的橫截面圖，示出了如圖1，2A-1，2A_D和4的其它實(shí)施例。圖6是用于制造半導(dǎo)體芯片組件的方法的實(shí)施例的流程圖。圖7A和7B示出了中間產(chǎn)品和半導(dǎo)體芯片組件的橫截面圖，示出了如圖6所示的實(shí)施例的其它實(shí)施例。圖8示出了半導(dǎo)體芯片封裝的實(shí)施例的橫截面圖。圖9A-F是表示中間產(chǎn)品和器件的橫截面圖，并且表示制造至少一個器件的其它實(shí)施例的處理設(shè)備。圖1OA和IOB是表示中間產(chǎn)品和器件的橫截面圖，并且表示制造至少一個器件的其它實(shí)施例的處理設(shè)備。圖1lA-C是表示中間產(chǎn)品和器件的橫截面圖，用于表示制造至少一個器件的其它實(shí)施例。
具體實(shí)施例方式在下面的參考附圖進(jìn)行的詳細(xì)說明中，該附圖是說明書的一部分，其中通過說明實(shí)現(xiàn)本發(fā)明的具體實(shí)施例的方式示出。在這一點(diǎn)上，方向術(shù)語，例如“頂部”、“底部”、“前面”、“后面”、“前沿”、“后沿”是參考被描述的圖的方向來使用的。因?yàn)閷?shí)施例的各部件以不同的方向被定向，所以使用方向術(shù)語的目的是說明性的而不是限制性的?？梢岳斫?，可以使用其它實(shí)施例，并且可以進(jìn)行結(jié)構(gòu)或邏輯變化而不脫離本發(fā)明的范圍。因此，下面的詳細(xì)描述不是限制性的，本發(fā)明的范圍由權(quán)利要求書來限定。可以理解，這里描述的各種示例性實(shí)施例的特征可以相互組合，除非另有特別說明?，F(xiàn)在參考附圖描述實(shí)施例，其中通常用相似的參考符號表示相同的元件。在下面的描述中，出于解釋的目的，設(shè)定了具體的數(shù)字以便提供對一個或者多個實(shí)施例的全面了解。然而，本領(lǐng)域的技術(shù)人員很清楚，可以使用更具體的細(xì)節(jié)來實(shí)現(xiàn)一個或者多個實(shí)施例。在其它的例子中，以示意性的形式描述了公知的結(jié)構(gòu)和元件，以便簡化描述一個或者多個實(shí)施例。因此下面的描述不是出于限制性目的，其范圍由權(quán)利要求書來限定。用于制造至少一個器件的方法的實(shí)施例，用于制造半導(dǎo)體芯片組件的方法的實(shí)施例和用于半導(dǎo)體芯片封裝的實(shí)施例可以使用多種類型的半導(dǎo)體芯片或者半導(dǎo)體襯底，其中包括邏輯集成電路，模擬集成電路，混合信號集成電路，傳感器電路，MEMS (微機(jī)電系統(tǒng))，功率集成電路，具有集成的無源元件的芯片。在多個實(shí)施例中，將多個層或者堆層應(yīng)用到彼此上，或者涂覆或沉積材料到層上?？梢岳斫?，例如術(shù)語“涂覆”或者“沉積”的意思是完全覆蓋了將多層涂覆到彼此上的所有技術(shù)。在一個實(shí)施例中，它們的意思是覆蓋技術(shù)，其中將多層作為整體一次涂覆，例如疊置技術(shù)和將多層順序沉積的技術(shù)，例如濺射、電鍍、模制、CVD等。半導(dǎo)體芯片可以包括在它們的外表面的一個或多個上的接觸元件或接觸墊，其中接觸元件用于電接觸半導(dǎo)體芯片?？梢允褂萌魏螌?dǎo)電材料來制造接觸元件，例如使用鋁、金或者銅的材料，或者使用合金材料，或者使用導(dǎo)電的有機(jī)材料、或者使用導(dǎo)電的半導(dǎo)體材料。在多個實(shí)施例中，半導(dǎo)體芯片可以被材料層覆蓋。材料層的材料可以是任何電絕緣材料，例如任何種類的模塑材料，任何種類的環(huán)氧樹脂材料，或者任何種類的樹脂材料。在用材料層覆蓋半導(dǎo)體芯片的過程中，“嵌入的芯片”能被制造。嵌入的芯片可以具有標(biāo)準(zhǔn)半導(dǎo)體晶片的形式，并且通常被稱為“重構(gòu)晶片”或者“再造晶片”。然而，可以了解，嵌入的晶片不受限于晶片的形式和形狀，而且可以具有任意的尺寸和形狀和任何適合的嵌入有半導(dǎo)體芯片的陣列。圖1示出了制造至少一個器件的方法的實(shí)施例的流程圖。該方法包括將至少一個半導(dǎo)體芯片施加到第一成形元件上(SI)，施加至少一個元件到第二成形元件上(S2)，和施加材料到該至少一個半導(dǎo)體芯片和該至少一個元件上(S3)。將被制造的器件可以是例如中間產(chǎn)品或者成品。例如，該器件可以是半導(dǎo)體芯片模塊，例如是嵌入的晶片或重構(gòu)晶片或再造晶片形式。例如，該器件還可以是通過將半導(dǎo)體芯片模塊分成多個半導(dǎo)體芯片封裝而得到的半導(dǎo)體芯片封裝。根據(jù)一個實(shí)施例，施加到第二成形元件上的元件可以是其它半導(dǎo)體芯片，通路元件，電阻器，線圈，層，金屬層，箔片，金屬箔片，銅箔片，引線框架，焊料球，夾具，接觸元件，或者接觸墊。根據(jù)另一個實(shí)施例，該至少一個半導(dǎo)體芯片可以被施加到承載層上，在一個實(shí)施例中被施加到第一承載層上，其接著被施加到第一成形元件。單獨(dú)的，至少一個元件可以被施加到承載層上，在一個實(shí)施例中是第二承載層，其接著被施加到第二成形元件。該至少一個半導(dǎo)體芯片可以被施加到第一承載層的主表面上，該至少一個元件可以被施加到第二承載層的主表面上，在施加材料之前，將第一和第二承載層相對彼此定位，以使得第一和第二承載層的主表面彼此面對。根據(jù)另一個實(shí)施例，施加材料層包括模塑，在一個實(shí)施例中是傳遞模塑或者壓縮模塑。更具體的，在傳遞模塑中通過將材料引入到通過第一成形元件和第二成形元件形成的空腔中來施加材料到至少一個半導(dǎo)體芯片上和至少一個元件上。更具體的，在壓縮模塑中通過將材料壓入到第一成形元件和第二成形元件之間來將材料施加到至少一個半導(dǎo)體芯片上和至少一個元件上。根據(jù)另一個實(shí)施例，提供模塑裝置，該模塑裝置具有下模塑工具和上模塑工具，半導(dǎo)體芯片或者第一承載層被放置到該下模塑工具上，和元件或第二承載層被放置到該上模塑工具上，并且將模塑材料填滿在下模塑工具和上模塑工具之間的中間空間中。在一個實(shí)施例中，低和上模塑工具相對于彼此被定位，以使得它們形成內(nèi)部空腔，該內(nèi)部空腔包含半導(dǎo)體芯片和元件，以及第一和第二承載層(如果存在的話)，并且將模塑材料充滿該內(nèi)部空腔。根據(jù)另一個實(shí)施例，多個第一半導(dǎo)體芯片被施加到第一成形兀件上和多個第二半導(dǎo)體芯片被施加到第二成形元件上。第一半導(dǎo)體元件的數(shù)目等于或者不等于第二半導(dǎo)體芯片的數(shù)目。根據(jù)另一個實(shí)施例，第一半導(dǎo)體芯片和第二半導(dǎo)體芯片可以被施加為多個第一半導(dǎo)體芯片中的一個或者多個和多個第二半導(dǎo)體芯片中的一個或者多個可以是彼此相對地放置到要被制造的器件中，該器件可以是例如半導(dǎo)體芯片模塊。根據(jù)另一個實(shí)施例，第一和第二半導(dǎo)體芯片被施加為第一半導(dǎo)體芯片中的一個或者多個和第二半導(dǎo)體芯片中的一個或者多個可以是并排交替的方式被放置。圖2A-1示出了連同處理設(shè)備一起的中間產(chǎn)品和器件的橫截面圖，用于說明制造至少一個器件的方法的另一個實(shí)施例。在圖2A中示出了第一承載層I的實(shí)施例的橫截面圖。該第一承載層I例如是有任何結(jié)構(gòu)的材料制成，例如是金屬、塑料、陶瓷、或者硅、或者聚合物材料。它能夠是例如剛性構(gòu)造，使得它是穩(wěn)定和可持的。因此它可以具有不小于200 μ m的厚度。圖2B示出了中間產(chǎn)品的橫截面圖，其中粘附性箔片2已經(jīng)被疊置到第一承載層I上，該粘附性箔片2能夠具有雙面粘附性并且能夠從第一承載層I去除掉，或者從它被施加到的任何其它層或者材料上被去除掉。該第一承載層I可以用做釋放層。在一個實(shí)施例中，其可包括釋放系統(tǒng)，使得當(dāng)外部預(yù)定條件，例如加熱或者UV輻射，該粘附性箔片2從第一層I中被去除掉?？梢詮牡谝怀休d層I的側(cè)面施加加熱或者UV輻射，使得在粘附性箔片2是熱釋放箔片的情況中，該第一承載層I不需要是光學(xué)透明的，而在粘附性箔片2是UV輻射釋放帶的情況中，該第一承載層I對于UV輻射是光學(xué)透明的。圖2C示出了另一個中間產(chǎn)品的橫截面圖，其中半導(dǎo)體芯片3被放置在粘附性箔片2上，該半導(dǎo)體芯片3經(jīng)受了測試，并且按順序放置。然后，使用常規(guī)的拾取和放置機(jī)器來將多個半導(dǎo)體芯片3放置到粘附性箔片2上。該多個半導(dǎo)體芯片3的每一個包括至少一個接觸墊3A，其中多個接觸墊3A被放置到半導(dǎo)體芯片3的與粘附層2面對的表面上。該半導(dǎo)體芯片3被放置為具有充分的空間以允許分散電接觸，如后面將要詳細(xì)介紹的。圖2D示出了如在圖2C中示出的中間產(chǎn)品的橫截面圖，其已經(jīng)被放置到模塑裝置的底部工具4中。該模塑裝置的底部工具4能夠具有包括空腔的盒子的形狀和結(jié)構(gòu)。圖2E示出了操作中的模塑裝置的橫截面圖。圖的底部示出了底部工具4，如在圖2D中已經(jīng)介紹的。圖的上部示出了模塑裝置的頂部工具5。頂部工具5承載了與圖2C中所示相同的布置。該另一個布置包括具有其上施加了粘附層7的第二承載層6和附著到粘附層7的第二半導(dǎo)體芯片8。該第二半導(dǎo)體芯片8被定位成當(dāng)?shù)诙休d層6施加到頂部工具5時該第二半導(dǎo)體芯片8與第一半導(dǎo)體芯片3橫向錯開，該頂部工具5連接到底部工具4以便制造半導(dǎo)體芯片模塊。通過使用真空機(jī)構(gòu)將第二承載層6固定到頂部工具5，其原理對于常規(guī)的晶片夾具是已知的。在圖2F中，示出了如圖2E所示的模塑裝置的橫截面圖。另外，其還示出了如何都將模制介質(zhì)9填充到底部工具4的空腔中。通過使用分配嘴10來填充該模制介質(zhì)9，該分配嘴延伸通過在底部工具4和頂部工具5之間的開口。這里使用的模塑技術(shù)可以是傳遞模塑技術(shù)或者壓縮模塑技術(shù)?？赡艿哪Ｋ懿牧习ɡ缰咀搴头甲寰酆衔铮崴苄运芰虾蜔峁绦缘木酆衔锖瓦@些聚合物的混合物，并且還可以包括其它類型的聚合物。在圖2G中，示出了如圖2E和2F中已經(jīng)示出的模塑裝置的橫截面圖。另外，在圖2G中示出了如何將頂部工具5向下移動以便固定連接到底部工具4。在該操作中，當(dāng)通過向下移動第二半導(dǎo)體芯片8和第二承載層6的主表面來使模制介質(zhì)9位移時,該模制介質(zhì)9被壓縮和分配。符號△ T表示附加的預(yù)定量的加熱被施加到底部工具4和頂部工具5上。在圖2H中，示出了頂部工具5固定連接到底部工具4中并且模制介質(zhì)9沿著第一承載層I和第二承載層6的整個長度被分配，和該模制介質(zhì)9覆蓋了第一半導(dǎo)體芯片3和第二半導(dǎo)體芯片8以及第一承載層I和第二承載層6相互面對的主表面上。之后，進(jìn)行固化工藝以便使得模制介質(zhì)9變硬，使得它成為剛性材料層。在圖21中，示出了在固化工藝之后，頂部工具5從底部工具4脫離開的情況。在這里沒有示出的其它工藝中，被固化和硬化的模塑層9從底部工具4中被去除掉，和第一承載層I和第二承載層6從具有其中嵌入了第一半導(dǎo)體芯片3和第二半導(dǎo)體芯片8的固化和硬化的模塑層9中去疊置。在圖3A-D中，示出了以半導(dǎo)體芯片模塊的形式制造器件的不同實(shí)施例的橫截面。所有的這些實(shí)施例示出了固化和硬化的模塑材料層9、第一半導(dǎo)體芯片3和第二半導(dǎo)體芯片8。在所有的這些實(shí)施例 中，第一半導(dǎo)體芯片3和第二半導(dǎo)體芯片8分別具有主表面，接觸墊3A和8A布置到該主表面上。同樣在所有的這些實(shí)施例中，第一半導(dǎo)體芯片3的主表面與模塑材料層9的上表面齊平或者共面，和第二半導(dǎo)體芯片8的主表面與模塑材料層9的下表面齊平或者共面。圖3A示出了第一半導(dǎo)體芯片3和第二半導(dǎo)體芯片8以并排交替的方式布置的實(shí)施例。在該實(shí)施例中，該模塑材料層9相對薄，因?yàn)樵谀Ｋ懿牧蠈?的橫向位置處存在最大僅一個半導(dǎo)體芯片，即或者是第一半導(dǎo)體芯片3或者是第二半導(dǎo)體芯片8。在圖3B中，示出了第一導(dǎo)體芯片3和第二半導(dǎo)體芯片8彼此相對放置的實(shí)施例。在該實(shí)施例中，模塑材料層9相對厚，因?yàn)榇嬖谀Ｋ懿牧蠈?的多個橫向位置，其中兩個半導(dǎo)體芯片即第一半導(dǎo)體芯片3和第二半導(dǎo)體芯片8直接相互堆疊。在圖3A和3B的實(shí)施例中，第一半導(dǎo)體芯片3的數(shù)目等于第二半導(dǎo)體芯片8的數(shù)目。在圖3C中，示出了第一半導(dǎo)體芯片3的數(shù)目不同于第二半導(dǎo)體芯片8_1，8_2的數(shù)目的實(shí)施例。在一個實(shí)施例中，在圖3C示出的實(shí)施例中，第二半導(dǎo)體芯片8_1，8_2的數(shù)目是第一半導(dǎo)體芯片3的數(shù)目的兩倍。更具體的，在圖3C的實(shí)施例中，兩個第二半導(dǎo)體芯片8_1，8_2放置在第一半導(dǎo)體芯片3的每一個上面。在圖3D中，示出了半導(dǎo)體芯片模塊的實(shí)施例與圖3C的實(shí)施例相似。在圖3D的實(shí)施例中，放置在第一半導(dǎo)體芯片3的每一個上面的兩個第二半導(dǎo)體芯片8_1，8_2具有不同的垂直延伸。圖4示出了用于制造至少一個器件的方法的另一個實(shí)施例的流程圖。該方法包括提供至少一個半導(dǎo)體芯片(SI)，提供至少一個元件(S2)，施加材料層到至少一個半導(dǎo)體芯片和至少一個兀件上，該材料層包括第一表面和與該第一表面相對的第二表面,其中材料層的第一表面與至少一個半導(dǎo)體芯片的表面共面，并且材料層的第二表面與至少一個元件的表面共面(Si)。在圖5A-F中，示出了中間產(chǎn)品和器件的橫截面圖，表示圖1，2A-1，3A_D和4中示出的其它實(shí)施例。在圖5A中，示出了半導(dǎo)體芯片模塊20的形式的器件，其根據(jù)圖1-4的實(shí)施例中示出的方法制造的。在下面，圖5B-F示出了半導(dǎo)體芯片模塊20的一部分的橫截面圖，其中該部分是半導(dǎo)體芯片封裝，其在后面的工藝中從半導(dǎo)體芯片模塊20中被切割掉。對于第一處理步驟，用粘附性箔片21覆蓋半導(dǎo)體芯片模塊20以便保護(hù)將不被處理的半導(dǎo)體芯片模塊20的那個面。該半導(dǎo)體芯片模塊20包括模塑層29，多個第一半導(dǎo)體芯片23和多個第二半導(dǎo)體芯片28，其中第一半導(dǎo)體芯片23的每一個直接與第二半導(dǎo)體芯片28的每一個相對放置。該第一半導(dǎo)體芯片23的每一個都包括兩個第一接觸墊23A，該第二半導(dǎo)體芯片28的每一個都包括兩個第二接觸墊28A。在圖5B-F中，示出了下面的處理:施加多個接觸元件到模塑材料層29的一面、連接接觸元件到第一或第二接觸墊23A和28A中被選擇的一個。在圖5B、5C中，示出了第一處理，其中電通路連接被形成為穿過材料層29。根據(jù)圖5B，通過激光鉆孔將通孔29A形成在材料層29中。通孔29A從材料層的下表面到達(dá)上表面。根據(jù)圖5C，通孔29A被填充了導(dǎo)電材料，因此形成了電通路連接29B。這例如通過電鍍工藝和/或?yàn)R射工藝來實(shí)現(xiàn)?？蛇x擇的，可以施加印刷工藝。作為其它可能性，導(dǎo)電墨水可以被填充到通孔中29A。也可以在施加模塑材料層5到半導(dǎo)體芯片23和28之間之前，放置電通路連接。因此聚合物或者金屬(例如銅)的導(dǎo)電柱、焊料球或欄或者其它導(dǎo)電材料可以被放置到半導(dǎo)體芯片23和28之間，例如通過在模塑之前將它們連接到承載層I或6之一。然后將通路連接連同半導(dǎo)體芯片23和28 —起嵌入到模塑化合物。通過背面研磨通路連接的頂部，能夠?qū)⑵鋸哪Ｋ懿牧现斜磺宄艉捅┞冻?，并且然后被用作在布置到模塑材料?的任一側(cè)上的多個半導(dǎo)體芯片之間的通路接連。根據(jù)圖K)，將電介質(zhì)層24和26沉積到材料層29的下表面和上表面。通過使用旋轉(zhuǎn)涂覆技術(shù)將電介質(zhì)層24和26沉積到材料層29的下表面和上表面。在電介質(zhì)層24和25中，在接觸墊23A和28A以及電通路連接29B處形成開口。在圖5E中，示出了在電介質(zhì)層24和25中的開口被填充導(dǎo)電材料的工藝之后的結(jié)構(gòu)。在材料層29的下表面上，沉積再分配層27，該再分配層27包括再分配墊27A、27B。再分配墊27A、27B的每一個分別連接到第一半導(dǎo)體芯片23的多個接觸墊23A之一。再分配墊27A、27B用作再分布接觸墊28A的表面區(qū)域，使得外部接觸元件30被連接，如后面將介紹的。在圖5E中，示出了通過電通路連接29B和橋?qū)?1將再分配墊27A、27B連接到第二半導(dǎo)體芯片28的第二接觸墊28A。示意性的形式僅僅出于簡化的原因。實(shí)際上，第一接觸墊23A必須連接到再分配墊，如原理上闡述的，但是它可以連接到再分配層27的其它再分配墊。在圖5F中，示出了施加焊料停止層或者焊料保護(hù)層32之后的結(jié)構(gòu)。在施加焊料停止層32之后，在焊料停止層32中形成開口以使得對該再分配墊27A、27B進(jìn)行開口。之后，將焊料球33填充到焊料停止層32的開口中。注意，圖5A的半導(dǎo)體芯片模塊的其它部分以如上所述的相同的方式被制造。在最后的工藝中，半導(dǎo)體芯片模塊20被分開為多個半導(dǎo)體芯片封裝，例如圖5F所示。圖6示出了制造半導(dǎo)體芯片組件的方法的實(shí)施例的流程圖。該方法包括提供第一半導(dǎo)體芯片和第二半導(dǎo)體芯片(SI)，通過使用粘附層將第一半導(dǎo)體芯片附著到第二半導(dǎo)體芯片上(S2)。在圖7A和7B中，示出了制造半導(dǎo)體芯片組件的另一個實(shí)施例。圖7A示出了第一半導(dǎo)體芯片40、粘附層41和第二半導(dǎo)體芯片42的橫截面圖。第一半導(dǎo)體芯片40包括在其上表面上的接觸墊40A。將粘附層41施加到第一半導(dǎo)體芯片40的下表面上。第二半導(dǎo)體芯片42也包括在其上表面上的接觸墊42A。該接觸墊42A位于第二半導(dǎo)體芯片42的上表面的中心區(qū)域42_1的外部，使得將第一半導(dǎo)體芯片40和施加到該第一半導(dǎo)體芯片40的下表面的粘附層41被附著到第二半導(dǎo)體芯片42的上表面的中心區(qū)域42_1中。圖7B示出了制造半導(dǎo)體芯片組件50。圖8示出了半導(dǎo)體芯片封裝的橫截面圖，其是例如根據(jù)參考圖1-7概述的實(shí)施例的一個或者多個或者在這些實(shí)施例中公開的一個或者更多的特征來制造的。另外，如圖8所示的半導(dǎo)體芯片封裝60包括根據(jù)圖6和7制造的兩個半導(dǎo)體芯片組件。這兩個半導(dǎo)體芯片組件分別用51和52來表不。第一半導(dǎo)體芯片組件51包括第一半導(dǎo)體芯片51_2和第二半導(dǎo)體芯片51_1。第二半導(dǎo)體芯片組件52包括第一半導(dǎo)體芯片52_2和第二半導(dǎo)體芯片52_1。半導(dǎo)體芯片模塊60包括材料層69，其中嵌入兩個半導(dǎo)體芯片組件51和52，使得更小的半導(dǎo)體芯片51_2和52_2的表面分別與材料層69的多個表面之一齊平或者共面。半導(dǎo)體芯片的接觸墊通過橋墊或者再分配墊連接到施加的接觸元件63，如結(jié)合圖5F所解釋的那樣。圖9A-F示出了中間產(chǎn)品和器件的橫截面圖，以及處理設(shè)備，用于說明制造至少一個器件的其它實(shí)施例。根據(jù)該實(shí)施例，以根據(jù)圖2A-1的實(shí)施例中相同的方式將半導(dǎo)體芯片3施加到第一成形元件4中，其中第一成形元件4可以是模塑裝置的下模塑工具。然而，根據(jù)該實(shí)施例，將電接觸元件18施加到第二成形元件5上。該電接觸元件18是由任意導(dǎo)電材料制作的，例如金屬(如銅)或者聚合物材料。它們可以具有柱形狀、焊料球或欄的形狀或者凸起的任何形狀。根據(jù)圖9A，示出了與圖2F中所示相類似的結(jié)構(gòu)。將半導(dǎo)體芯片3施加到第一承載層1，該第一承載層I被施加到模塑裝置的下模塑工具4。電接觸元件18被施加到第二承載層16，該第二承載層16被施加到模塑裝置的上模塑工具5。該第二承載層16可以由導(dǎo)電材料制作，其原因?qū)⒃谙旅娼忉尅Ｈ欢?，其也可以由任何其它材料制作，如圖2A-1的實(shí)施例的承載層6的那樣。根據(jù)圖9B，示出了與圖21中所示相類似的結(jié)構(gòu)。模塑材料9沿著器件被分配并且上模塑工具5已經(jīng)被除掉。根據(jù)圖9B，已經(jīng)除掉了下模塑工具4和第一承載層I。根據(jù)圖9D，通孔9A已經(jīng)形成在模塑材料層9中。該通孔9A例如可以通過激光鉆孔來形成。根據(jù)圖9E，已經(jīng)用導(dǎo)電材料填充了通孔9A以便形成通路導(dǎo)體9B。這例如可以通過電鍍工藝來實(shí)現(xiàn)，其中該導(dǎo)電的第二承載層6能夠被用作電極。然而也能夠通過其它裝置來填充通孔9A。例如，也可以使用導(dǎo)電墨水來填充通孔9A，以便形成通路導(dǎo)體9B，在這種情況中第二承載層6不必是導(dǎo)電層。根據(jù)圖9F，已經(jīng)除掉了第二承載層16。隨后，進(jìn)行制造再分配層的標(biāo)準(zhǔn)工藝。在一個實(shí)施例中，在模塑材料層9的下表面上，半導(dǎo)體芯片3的接觸墊3A連接到通路導(dǎo)體9B的底部部分。在模塑材料層9的上表面上，包括再分配墊或者跡線的再分配層可以被形成，并且這些再分配墊或者跡線例如可以連接到焊料球?？蛇x擇的，如果第二承載層16是導(dǎo)電層，那么該第二承載層16不必在附圖9E的狀態(tài)和附圖9F的狀態(tài)之間被除掉，相反該第二承載層16可以被制成為再分配層。圖1OA和IOB示出了中間產(chǎn)品和器件的橫截面圖以及處理設(shè)備，用于說明制造至少一個器件的另一個實(shí)施例。根據(jù)該實(shí)施例，以根據(jù)圖2A-1的實(shí)施例中相同的方式將半導(dǎo)體芯片3施加到第一成形元件4中，其中第一成形元件4可以是模塑裝置的下模塑工具。然而，根據(jù)該實(shí)施例，將電接觸元件38施加到第二成形元件5上。與圖9A-F的實(shí)施例中的電接觸元件18相比，該電接觸元件38是相對長的接觸元件。根據(jù)圖10A，示出了與圖2F中所示相類似的結(jié)構(gòu)。將半導(dǎo)體芯片3施加到第一承載層1，該第一承載層I被施加到模塑裝置的下模塑工具4。電接觸元件18被施加到第二承載層6，該第二承載層6被施加到模塑裝置的上模塑工具5。該電接觸元件38是由任意導(dǎo)電材料制作的，例如金屬(如銅)或者聚合物材料。它們可以具有柱形狀、焊料球或欄的形狀或者凸起的任何形狀。根據(jù)圖10B，上模塑工具5已經(jīng)被除掉。如根據(jù)圖9A-F的實(shí)施例那樣，除掉第二承載層。然而，可選擇的，如果第二承載層66是導(dǎo)電層，那么該第二承載層66不必在附圖IOB的狀態(tài)之后被除掉，相反該第二承載層16可以被制成為再分配層。電接觸元件38被示為它們沒有完全到達(dá)通過模塑材料層9，以便為了將它們連接到接觸墊6A，必須將對準(zhǔn)了電接觸元件38的開口形成在模塑材料層9中。然而，該電接觸元件38也可以具有與模塑材料層9的厚度相對應(yīng)的長度，使得它們將到達(dá)通過模塑材料層9。圖1lA-C示出了中間產(chǎn)品和器件的橫截面圖，用于說明制造至少一個器件的其它實(shí)施例。根據(jù)該實(shí)施例，以根據(jù)圖2A-1的實(shí)施例中相同的方式將半導(dǎo)體芯片3施加到第一成形元件4中，其中第一成形元件4可以是模塑裝置的下模塑工具。然而，根據(jù)該實(shí)施例，將電接觸元件48施加到第二成形元件5上。另外，導(dǎo)電層48已經(jīng)被施加到第二承載層6上，例如在前面的實(shí)施例中描述的那樣。根據(jù)圖11A，下模塑工具4和上模塑工具5已經(jīng)被除掉，并且也可能已經(jīng)將第一承載層I和第二承載層6除掉。根據(jù)圖11B，通孔9A形成在模塑材料層9中，如上面所述的那樣。根據(jù)圖11C，導(dǎo)電層48被形成為包括再分配墊或者跡線48的再分配層，它們的至少一部分位于通孔9A的上面。預(yù)先的，通過例如回蝕刻將導(dǎo)電層49變薄。在處理導(dǎo)電層48為再分配層之前或者之后，使用導(dǎo)電材料來填充通孔9A，如上面所述的那樣。盡管這里已經(jīng)詳細(xì)說明和描述了具體的實(shí)施例，但是本領(lǐng)域的技術(shù)人員可以理解，在不脫離本發(fā)明的范圍內(nèi)，可以有多種替換方案和/或等價(jià)實(shí)施來替換這里所示和所描述的具體實(shí)施例。本發(fā)明意圖覆蓋這里所討論的具體實(shí)施例的任何變形和修改。因此，本發(fā)明將只受到權(quán)利要求書和其等價(jià)物的限制。
權(quán)利要求
1.一種半導(dǎo)體芯片組件，包括: 第一半導(dǎo)體芯片， 第二半導(dǎo)體芯片， 其中該第一半導(dǎo)體芯片和第二半導(dǎo)體芯片通過使用粘附層而彼此粘附。
2.根據(jù)權(quán)利要求1的半導(dǎo)體芯片組件，其中第一和第二半導(dǎo)體芯片的每一個都包括主表面和背表面，多個接觸墊在該主表面上；和 第一半導(dǎo)體芯片的背表面粘附到第二半導(dǎo)體芯片的主表面上。
3.根據(jù)權(quán)利要求1的半導(dǎo)體芯片組件，其中第一半導(dǎo)體芯片小于第二半導(dǎo)體芯片。
全文摘要
本發(fā)明涉及了半導(dǎo)體芯片封裝、半導(dǎo)體芯片組件和制造器件的方法。公開了制造器件的方法，半導(dǎo)體芯片封裝和半導(dǎo)體芯片組件。一個實(shí)施例包括施加至少一個半導(dǎo)體芯片到第一成形元件上。施加至少一個元件到第二成形元件上。施加材料到該至少一個半導(dǎo)體芯片和該至少一個元件上。
文檔編號H01L25/065GK103107167SQ20131005224
公開日2013年5月15日 申請日期2008年10月8日 優(yōu)先權(quán)日2007年10月9日
發(fā)明者T.邁耶, M.布倫鮑爾, J.波爾 申請人:英飛凌科技股份有限公司