專利名稱：芯片上鐵氧體磁珠電感器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體結(jié)構(gòu)，更具體而言，涉及包括諸如鐵氧體磁珠電感器的集成無源器件(Iro)的半導(dǎo)體結(jié)構(gòu)及其形成方法。
背景技術(shù)：
目前半導(dǎo)體制造中的主要趨勢是具有垂直堆疊的芯片以及代替諸如引線接合和芯片邊緣互連的其他互連技術(shù)的芯片間直接電連接的2.和3DIC芯片或管芯封裝件的集成。這些IC芯片封裝件中的管芯可以包括細(xì)(小)間距的垂直襯底通孔(TSV)，其可以用于與鄰接的堆疊管芯形成直接電連接。TSV提供更高密度的互連件和更短的信號路徑，建立形成具有更小形狀因數(shù)和薄管芯堆疊件的管芯封裝件的可能性。頂部管芯中的TSV可以終止于具有極細(xì)間距的微凸塊陣列的背面，用于最終互連至半導(dǎo)體襯底并且安裝在半導(dǎo)體襯底上。2.5D/3D IC芯片封裝件中的緊湊的管芯堆疊件提供符合產(chǎn)生較小半導(dǎo)體器件的目標(biāo)的小形狀因數(shù)。在2.5D/3D IC芯片封裝件中，中介層可以用于在鄰接的管芯之間或在管芯封裝件和另一個半導(dǎo)體襯底之間形成電連接，其中，另一個半導(dǎo)體襯底可以包括各種導(dǎo)電互連件，諸如一些實施例中的再分布層(RDL)結(jié)構(gòu)，其可以用于增加或減小電接觸件的間距間隔，以幫助在另一個襯底上最終安裝芯片封裝件，其中所述另一個襯底可以是封裝印刷電路板(PCB)、封裝基板、高密度互連件或其他。引入2.0T/3D IC技術(shù)的一些半導(dǎo)體結(jié)構(gòu)可以包括多種無源器件。其中一種無源器件是板級SMD(表面安裝器件)鐵氧體磁珠電感器。鐵氧體磁珠電感器(“鐵氧體磁珠”)通常包括輸入和輸出終端以及與諸如鐵氧體的相關(guān)磁心材料結(jié)合的導(dǎo)電金屬導(dǎo)線或跡線。鐵氧體磁珠用作無源低通噪聲抑制濾波器或屏蔽件，從內(nèi)部或外部源削弱高頻EMI/RFI (電磁干擾或射頻干擾)噪聲，該噪聲可能干擾在半導(dǎo)體封裝件中形成的電路和器件的適當(dāng)性能。板級SMD鐵氧體磁珠是分立器件，其是單獨制造的然后安裝在半導(dǎo)體封裝基板或PCB (印刷電路板)上。因此，當(dāng)安裝在PCB上時，SMD鐵氧體磁珠具有相對較大的形狀因數(shù)并且消耗有用的基板面。SMD鐵氧體磁珠與基于硅的CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)芯片制造工藝的集成不兼容。期望能夠與基于硅的芯片半導(dǎo)體制造工藝相結(jié)合的具有小形狀因數(shù)的集成無源器件(IPD)芯片級或“芯片上”鐵氧體磁珠電感器。

發(fā)明內(nèi)容
為了解決上述技術(shù)問題，一方面，本發(fā)明提供了一種具有芯片級鐵氧體磁珠電感器的半導(dǎo)體結(jié)構(gòu)，包括:襯底；第一介電層，形成在所述襯底上；下鐵氧體層和上鐵氧體層，所述下鐵氧體層形成在所述第一介電層上，所述上鐵氧體層與所述下鐵氧體層垂直間隔分開；第一金屬層，形成在所述下鐵氧體層上方；第二金屬層，形成在所述上鐵氧體層下方，其中，至少所述第一金屬層或所 述第二金屬層具有線圈結(jié)構(gòu)；以及至少一個第二介電層，設(shè)置在所述第一金屬層和所述第二金屬層之間。所述的半導(dǎo)體結(jié)構(gòu)進(jìn)一步包括:導(dǎo)電通孔，所述導(dǎo)電通孔將所述第一金屬層和所述第二金屬層電連接在一起。在所述的半導(dǎo)體結(jié)構(gòu)中，所述第一金屬層被配置成直導(dǎo)電線。所述的半導(dǎo)體結(jié)構(gòu)進(jìn)一步包括:第三介電層，設(shè)置在所述第一金屬層和所述第二金屬層之間；以及第三金屬層，設(shè)置在所述上鐵氧體層和所述下鐵氧體層之間，并且進(jìn)一步設(shè)置在所述第二介電層和所述第三介電層之間。所述的半導(dǎo)體結(jié)構(gòu)進(jìn)一步包括:第三介電層，設(shè)置在所述第一金屬層和所述第二金屬層之間；以及第三金屬層，設(shè)置在所述上鐵氧體層和所述下鐵氧體層之間，并且進(jìn)一步設(shè)置在所述第二介電層和所述第三介電層之間，其中，所述第一金屬層、所述第二金屬層以及所述第三金屬層具有線圈結(jié)構(gòu)。所述的半導(dǎo)體結(jié)構(gòu)進(jìn)一步包括:第三介電層，設(shè)置在所述第一金屬層和所述第二金屬層之間；以及第三金屬層，設(shè)置在所述上鐵氧體層和所述下鐵氧體層之間，并且進(jìn)一步設(shè)置在所述第二介電層和所述第三介電層之間，其中，所述第一金屬層、所述第二金屬層以及所述第三金屬層具有線圈結(jié)構(gòu)，其中，所述第一金屬層、所述第二金屬層以及所述第三金屬層通過垂直延伸穿過所述半導(dǎo)體結(jié)構(gòu)的導(dǎo)電通孔電互連。在所述的半導(dǎo)體結(jié)構(gòu)中，所述襯底是硅或高電阻率硅。在所述的半導(dǎo)體結(jié)構(gòu)中，所述第二介電層具有大于所述第一介電層的厚度。在所述的半導(dǎo)體結(jié)構(gòu)中，所述第二介電層直接接觸所述第一金屬層和所述第二金屬層。另一方面，本發(fā)明提供了一種具有原位鐵氧體磁珠電感器的半導(dǎo)體芯片，包括:襯底；第一介電層，形成在所述襯底上；平面下鐵氧體層，形成在所述第一介電層上；第一金屬層，形成在所述平面下鐵氧體層上；第二介電層，形成在所述第一金屬層上；第二金屬層，形成在所述第二介電層上，所述第二金屬層被圖案化成限定包括多匝的第一導(dǎo)電線圈；通孔，將所述第一導(dǎo)電線圈電連接至第一導(dǎo)電線；以及平面上鐵氧體層，設(shè)置在所述第一導(dǎo)電線圈的上方。在所述的半導(dǎo)體芯片中，所述上鐵氧體層直接接觸所述第一導(dǎo)電線圈。在所述的半導(dǎo)體芯片中，所述第一金屬層被圖案化成限定直導(dǎo)電線。在所述的半導(dǎo)體芯片中，所述第一金屬層被圖案化成限定包括多匝的第二導(dǎo)電線圈。所述的半導(dǎo)體芯片進(jìn)一步包括:第三介電層，設(shè)置在所述第一金屬層和所述第二金屬層之間；以及第三金屬層，設(shè)置在所述上鐵氧體層和所述下鐵氧體層之間，并且進(jìn)一步設(shè)置在所述第二介電層和所述第三介電層之間。在所述的半導(dǎo)體芯片中，所述襯底是硅或高電阻率硅。在所述的半導(dǎo)體芯片中，所述襯底是硅或高電阻率硅，其中，所述襯底是包含有源器件的CMOS襯底。

在所述的半導(dǎo)體芯片中，所述第二介電層直接接觸所述第一金屬層和所述第二金屬層。又一方面，本發(fā)明提供了一種形成原位芯片級鐵氧體磁珠電感器的方法，包括:在襯底上沉積第一介電層；在所述第一介電層上沉積下鐵氧體層；在所述下鐵氧體層上沉積第一金屬層；圖案化所述第一金屬層以形成具有結(jié)構(gòu)的第一導(dǎo)電線；在經(jīng)圖案化的所述第一金屬層上沉積第二介電層；在所述第二介電層上沉積第二金屬層；圖案化所述第二金屬層以形成具有多匝的導(dǎo)電線圈；以及在經(jīng)圖案化的所述第二金屬層上方形成上鐵氧體層。在所述的方法中，在經(jīng)圖案化的所述第二金屬層上直接形成所述上鐵氧體層。所述的方法進(jìn)一步包括:在經(jīng)圖案化的所述第二金屬層上沉積第三介電層；在所述第三介電層上沉積第三金屬層；以及圖案化所述第三金屬層以形成具有多匝的導(dǎo)電線圈。


參照以下 附圖描述優(yōu)選實施例的部件，在所述附圖中，對類似元件進(jìn)行類似地標(biāo)記，并且其中:圖1是根據(jù)本發(fā)明的具有原位芯片級鐵氧體磁珠電感器的半導(dǎo)體結(jié)構(gòu)的第一實施例的橫截面?zhèn)纫晥D；圖2是僅示出金屬層的頂視圖；圖3是示出圖1和圖2的鐵氧體磁珠電感器的阻抗特性的圖表；圖4是根據(jù)本發(fā)明的具有原位芯片級鐵氧體磁珠電感器的半導(dǎo)體結(jié)構(gòu)的第二實施例的橫截面?zhèn)纫晥D；圖5是從半導(dǎo)體結(jié)構(gòu)脫離的金屬層和導(dǎo)體的透視圖；以及圖6是示出根據(jù)本發(fā)明的在用于形成原位芯片級鐵氧體磁珠電感器的示例性工藝中的連續(xù)步驟的流程圖。所有圖都是示意性的并且不按比例繪制。
具體實施例方式預(yù)期結(jié)合附圖一起閱讀對示例性實施例的這種描述，所述附圖被認(rèn)為是整個書面說明書的一部分。在本文所公開的實施例的說明中，對方向或者方位的任何提及預(yù)期僅用于方便描述的目的，而不以任何方式限制本發(fā)明的范圍。相對術(shù)語諸如“下”、“上”、“水平”、“垂直”、“上方”、“下方”、“向上”、“向下”、“頂部”和“底部”及其派生詞(例如，“水平地”、“向下地”、“向上地”等)應(yīng)該被解釋為是指如隨后所述的或者如論述中的附圖所示的方位。這些相對術(shù)語僅是為了便于描述，并不要求在具體方位上構(gòu)造或操作裝置。除非另有明確描述，關(guān)于接合、連接等的術(shù)語(諸如“連接”和“互連”)是指其中一個結(jié)構(gòu)直接或通過插入結(jié)構(gòu)間接地固定或接合至另一結(jié)構(gòu)的關(guān)系以及兩者都是可移動的或剛性的接合或關(guān)系。本文用于描述結(jié)構(gòu)/元件之間的關(guān)系的術(shù)語“鄰近”包括提及的相應(yīng)結(jié)構(gòu)/元件之間的直接接觸以及在相應(yīng)結(jié)構(gòu)/元件之間存在其他插入結(jié)構(gòu)/元件。而且，參照優(yōu)選實施例說明本發(fā)明的部件和益處。因此，本發(fā)明顯然應(yīng)該不限于示出可能單獨存在的部件的一些可能的非限制性組合或部件的其他組合的這樣的優(yōu)選實施例；本發(fā)明的范圍由所附權(quán)利要求限定。圖1示出根據(jù)本發(fā)明的包括原位芯片級或“芯片上”鐵氧體磁珠電感器105(為了簡潔起見，在本文中也被稱為“鐵氧體磁珠”)的諸如芯片的半導(dǎo)體結(jié)構(gòu)100的第一實施例。具有鐵氧體磁珠105的半導(dǎo)體結(jié)構(gòu)100可以通過如本領(lǐng)域技術(shù)人員公知的BEOL (back-end-of-line,后段制程)半導(dǎo)體制造工藝形成。因此，這種鐵氧體磁珠電感器105可以被視為在相對于板極SMD的芯片內(nèi)集成的集成無源器件(IPD)或薄膜CMOS IPD0半導(dǎo)體結(jié)構(gòu)100按順序包括襯底110、在襯底110上形成的第一介電層120、在第一介電層120上形成的第一下鐵氧體層130、在第一下鐵氧體層130上形成的第一金屬層140、在第一金屬層140上形成的第二介電層150、在第二介電層150上形成的第二金屬層160、在第二金屬層160上形成的第二上鐵氧體層170、以及在第二上鐵氧體層170上形成的第三頂部介電層180。在一些實施例中，襯底110可以由硅或高電阻率(H-R)硅形成并且包含有源分立CMOS器件。在其他實施例中，襯底110可以是無有源器件的硅或H-R硅中介層。在一些實施例中，在襯底110上方具有交替金屬層和介電層的半導(dǎo)體結(jié)構(gòu)100可以是芯片的互連金屬層，包含由溝槽、通孔、插塞等組成的互連電路。因此，在一些實施例中，鐵氧體磁珠電感器105可以與金屬層的一部分結(jié)合并且形成在該部分金屬層中。襯底110可以具有任何合適的厚度。在一個非限制性的實例中，襯底110可以具有約700微米的代表性厚度。然而,可以使用其他合適的厚度。在一個實施例中,可以使用相對介電常數(shù)(ε r)為約11.9的H-R硅。介電層120、150和180可以是半導(dǎo)體制造工藝中所用的任何合適類型的介電材料。在一個示例性而非限制性的實施例中，所用的介電材料可以是相對介電常數(shù)(εΓ)為約3.9的二氧化硅(SiO2)。適當(dāng)時可以使用具有其他相對介電常數(shù)的任何類型的介電材料。在一些示例性實施例中，介電層120和180的厚度可以為約I微米。在一些實施例中，在金屬層140和160之間設(shè)置的介電層150可以具有約3微米的厚度或者可以與介電層120和180相同。因此，適當(dāng)時可以使用任何厚度的介電層120、150和180。介電層120、150和180可以通過任何合適的方法諸如但不限于CVD(化學(xué)汽相沉積)或PVD (物理汽相沉積)進(jìn)行沉積。
·
在一些實施例中，鐵氧體層130和170可以是實心或連續(xù)的并且是無圖案的。鐵氧體層130、170可以是基本上平坦的或平面的，如圖1中所示，在一個實施例中，鐵氧體層130、170可以具有延伸至少與它們各自相應(yīng)的鄰近金屬層140或160中形成的導(dǎo)電線相同的寬度和深度的水平寬度和深度尺寸。在一些實施例中，可以通過光刻和蝕刻圖案化鐵氧體層130、170，以具有與分別在鄰近的金屬層140或160中形成的導(dǎo)電線的圖案相同或幾乎相同的圖案。在一個實施例中，鐵氧體層130、170垂直延伸不通過或超過它們各自鄰近的金屬層140或160，金屬層140或160夾在鐵氧體層之間，如圖1中所示。在一些非限制性的實施例中，鐵氧體層130、170可以具有約3微米的代表性厚度。鐵氧體層130、170的磁導(dǎo)率可以為約50。如圖所不,可以在金屬層140和160的上方/下方以及鄰近于金屬層140和160設(shè)置鐵氧體層130、170。在一些實施例中，可以通過任何合適的方法諸如但不限于CVD或PVD來沉積或形成鐵氧體層。鐵氧體層130和170可以由任何合適類型的鐵氧體制成。在一些實施例中，所用的鐵氧體的磁導(dǎo)率可以在約1-1000的范圍內(nèi)。繼續(xù)參照圖1，可以以與鐵氧體層130、170直接接觸的形式沉積和形成金屬層140和160?？梢酝ㄟ^任何合適方法包括濺射、電鍍和其他方法來沉積金屬層140和160。在一些實施例中，可以對金屬層160進(jìn)行圖案化，并且金屬層160可以包括形成導(dǎo)電線142的實心導(dǎo)體區(qū)和位于導(dǎo)線之間的空心區(qū)144，如例如圖2和圖5中所示。導(dǎo)線142可以具有包括一個或多個直線段的任何合適的結(jié)構(gòu)，其中一個或多個直線段如圖所示可以與鄰接段呈一角度進(jìn)行結(jié)合和布置以形成具有多種結(jié)構(gòu)的連續(xù)導(dǎo)電線。在一個實施例中，各個鄰接導(dǎo)線142可以相互呈90度角進(jìn)行布置并且形成具有多個有角“匝(turn) ”的直線螺旋圖案，以形成如圖2和圖5所示的金屬線圈220。在一些實施例中，可以在最好如圖2和圖5所示的卷繞(coiled)或螺旋圖案的中心處形成開口中心區(qū)域。根據(jù)電感器的特定設(shè)計參數(shù)和預(yù)期應(yīng)用，可以提供任何合適的匝數(shù)?？梢試@螺旋金屬圖案的開口中心對稱地且同心地布置螺旋導(dǎo)線142。在最好如圖5所示的一些實施例中，導(dǎo)線142的橫截面形狀可以是矩形?？梢酝ㄟ^本領(lǐng)域中所用的任何合適的BEOL(后段制程)工藝，包括涉及圖案化光亥IJ、蝕刻和膜沉積的鑲嵌和雙鑲嵌工藝來形成經(jīng)圖案化的導(dǎo)線142。金屬層140和160可以由適合于通過BEOL工藝形成的任何合適的導(dǎo)電材料制成。在一些非限制性的實施例中，金屬層140和160可以由銅或鋁制成。在一些實施例中，金屬層140和160可以具有約6微米的代表性厚度以及約5.8xl07的電導(dǎo)率。圖2是圖1的橫截面圖中所示的鐵氧體磁珠電感器105的頂視圖。限定導(dǎo)線142的上金屬層160形成限定輸入終端141的卷繞或螺旋圖案，輸入終端141用于連接到在半導(dǎo)體結(jié)構(gòu)100上方形成的下一個布線層和電路或處于相同層的側(cè)電路。下金屬層140形成直導(dǎo)線168，以從螺旋狀物內(nèi)部向外引出輸出終端166用于連接到在半導(dǎo)體結(jié)構(gòu)100下方形成的下一個布線層和電路或處于同一水平層的側(cè)電路。導(dǎo)線168可以通過導(dǎo)電通孔146電連接到半導(dǎo)體結(jié)構(gòu)中的不同層的導(dǎo)線142，其中，導(dǎo)電通孔146可以由任何合適的導(dǎo)電材料包括銅、鋁、鎢和其他導(dǎo)電金屬或合金制成。發(fā)明人制造和測試圖1和圖2中所示的芯片級IPD鐵氧體磁珠電感器105，用于與板級表面安裝器件(SMD) 鐵氧體磁珠比較性能。圖3中的圖表示出根據(jù)本發(fā)明的鐵氧體磁珠電感器105的性能。如圖表所示，在IOOMHz的頻率下，獲得的阻抗為約56歐姆，這與SMD鐵氧體磁珠的性能相比是有利的。因此，有利的是，根據(jù)本發(fā)明的IPD鐵氧體磁珠電感器105可以提供與板級SMD電感器相同的性能，但是具有小得多的形狀因數(shù)(即，物理尺寸)。一個典型的SMD電感器例如可以具有0.054mm3(0.6mmx0.3mmx0.3mm)的形狀因數(shù)。相比之下，圖1和圖2中所示的IK)鐵氧體磁珠電感器105具有約0.018mm3 (0.98mmx0.88mmx0.021mm)的較小形狀因數(shù)。因此，IB)鐵氧體磁珠電感器105消耗更少的半導(dǎo)體結(jié)構(gòu)中的可用空間，實現(xiàn)構(gòu)造符合當(dāng)前縮小2.5/3D芯片封裝技術(shù)的更小器件封裝件。圖4和圖5示出具有包括設(shè)置在結(jié)構(gòu)內(nèi)的間隔分開的不同層的多于一個互連導(dǎo)電線圈220的鐵氧體磁珠電感器205的可選實施例的半導(dǎo)體結(jié)構(gòu)200。鐵氧體磁珠電感器205的結(jié)構(gòu)類似于圖1和圖2中所示的鐵氧體磁珠電感器105，但是不同的是，其是相對于單層電感器105 (單個卷繞金屬層)的三層電感器205 (即，限定線圈220的三個卷繞金屬層)半導(dǎo)體結(jié)構(gòu)。在鐵氧體層130、170之間形成另外的介電層162和金屬層164，使鐵氧體層保留在金屬層140、160和162的外側(cè)(B卩，上方和下方)。為了清楚示出鐵氧體磁珠電感器205的三個線圈220，在圖5中省略掉鐵氧體層和介電層。繼續(xù)參照圖4和圖5，如圖所示，每一個都限定導(dǎo)電線圈220的金屬層140、160和164通過通孔146互連。在最上部的卷繞金屬層164的螺旋狀物中形成輸入終端210，用于連接到在半導(dǎo)體結(jié)構(gòu)100上方形成的下一個布線層和電路或處于相同層的側(cè)電路。最下部的卷繞金屬層140形成設(shè)置在螺旋狀物的中心處的輸出終端214，用于連接到在下方形成的下一個布線層和電路。可以提供在鐵氧體130下方延伸并且進(jìn)入半導(dǎo)體結(jié)構(gòu)200中的介電層120的通孔146。在一些實施例中，該通孔146可以連接至在具有終端212的介電層120中設(shè)置的直導(dǎo)線216，其中終端212用于連接到半導(dǎo)體結(jié)構(gòu)中的側(cè)電路或其他電路?？梢岳斫?，可以應(yīng)用與本文所述的以及圖1-圖2和圖4-圖5中所示的半導(dǎo)體結(jié)構(gòu)中的相同方法構(gòu)建任何數(shù)量的電感器層。如果使用偶數(shù)數(shù)目的卷繞金屬層，則輸入和輸出終端都設(shè)置在線圈的外部，便于連接到半導(dǎo)體結(jié)構(gòu)中的其他電路而不需要額外的通孔或直導(dǎo)電線?，F(xiàn)在參照圖1、圖2和圖6簡述用于形成原位芯片級鐵氧體磁珠電感器105的示例性方法。圖6是示出基本工藝步驟的流程圖。在一些實施例中，工藝可以是BEOL工藝。具體參照圖6，方法開始于提供襯底110以及在其上沉積介電層120。接下來在介電層120上沉積鐵氧體層130。在一些實施例中，鐵氧體層130和170可以是實心平坦層。在其他可能的實施例中，可以對鐵氧體層130、170進(jìn)行光刻膠圖案化并蝕刻成具有可以匹配或者補(bǔ)充本文所述的經(jīng)圖案化的金屬層的結(jié)構(gòu)的圖案。然后，在鐵氧體層130上沉積第一金屬層140。接下來，在金屬層140上形成經(jīng)圖案化的光刻膠，以產(chǎn)生期望的預(yù)期金屬結(jié)構(gòu)。在該實施例中，將產(chǎn)生直導(dǎo)線168(參見圖2)。經(jīng)圖案化的光刻膠步驟是本領(lǐng)域中所用的光刻工藝，包括以下子步驟:沉積光刻膠材料，在其中形成有期望的最終金屬圖案的反向圖案的光刻膠上方設(shè)置中間掩模，曝光涉及使光刻膠的無保護(hù)部分暴露于通過掩模透過的光(諸如一些實施例中的UV)并顯影，以及去除光刻膠暴露于光的部分，在適當(dāng)?shù)奈恢昧粝虏糠止饪棠z材料以保護(hù)預(yù)期的最終金屬圖案不被蝕刻。通過保留在金屬層140上的經(jīng)圖案化的光刻膠，接下來使用具有蝕刻選擇性的合適的濕蝕刻或干氣等離子體 蝕刻來蝕刻該金屬層，選擇性地優(yōu)先去除未被光刻膠保護(hù)的金屬層140材料的暴露部分。選擇合適的蝕刻化學(xué)物質(zhì)和工藝對本領(lǐng)域技術(shù)人員而言是力所能及的。在蝕刻金屬層140之后，通過任何合適的濕或干灰化工藝完全去除光刻膠。保留在金屬層140中的受保護(hù)的金屬被配置成直導(dǎo)線168。繼續(xù)參考圖1、圖2和圖6，用于形成鐵氧體磁珠電感器105的方法繼續(xù)進(jìn)行，在經(jīng)過蝕刻的金屬層140上沉積介電層150。接下來，在介電層150上沉積第二金屬層160。接下來，以與上述類似的方式在金屬層160上形成經(jīng)圖案化的光刻膠，以產(chǎn)生期望的預(yù)期金屬結(jié)構(gòu)。在該實施例中，將產(chǎn)生卷繞或螺旋金屬導(dǎo)線142(參見圖2)。接下來，以上述類似方式蝕刻金屬層160。在蝕刻金屬層160之后，通過合適的濕或干灰化工藝完全去除光刻膠。保留在金屬層160中的受保護(hù)的金屬將被配置成線圈導(dǎo)線142。方法繼續(xù)進(jìn)行，接下來在金屬層160上沉積鐵氧體層170，然后最終在鐵氧體層170上沉積介電層180。在以上方法期間，可以理解，可以通過本領(lǐng)域中常用的任何方式在基礎(chǔ)工藝期間在適當(dāng)時間形成金屬通孔146。這可能涉及在沉積介電層150(參見圖1)之后，在該層中蝕刻或研磨(一個或多個)通路孔(via hole)，然后通過本領(lǐng)域中所用的任何適當(dāng)?shù)墓に?包括電鍍)用合適的金屬導(dǎo)體材料填充孔。在一些實施例中，如果對于通孔146和層160使用相同的材料，那么可以在沉積金屬層160的同時填充(一個或多個)通路孔。如本領(lǐng)域技術(shù)人員將了解的那樣，該工藝可以用于生成任何數(shù)量或結(jié)構(gòu)的通孔146。圖4和圖5的鐵氧體磁珠電感器205可以通過與上述類似的方法產(chǎn)生。在根據(jù)本發(fā)明的一個實施例中，具有芯片級鐵氧體磁珠電感器的半導(dǎo)體結(jié)構(gòu)包括:襯底；在襯底上形成的第一介電層；在第一介電層上形成的下鐵氧體層以及與下鐵氧體層垂直間隔分開的上鐵氧體層；在下鐵氧體層上方形成的第一金屬層；在上鐵氧體層下方形成的第二金屬層，其中，至少第一或第二金屬層具有線圈結(jié)構(gòu)，并且至少一個第二介電層設(shè)置在第一和第二金屬層之間。在另一個實施例中，具有原位鐵氧體磁珠電感器的半導(dǎo)體芯片包括:襯底；在襯底上形成的第一介電層；在第一介電層上形成的平面下鐵氧體層；在平面下鐵氧體層上形成的第一金屬層；在第一金屬層上形成的第二介電層；在第二介電層上形成的第二金屬層，第二金屬層被圖案化成限定包括多匝的第一導(dǎo)電線圈；將第一導(dǎo)電線圈電連接至第一導(dǎo)電線的通孔；以及設(shè)置在第一導(dǎo)電線圈上方的平面上鐵氧體層。在一個實施例中，用于·形成原位芯片級鐵氧體磁珠電感器的方法包括:在襯底上沉積第一介電層；在第一介電層上沉積下鐵氧體層；在下鐵氧體層上沉積第一金屬層；圖案化第一金屬層以形成具有結(jié)構(gòu)的第一導(dǎo)電線；在經(jīng)圖案化的第一金屬層上沉積第二介電層；在第二介電層上沉積第二金屬層；圖案化第二金屬層以形成具有多匝的導(dǎo)電線圈；以及在經(jīng)圖案化的第二金屬層上方形成上鐵氧體層。在一些實施例中，在經(jīng)圖案化的第二金屬層上直接形成上鐵氧體層。該方法可以進(jìn)一步包括:在經(jīng)圖案化的第二金屬層上沉積第三介電層；在第三介電層上沉積第三金屬層；以及圖案化第三金屬層以形成具有多匝的導(dǎo)電線圈。雖然以上說明和附圖代表本發(fā)明的示例性實施例，但是可以理解，可以在不脫離所附權(quán)利要求的等效物的精神和范圍的情況下，在其中作出多種添加、修改和替換。特別是，本領(lǐng)域技術(shù)人員將清楚，根據(jù)本發(fā)明的實施例可以包括其他形式、結(jié)構(gòu)、布置、比例、尺寸以及具有其他元件、材料、和組分，而不脫離本發(fā)明的精神或基本特性。本領(lǐng)域技術(shù)人員將進(jìn)一步理解，可以使用具有多處改變的結(jié)構(gòu)、布置、比例、尺寸、材料和組分以及在本領(lǐng)域?qū)嵺`中常用的其他情況的實施例，這些實施例尤其適用于特定環(huán)境和操作要求而不脫離本發(fā)明的原理。另外，可以在不脫離本發(fā)明的精神的情況下，對本文所述的示例性方法和工藝進(jìn)行大量改變。從而，本發(fā)明公開的實施例在所有方面都被認(rèn)為是說明性的而不是限制性的，本發(fā)明的范圍由所附權(quán)利要求及其等效物限定，而不限于以上說明或?qū)嵤├?br> 權(quán)利要求
1.一種具有芯片級鐵氧體磁珠電感器的半導(dǎo)體結(jié)構(gòu)，包括: 襯底； 第一介電層，形成在所述襯底上； 下鐵氧體層和上鐵氧體層，所述下鐵氧體層形成在所述第一介電層上，所述上鐵氧體層與所述下鐵氧體層垂直間隔分開； 第一金屬層，形成在所述下鐵氧體層上方； 第二金屬層，形成在所述上鐵氧體層下方，其中，至少所述第一金屬層或所述第二金屬層具有線圈結(jié)構(gòu)；以及 至少一個第二介電層，設(shè)置在所述第一金屬層和所述第二金屬層之間。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，進(jìn)一步包括:導(dǎo)電通孔，所述導(dǎo)電通孔將所述第一金屬層和所述第二 金屬層電連接在一起。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述第一金屬層被配置成直導(dǎo)電線。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，進(jìn)一步包括: 第三介電層，設(shè)置在所述第一金屬層和所述第二金屬層之間；以及第三金屬層，設(shè)置在所述上鐵氧體層和所述下鐵氧體層之間，并且進(jìn)一步設(shè)置在所述第二介電層和所述第三介電層之間。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體結(jié)構(gòu)，其中，所述第一金屬層、所述第二金屬層以及所述第三金屬層具有線圈結(jié)構(gòu)。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述襯底是硅或高電阻率硅。
7.一種具有原位鐵氧體磁珠電感器的半導(dǎo)體芯片，包括: 襯底； 第一介電層，形成在所述襯底上； 平面下鐵氧體層，形成在所述第一介電層上； 第一金屬層，形成在所述平面下鐵氧體層上； 第二介電層，形成在所述第一金屬層上； 第二金屬層，形成在所述第二介電層上，所述第二金屬層被圖案化成限定包括多匝的第一導(dǎo)電線圈； 通孔，將所述第一導(dǎo)電線圈電連接至第一導(dǎo)電線；以及 平面上鐵氧體層，設(shè)置在所述第一導(dǎo)電線圈的上方。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體芯片，進(jìn)一步包括: 第三介電層，設(shè)置在所述第一金屬層和所述第二金屬層之間；以及第三金屬層，設(shè)置在所述上鐵氧體層和所述下鐵氧體層之間，并且進(jìn)一步設(shè)置在所述第二介電層和所述第三介電層之間。
9.一種形成原位芯片級鐵氧體磁珠電感器的方法，包括: 在襯底上沉積第一介電層； 在所述第一介電層上沉積下鐵氧體層； 在所述下鐵氧體層上沉積第一金屬層； 圖案化所述第一金屬層以形成具有結(jié)構(gòu)的第一導(dǎo)電線； 在經(jīng)圖案化的所述第一金屬層上沉積第二介電層；在所述第二介電層上沉積第二金屬層；圖案化所述第二金屬層以形成具有多匝的導(dǎo)電線圈；以及在經(jīng)圖案化的所述第二金屬層上方形成上鐵氧體層。
10.根據(jù)權(quán)利要求9所述的方法，進(jìn)一步包括:在經(jīng)圖案化的所述第二金屬層上沉積第三介電層；在所述第三介電層上沉積第三金屬層；以及圖案化所述第三金屬層以形成具有`多匝的導(dǎo)電線圈。
全文摘要
一種具有原位芯片級鐵氧體磁珠電感器的半導(dǎo)體結(jié)構(gòu)及其形成方法。實施例包括襯底；在襯底上形成的第一介電層；在第一介電層上形成的下鐵氧體層；以及在結(jié)構(gòu)中與下鐵氧體層間隔分開的上鐵氧體層。第一金屬層可以形成在下鐵氧體層上方，以及第二金屬層可以形成在上鐵氧體層下方，其中，至少第一或第二金屬層具有包括多匝的線圈結(jié)構(gòu)。至少一個第二介電層可以設(shè)置在第一和第二金屬層之間。鐵氧體磁珠電感器具有小形狀因數(shù)并且適合于采用BEOL工藝形成。本發(fā)明提供了芯片上鐵氧體磁珠電感器。
文檔編號H01L23/522GK103247596SQ201310006469
公開日2013年8月14日 申請日期2013年1月8日 優(yōu)先權(quán)日2012年2月14日
發(fā)明者金俊德, 葉子禎 申請人:臺灣積體電路制造股份有限公司