具有電感器的內(nèi)插器的制造方法
【專利摘要】本發(fā)明描述了一種多芯片模塊（200）的一項實施例。在此項實施例中，所述多芯片模塊（200）包括半導(dǎo)體裸片（201）、耦合到所述半導(dǎo)體裸片（201）的內(nèi)插器（210）以及第一電感器（512），其中所述內(nèi)插器（210）包括所述第一電感器（512）。所述多芯片模塊（200）的此項實施例進一步包括：第二電感器（611），所述第二電感器以串聯(lián)方式耦合到所述第一電感器（512）；以及電容器（601），所述電容器以并聯(lián)方式耦合到所述第一電感器（512）和所述第二電感器（611）。
【專利說明】具有電感器的內(nèi)插器
【技術(shù)領(lǐng)域】
[0001]一項實施例涉及集成電路裝置(“1C”)。確切地說，一項實施例涉及一種帶內(nèi)插器的多芯片模塊和/或收發(fā)器，所述內(nèi)插器具有電感器。
【背景技術(shù)】
[0002]隨著時間推移IC變得越來越快，即，IC的操作頻率增加。在較高的操作頻率下，回波損耗和/或頻率響應(yīng)等問題變得更加相關(guān)。因此，提供一種能夠解決這些問題中的一個或多個問題的IC是合乎需要且十分有利的。

【發(fā)明內(nèi)容】

[0003]一項或多項實施例大體上涉及一種帶內(nèi)插器的多芯片模塊和/或收發(fā)器，所述內(nèi)插器具有電感器。
[0004]多芯片模塊的一項實施例可以包括:半導(dǎo)體裸片；內(nèi)插器，所述內(nèi)插器耦合到所述半導(dǎo)體裸片；第一電感器，其中所述內(nèi)插器包括所述第一電感器；第二電感器，所述第二電感器以串聯(lián)方式耦合到所述第一電感器；以及電容器，所述電容器以并聯(lián)方式耦合到所述第一電感器和所述第二電感器。
[0005]在一些實施例中，靜電放電電路可以在一個節(jié)點處進行耦合，所述節(jié)點使第一電感器和第二電感器互連。
[0006]在一些實施例中，內(nèi)插器可以包括靜電放電電路。
[0007]在一些實施例中，半導(dǎo)體裸片可以包括靜電放電電路。
[0008]在一些實施例中，內(nèi)插器可以包括第二電感器和電容器。
[0009]在一些實施例中，半導(dǎo)體裸片可以包括第二電感器。
[0010]在一些實施例中，第一電感器和第二電感器可以是T形線圈網(wǎng)絡(luò)的一部分。
[0011]在一些實施例中，電容器可以具有第一板和第二板；半導(dǎo)體裸片可以包括所述第一板；內(nèi)插器可以包括所述第二板；并且所述第一板和所述第二板可以相對于彼此定位，用于在多芯片模塊的操作期間進行電容耦合。
[0012]在一些實施例中，第一板的底部表面可以大體上與第二板的頂部表面共面；所述底部表面可以是半導(dǎo)體裸片的外表面；所述頂部表面可以是內(nèi)插器的外表面；間隙可以界定為位于所述底部表面與所述頂部表面之間；并且所述間隙可以為氣隙，所述氣隙至少部分由內(nèi)部互聯(lián)結(jié)構(gòu)使所述半導(dǎo)體裸片從所述內(nèi)插器偏移來提供。
[0013]在一些實施例中，半導(dǎo)體裸片可以包括靜電放電電路，并且所述靜電放電電路可以在一個節(jié)點處進行耦合，所述節(jié)點使第一電感器和第二電感器互連。
[0014]形成多芯片模塊的方法的一項實施例可以包括:形成內(nèi)插器；在所述內(nèi)插器內(nèi)形成第一電感器；形成第二電感器，所述第二電感器以串聯(lián)方式耦合到所述第一電感器；以及形成電容器，所述電容器以并聯(lián)方式耦合到所述第一電感器和所述第二電感器。
[0015]在一些實施例中，所述方法的實施例可以進一步包括:形成耦合到內(nèi)插器的半導(dǎo)體裸片，其中所述半導(dǎo)體裸片包括第二電感器；并且其中電容器具有第一板和第二板，并且所述半導(dǎo)體裸片包括所述第一板，并且所述內(nèi)插器包括所述第二板。
[0016]在一些實施例中，所述方法的實施例可以進一步包括:在半導(dǎo)體裸片內(nèi)形成靜電放電電路，并且在一個節(jié)點處耦合所述靜電放電電路，所述節(jié)點使第一電感器和第二電感器互連。
[0017]在一些實施例中，內(nèi)插器可以包括第二電感器和電容器。
[0018]在一些實施例中，所述方法的實施例可以進一步包括:在一個節(jié)點處形成靜電放電電路，所述節(jié)點使第一電感器和第二電感器互連，其中內(nèi)插器包括所述靜電放電電路。
[0019]多芯片模塊的另一項實施例可以包括:半導(dǎo)體裸片；內(nèi)插器，所述內(nèi)插器具有導(dǎo)電層、介電層以及基底；多個內(nèi)部互連結(jié)構(gòu)，所述多個內(nèi)部互連結(jié)構(gòu)將所述半導(dǎo)體裸片耦合到所述內(nèi)插器；多個外部互連結(jié)構(gòu)，所述多個外部互連結(jié)構(gòu)用于將所述內(nèi)插器耦合到外部裝置；第一電感器，所述第一電感器包括所述內(nèi)插器的所述導(dǎo)電層中的一者或多者的至少一部分；所述第一電感器的第一端耦合到所述多個內(nèi)部互連結(jié)構(gòu)的一個內(nèi)部互連結(jié)構(gòu)；并且所述第一電感器的第二端耦合到所述多個外部互連結(jié)構(gòu)的一個外部互連結(jié)構(gòu)。
[0020]在一些實施例中，所述多芯片模塊的實施例可以進一步包括:第二電感器，所述第二電感器與第一電感器以串聯(lián)方式耦合；其中所述第一電感器和所述第二電感器相對于彼此定位，用于在多芯片模塊的操作期間進行電感耦合。
[0021 ] 在一些實施例中，靜電放電電路可以在一個節(jié)點處進行耦合，所述節(jié)點使第一電感器和第二電感器以串聯(lián)方式互連。
[0022]在一些實施例中，內(nèi)插器可以包括靜電放電電路。
[0023]在一些實施例中，半導(dǎo)體裸片可以包括靜電放電電路。
[0024]在一些實施例中，內(nèi)插器可以包括第一電感器和第二電感器。
[0025]在一些實施例中，內(nèi)插器可以包括第一電感器；并且半導(dǎo)體裸片可以包括第二電感器。
[0026]在一些實施例中，第一電感器和第二電感器可以是T形線圈網(wǎng)絡(luò)的一部分；并且所述T形線圈網(wǎng)絡(luò)可以包括電容器，所述電容器與由第一電感器和第二電感器形成的串聯(lián)結(jié)構(gòu)以并聯(lián)方式耦合。
[0027]在一些實施例中，電容器可以具有第一板和第二板；半導(dǎo)體裸片可以包括所述第一板；內(nèi)插器可以包括所述第二板；并且所述第一板和所述第二板可以相對于彼此定位，用于在多芯片模塊的操作期間進行電容耦合。
[0028]在一些實施例中，第一板的底部表面可以大體上與第二板的頂部表面共面；所述底部表面可以是半導(dǎo)體裸片的外表面；所述頂部表面可以是內(nèi)插器的外表面；間隙可以界定為位于所述底部表面與所述頂部表面之間；并且所述間隙可以為氣隙，所述氣隙至少部分由內(nèi)部互聯(lián)結(jié)構(gòu)使所述半導(dǎo)體裸片從所述內(nèi)插器偏移來提供。
[0029]在一些實施例中，半導(dǎo)體裸片可以包括靜電放電電路；并且所述靜電放電電路可以在一個節(jié)點處進行耦合，所述節(jié)點使第一電感器和第二電感器以串聯(lián)方式互連。
[0030]在一些實施例中，所述多芯片模塊的實施例可以進一步包括:半導(dǎo)體裸片的驅(qū)動電路，所述驅(qū)動電路連接到節(jié)點上；所述驅(qū)動電路從由以下項組成的組中選擇:輸入驅(qū)動器、輸出驅(qū)動器，以及輸入/輸出驅(qū)動器；半導(dǎo)體裸片的終端電路，所述終端電路連接到第二電感器的第一端上；第一板，所述第一板連接到所述第二電感器的所述第一端上；以及所述第二電感器的第二端，所述第二端連接到所述節(jié)點上。
[0031]在一些實施例中，第二電感器可以耦合到半導(dǎo)體裸片的驅(qū)動電路；并且所述驅(qū)動電路可以從由以下項組成的組中選擇:輸入驅(qū)動器、輸出驅(qū)動器，以及輸入/輸出驅(qū)動器。
[0032]在一些實施例中，第一電感器可以耦合到半導(dǎo)體裸片的驅(qū)動電路；并且所述驅(qū)動電路可以從由以下項組成的組中選擇:輸入驅(qū)動器、輸出驅(qū)動器，以及輸入/輸出驅(qū)動器。
[0033]然而，多芯片模塊的又一項實施例可以包括:內(nèi)插器，所述內(nèi)插器具有第一電感器和電容器的第一板；半導(dǎo)體裸片，所述半導(dǎo)體裸片具有第二電感器和所述電容器的第二板；并且所述內(nèi)插器和所述半導(dǎo)體裸片彼此互連，用于以串聯(lián)方式耦合所述第一電感器和所述第二電感器；其中所述內(nèi)插器和所述半導(dǎo)體裸片相對于彼此定位，用于在T形線圈網(wǎng)絡(luò)的操作期間，在所述第一電感器與所述第二電感器之間進行電感耦合，并且用于在所述第一板與所述第二板之間進行電容耦合。
[0034]在一些實施例中，第一板和第二板中每一者的表面都可以在它們之間界定一個氣隙，所述氣隙與半導(dǎo)體裸片與內(nèi)插器之間的偏移相關(guān)聯(lián)；并且所述第一板、所述第二板以及所述氣隙可以提供電容器，所述電容器與由第一電感器和第二電感器形成的串聯(lián)結(jié)構(gòu)以并聯(lián)方式f禹合。
[0035]在一些實施例中，半導(dǎo)體裸片可以包括靜電放電電路；并且所述靜電放電電路可以耦合到位于第一電感器與第二電感器之間的節(jié)點上。
[0036]收發(fā)器的一項實施例可以包括:T形線圈網(wǎng)絡(luò)，其中所述T形線圈網(wǎng)絡(luò)包括:以串聯(lián)方式耦合的第一電感器和第二電感器；電容器，所述電容器與由所述第一電感器和所述第二電感器形成的串聯(lián)結(jié)構(gòu)以并聯(lián)方式耦合；內(nèi)插器，所述內(nèi)插器包括所述第一電感器；半導(dǎo)體裸片，所述半導(dǎo)體裸片包括所述第二電感器；并且所述內(nèi)插器和所述半導(dǎo)體裸片彼此互連；其中所述第一電感器和所述第二電感器相對于彼此定位，用于在收發(fā)器的操作期間進行電感耦合。
[0037]在一些實施例中，內(nèi)插器可以具有電容器的第一板；半導(dǎo)體裸片可以具有所述電容器的第二板；并且所述內(nèi)插器和所述半導(dǎo)體裸片可以互連，使得所述第一板和所述第二板彼此分離并且在操作期間以電容方式彼此耦合。
[0038]在一些實施例中，位于第一電感器與第二電感器之間的節(jié)點可以連接到收發(fā)器的驅(qū)動晶體管的柵極上。
【專利附圖】

【附圖說明】
[0039]附圖示出示例性實施例。然而，附圖不應(yīng)理解為將本發(fā)明限于示出的這些實施例，而是僅用于說明和理解。
[0040]圖1是描繪柱狀現(xiàn)場可編程門陣列(“FPGA”)架構(gòu)的一項示例性實施例的簡化方框圖。
[0041]圖2是描繪多芯片模塊的一項示例性實施例的側(cè)視圖。
[0042]圖3和圖4是描繪內(nèi)插器的對應(yīng)示例性實施例的圖2所示側(cè)視圖中的一部分的對應(yīng)放大視圖。
[0043]圖5是描繪多芯片模塊的一項示例性實施例的截面圖，所述多芯片模塊具有帶電感器的內(nèi)插器。
[0044]圖6是描繪具有T形線圈網(wǎng)絡(luò)的多芯片模塊的一項示例性實施例的截面圖。
[0045]圖7和圖8是描繪多芯片模塊的對應(yīng)示例性實施例的截面圖，每個多芯片模塊都具有部分形成于半導(dǎo)體裸片和內(nèi)插器上的T形線圈網(wǎng)絡(luò)。
[0046]圖9是描繪具有T形線圈網(wǎng)絡(luò)的多芯片模塊的輸入驅(qū)動器路徑的一項示例性實施例的方框/電路圖。
[0047]圖10是描繪具有T形線圈網(wǎng)絡(luò)的多芯片模塊的輸出驅(qū)動器路徑的一項示例性實施例的方框/電路圖。
[0048]圖11是描繪具有T形線圈網(wǎng)絡(luò)的多芯片模塊的輸入/輸出驅(qū)動器路徑的一項示例性實施例的方框/電路圖。
[0049]圖12和圖13是描繪具有電感網(wǎng)絡(luò)的多芯片模塊的輸入、輸出，或輸入/輸出路徑中任何一者的對應(yīng)示例性實施例的方框/電路圖。
[0050]圖14是描繪具有T形線圈網(wǎng)絡(luò)的差動收發(fā)器的一項示例性實施例的方框/電路圖。
[0051]圖15是描繪用于形成T形線圈網(wǎng)絡(luò)的工序流程的一項示例性實施例的流程圖。
[0052]圖16是描繪用于提高收發(fā)器的頻率響應(yīng)的工序流程的一項示例性實施例的流程圖。
【具體實施方式】
[0053]以下說明中列出了許多具體細節(jié)，以便更加全面地對特定實施例進行說明。然而，所屬領(lǐng)域的技術(shù)人員將顯而易見的認識到，本發(fā)明可以在沒有下文給出的所有特定細節(jié)的情況下進行實踐。在其他情況下，本專利申請文件并未詳細說明公知的特征，以免使得本發(fā)明難以理解。為便于圖示，不同圖中所用的相同標(biāo)號指代相同項目；然而，在替代實施例中所述項目可以是不同的。
[0054]在對若干圖中用圖示方式描繪的示例性實施例進行描述之前，進行總體的介紹以便進一步理解本發(fā)明。包括但不限于單個電感器、多個電感器，或者T形線圈等的電感網(wǎng)絡(luò)可以用于提高IC電路系統(tǒng)的回波損耗和/或頻率響應(yīng)。然而，將電感網(wǎng)絡(luò)放置在半導(dǎo)體裸片中可能引起與此種半導(dǎo)體裸片的電路系統(tǒng)操作相關(guān)聯(lián)的問題。因此，在一項實施例中，所有或一些此種電感網(wǎng)絡(luò)可以位于多芯片模塊的內(nèi)插器或承載器上。此外，在另一項實施例中，對于內(nèi)插器，其中導(dǎo)電層在半導(dǎo)體基底等基底的上方和下方形成，電感網(wǎng)絡(luò)可以進一步遠離半導(dǎo)體裸片進行定位，從而通過此種電感網(wǎng)絡(luò)降低與此種半導(dǎo)體裸片的電路系統(tǒng)操作產(chǎn)生干擾的可能性。電感器的形成可以如同在2010年2月3日由努伊沖(Nui Chong)等人遞交的標(biāo)題為“嵌入式電感器(EMBEDDED INDUCTOR)”且指定申請案號為12/699，734的共同待決專利申請案的額外細節(jié)中所描述的那樣。
[0055]具有電感網(wǎng)絡(luò)的內(nèi)插器可以具有抵消或減小內(nèi)插器特定電容負載的能力。此種內(nèi)插器特定電容負載可能與以下項中的一者或多者有關(guān):基底或娃穿孔技術(shù)(“TSV”)、內(nèi)插器布線法，或者裸片到內(nèi)插器的互連，例如，微焊點等。內(nèi)插器電容負載的此種降低或抵消對于高速操作(例如，對于串行器-串并轉(zhuǎn)換器的使用(“SERDES”))來說可能是十分有用的。[0056]牢記上述總體理解，下文對多芯片模塊的一些實施例進行了大體上的描述。在多芯片模塊的一項實施例中，電感器通過使用內(nèi)插器的一個或多個導(dǎo)電層而形成，例如，用于與輸入、輸出，或輸入/輸出引線一起使用。在另一項實施例中，形成T形線圈網(wǎng)絡(luò)，其中此種網(wǎng)絡(luò)的一部分位于半導(dǎo)體裸片上，并且此種網(wǎng)絡(luò)的另一部分位于內(nèi)插器上。此種T形線圈網(wǎng)絡(luò)的電容器在半導(dǎo)體裸片上具有一個板，并且在內(nèi)插器上具有另一個板，其中在這兩個板之間存在間隙。這樣可以避免必須使用引線或互連，即，可以使用已指派給輸入、輸出，或輸入/輸出的單個互連。因此，使用此種T形線圈網(wǎng)絡(luò)不會消耗互連系統(tǒng)開銷。在又一實施例中，T形線圈網(wǎng)絡(luò)被實施為收發(fā)器的一部分。
[0057]由于使用特定類型的IC對上述實施例中的一者或多者進行例證，因此下文對此種IC進行詳細描述。然而，應(yīng)理解，其他類型的IC可以得益于本文中所述實施例中的一者或多者。
[0058]可編程邏輯裝置(“PLD”)是已知類型的集成電路，其可經(jīng)編程以執(zhí)行規(guī)定的邏輯函數(shù)。一種類型的PLD，S卩，現(xiàn)場可編程門陣列(“FPGA”)，通常包括可編程單元片(programmable tile)的陣列。這些可編程單元片可以包括,例如,輸入/輸出塊(“Ι0Β”)、可配置邏輯塊(“CLB”)、專用隨機存取存儲器塊(“BRAM”)、乘法器、數(shù)字信號處理塊(“DSP”)、處理器、時鐘管理器、延遲鎖定環(huán)路(“DLL”)等等。本文中所用的“包括”表示包括但不限于。
[0059]每個可編程單元片通常包括可編程互連和可編程邏輯?？删幊袒ミB通常包括大量不同長度的互連線，這些互連線由可編程互連點(“PIP”)互連?？删幊踢壿嬍褂每删幊淘韺嵤┯脩粼O(shè)計的邏輯，這些可編程元件可以包括，例如，函數(shù)發(fā)生器、寄存器、算術(shù)邏輯
坐坐寸寸O
[0060]可編程互連和可編程邏輯通常通過將配置數(shù)據(jù)流加載到內(nèi)部配置存儲器單元中來進行編程，所述內(nèi)部配置存儲單元定義了可編程元件的配置方法。配置數(shù)據(jù)可以從存儲器讀取(例如，從外部PROM讀取)或可以通過外部裝置寫入FPGA中。隨后，各個存儲器單元的集體狀態(tài)可以確定FPGA的函數(shù)。
[0061]另一種類型的PLD為復(fù)雜可編程邏輯裝置或CPLDt5CPLD包括由互連開關(guān)矩陣連接在一起并且連接到輸入/輸出(“I/o”)資源上的兩個或兩個以上的“功能塊”。CPLD的每個功能塊都包括與可編程邏輯陣列(“PLA”)和可編程陣列邏輯(“PAL”)裝置中所使用結(jié)構(gòu)相似的二級AND/OR結(jié)構(gòu)。在CPLD中，配置數(shù)據(jù)通常在非易失性存儲器中存儲在芯片上。在一些CPLD中，配置數(shù)據(jù)首先在非易失性存儲器中存儲在芯片上，然后作為初始配置(編程)序列的一部分被下載到易失性存儲器。
[0062]對于所有這些可編程邏輯裝置(“PLD”)，裝置的功能性由提供給裝置以控制裝置功能性的數(shù)據(jù)位來控制。數(shù)據(jù)位可以存儲在易失性存儲器(例如，像FPGA和一些CPLD中的靜態(tài)存儲器單元)中、非易失性存儲器(例如，像一些CPLD中的FLASH存儲器)中或任何其他類型的存儲器單元中。
[0063]其他PLD通過使用處理層(例如，金屬層)而得到編程，所述處理層可編程地將裝置上的各元件互連。這些PLD稱為掩?？删幊萄b置。PLD也可以用其他方式來實施，例如，使用熔絲技術(shù)或反熔絲技術(shù)。術(shù)語“PLD”和“可編程邏輯裝置”包含但不限于這些示例性裝置，并且包含僅部分可編程的裝置。例如，一種類型的PLD包括硬編碼晶體管邏輯和可編程交換結(jié)構(gòu)的組合，所述可編程交換結(jié)構(gòu)可編程地與硬編碼晶體管邏輯互連。
[0064]如上所述，高級的FPGA可以在陣列中包括若干不同類型的可編程邏輯塊。例如，圖1圖示了包括大量不同的可編程單元片的FPGA架構(gòu)100，所述FPGA架構(gòu)100包括多吉比特收發(fā)器(“MGT”)101、可配置邏輯塊(“CLB”)102、隨機存取存儲器塊(“BRAM”)103、輸入/輸出塊(“Ι0Β”)104、配置與時鐘邏輯(“CONFIG/CLOCK”)105、數(shù)字信號處理塊(“DSP”)106、專用輸入/輸出塊(“ I/O”)107 (例如，配置端口和時鐘端口)，以及其他可編程邏輯108，例如，數(shù)字時鐘管理器、模/數(shù)轉(zhuǎn)換器、系統(tǒng)監(jiān)控邏輯等等。一些FPGA還包括專用處理器塊(“PR0C”)110。
[0065]在一些FPGA中，每個可編程單元片都包括可編程互連元件(“INT”)111，所述可編程互連元件具有引向和引自每個鄰近單元片中的對應(yīng)互連元件的標(biāo)準(zhǔn)化連接件。因此，所述可編程互連元件一起實施了所說明的FPGA的可編程互連結(jié)構(gòu)。如包括在圖1頂部的實例所示，可編程互連元件111也包括引向和引自同一單元片內(nèi)的可編程邏輯元件的連接件。
[0066]例如，CLB102可以包括可配置邏輯元件(“CLE”)112，所述可配置邏輯元件可以經(jīng)編程以實施用戶邏輯外加單個可編程互連元件(“INT”)111。除了一個或多個可編程互連元件之外，BRAM103還可以包括BRAM邏輯元件(“BRL”)113。通常，包括在一單元片中的互連元件的數(shù)目取決于所述單元片的高度。在所圖示的實施例中，一個BRAM單元片具有同五個CLB相同的高度，但是也可以使用其他數(shù)目(例如，四個)。除了合適數(shù)量的可編程互連元件之外，DSP單元片106還可以包括DSP邏輯元件(“DSPL”)114。除了可編程互連元件111的一個實例之外，10B104還可以包括，例如，輸入/輸出邏輯元件(“10L”)115的兩個實例。所屬領(lǐng)域的技術(shù)人員將會清楚，連接至(例如)I/O邏輯元件115的實際I/O墊板通常并不局限于輸入/輸出邏輯元件115的區(qū)域。
[0067]在所圖示的實施例中，裸片的中心附近的水平區(qū)域(圖1所示)用于配置邏輯、時鐘邏輯以及其他控制邏輯。從這個水平區(qū)域或柱中延伸的垂直柱109用于在FPGA的整個寬度上分配時鐘與配置信號。
[0068]一些利用圖1所示架構(gòu)的FPGA包括額外邏輯塊，所述額外邏輯塊擾亂了構(gòu)成FPGA的大部分的規(guī)則柱狀結(jié)構(gòu)。所述額外邏輯塊可以是可編程塊和/或?qū)Ｓ眠壿?。例如，處理器塊110跨越了若干列的CLB及BRAM。
[0069]應(yīng)注意，圖1僅僅是意圖說明示例性FPGA架構(gòu)。例如，一行中的邏輯塊數(shù)目、這些行的相對寬度、行的數(shù)目和次序、這些行中所包括的邏輯塊類型、邏輯塊的相對大小，以及包括在圖1頂部處的互連/邏輯實施方案均純粹為示例性的。例如，在實際FPGA中，無論CLB出現(xiàn)在何處都通常包括CLB的一個以上鄰近的行，以促進用戶邏輯的有效實施，但是鄰近CLB行的數(shù)目隨著FPGA的總體大小而變化。
[0070]圖2是描繪多芯片模塊200的一項示例性實施例的側(cè)視圖。多芯片模塊200包括多個半導(dǎo)體裸片201、互連結(jié)構(gòu)205、內(nèi)插器或承載器210，以及互連結(jié)構(gòu)206?；ミB結(jié)構(gòu)205通常位于多芯片模塊200的內(nèi)部，并且互連結(jié)構(gòu)206通常位于多芯片模塊200的外部。因此，為了清晰起見且不受限制，互連結(jié)構(gòu)205通常稱為內(nèi)部互連結(jié)構(gòu)205，而互連結(jié)構(gòu)206通常稱為外部互連結(jié)構(gòu)206。外部互連結(jié)構(gòu)206可以附接到內(nèi)插器210上，用于將內(nèi)插器210耦合到外部裝置，例如，用于將多芯片模塊200附接到印刷電路板244等裝置上。
[0071]應(yīng)理解，多芯片模塊200可以被封閉、封裝、覆蓋等等；然而，此種封閉、封裝、覆蓋等等未進行說明性地描繪，以免使得多芯片模塊200的內(nèi)部配置難以理解。此外，為了清晰起見，通過實例但非限制的方式，出于使用底部和頂部表面作參考的目的，應(yīng)假設(shè)裸片201位于內(nèi)插器210上方。然而，應(yīng)理解，多芯片模塊200可以用于圖2中進行說明性描繪的任何有角度地旋轉(zhuǎn)定向中。
[0072]半導(dǎo)體裸片201可以是各種類型的裸片中的任何一種。例如，一個半導(dǎo)體裸片201可以是FPGA100 ;另一半導(dǎo)體裸片201可以是存儲器芯片；并且其他半導(dǎo)體裸片201可以這些或其他類型的半導(dǎo)體裸片。
[0073]半導(dǎo)體裸片201可以用內(nèi)部互連結(jié)構(gòu)205互連至內(nèi)插器210上。為了清晰起見，通過實例但非限制的方式，應(yīng)假設(shè)內(nèi)部互連結(jié)構(gòu)205為“微焊點”或“微球”。另外，為了清晰起見，通過實例但非限制的方式，應(yīng)假設(shè)外互連結(jié)構(gòu)206為“C4”凸起或球。然而，應(yīng)理解，這些或其他類型的互連結(jié)構(gòu)可以根據(jù)本文中的描述來使用。
[0074]內(nèi)部互連結(jié)構(gòu)205使半導(dǎo)體裸片201從內(nèi)插器210偏移，并且因此裸片201的底部表面和內(nèi)插器210的頂部表面界定了一個間隙209。為了清晰起見，通過實例但非限制的方式，應(yīng)假設(shè)所述間隙209為氣隙。然而，應(yīng)理解，由于多芯片模塊200可以被封閉，因此可以使用另一類型的氣體。
[0075]圖3和圖4是描繪內(nèi)插器210的對應(yīng)示例性實施例的圖2所示側(cè)視圖中的部分207的對應(yīng)放大視圖。圖3中的內(nèi)插器210包括基底301，在所述基底301上方可以形成有一個或多個介電層311以及一個或多個導(dǎo)電層401。為了清晰起見，通過實例但非限制的方式，應(yīng)假設(shè)所述基底301為半導(dǎo)體基底，例如，硅基底等。然而，應(yīng)理解，如果內(nèi)插器210(例如)不會包括任何晶體管或二極管，那么可以避免使用半導(dǎo)體基底。例如，非半導(dǎo)體基底的介電基底可以用于“無源”內(nèi)插器。
[0076]導(dǎo)電層401可以用于形成一個或多個跡線和/或過孔。換言之，導(dǎo)體可以包括形成于內(nèi)插器210的頂部表面上、內(nèi)插器210的介電層中、內(nèi)插器210的介電層之間，或者介電層與內(nèi)插器210的基底301的頂部表面306之間的跡線。應(yīng)進一步理解，導(dǎo)體可以包括形成于基底301中的跡線或者形成于內(nèi)插器210的基底301中的過孔或穿過內(nèi)插器210的基底301形成的過孔。TSV303可以從基底301的底部表面406延伸到頂部表面306。然而，應(yīng)理解，TSV303可以在基底301的頂部表面306的上方或下方延伸。
[0077]圖3中的內(nèi)插器210具有在基底301上方形成的一個或多個導(dǎo)電層401以及一個或多個介電層311。與之相比，圖4中的內(nèi)插器210具有在基底301的上方和下方形成的一個或多個導(dǎo)電層401以及一個或多個介電層311。應(yīng)理解，基底301可以重復(fù)地倒轉(zhuǎn)用于形成多個層，因此應(yīng)理解，參考基底301上方和下方僅是為了參考完全裝配好的內(nèi)插器210。
[0078]因此，應(yīng)理解，對于從內(nèi)部互連結(jié)構(gòu)205到達外部互連結(jié)構(gòu)206，或者從外部互連結(jié)構(gòu)206到達內(nèi)部互連結(jié)構(gòu)205的信號路徑，可以使用由圖3或圖4所示內(nèi)插器210中的一個或多個導(dǎo)電層401提供的導(dǎo)電路徑。
[0079]圖5是描繪多芯片模塊200的一項示例性實施例的截面圖，所述多芯片模塊200具有帶電感器512的內(nèi)插器210。左側(cè)的電感器512可以通過使用位于基底301下方的一個或多個導(dǎo)電層401來形成。右側(cè)的電感器512可以通過使用位于基底301上方的一個或多個導(dǎo)電層401來形成。因此，與右側(cè)的電感器512相比，左側(cè)的電感器512可以定位成離半導(dǎo)體裸片201的距離較遠，其中右側(cè)的電感器512通過使用位于基底301上方的一個或多個導(dǎo)電層401來形成。
[0080]如果內(nèi)插器210為圖3中進行說明性描述的內(nèi)插器或類似于該內(nèi)插器，那么右側(cè)的電感器512僅可以在位于基底301上方的一個或多個導(dǎo)電層401中形成，并且因此，與左側(cè)的電感器512產(chǎn)生的電感相比，半導(dǎo)體裸片201的設(shè)計必須更加嚴(yán)格地考慮右側(cè)的電感器512產(chǎn)生的電感。此外，由于左側(cè)的電感器512距離半導(dǎo)體裸片201更遠，因此可以使用比右側(cè)的電感器512更大的電感器。換言之,如果此種電感進一步從半導(dǎo)體裸片201中移除，那么多芯片模塊200可以容許更多電感。另外，電感器512可以在位于基底301上方與下方之間交替，從而減少相鄰信號路徑之間的電感的交互耦合。
[0081]然而，在任何一個實施例中，即不管內(nèi)插器210是具有位于基底301上方的一個或多個導(dǎo)電層的配置還是具有位于基底301上方和下方的一個或多個導(dǎo)電層的配置，互連結(jié)構(gòu)205與206之間的信號路徑501都可以用對應(yīng)電感器512形成。
[0082]可以形成TSV303以用來供給信號路徑501。因此，左側(cè)的電感器512可以具有耦合到外部互連結(jié)構(gòu)206的一端以及耦合到TSV303的另一端，其中TSV303可以耦合到內(nèi)部互連結(jié)構(gòu)205。對于右側(cè)的電感器512,另一內(nèi)部互連結(jié)構(gòu)205可以I禹合到右側(cè)的電感器512的一端，并且右側(cè)的電感器512的另一端可以耦合到另一 TSV303，其中TSV303可以耦合到外部互連結(jié)構(gòu)206。
[0083]圖6是描繪具有T形線圈網(wǎng)絡(luò)620的多芯片模塊200的一項示例性實施例的截面圖。在此示例性實施例中，T形線圈網(wǎng)絡(luò)620在基底301的下方形成。然而，在另一實施例中，T形線圈網(wǎng)絡(luò)620可以在內(nèi)插器210中的基底301上方形成，而不管是否使用如圖3或圖4中所示配置的內(nèi)插器210。
[0084]T形線圈網(wǎng)絡(luò)620包括電感器611、電感器512以及電容器601。在此示例性實施例中，電感器512和611在基底301的下方形成電感器的串聯(lián)結(jié)構(gòu)，其中在它們之間具有節(jié)點610。電感器611和電感器512相對于彼此定位,用于在多芯片模塊200的操作期間進行電感耦合。電容器601可以與電感器512和611的串聯(lián)結(jié)構(gòu)并聯(lián)形成。對于這種配置，兩個內(nèi)部互連結(jié)構(gòu)205用于支撐單個外部互連結(jié)構(gòu)206。
[0085]確切地說，外部互連結(jié)構(gòu)206耦合到電感器512的一端以及電容器601的底板。電感器512的另一端通過節(jié)點610稱合到電感器611的一端。電感器611的另一端f禹合到電容器601的頂板并且耦合到左側(cè)的TSV303。左側(cè)的TSV303耦合到左側(cè)的內(nèi)部互連結(jié)構(gòu)205。此種左側(cè)的內(nèi)部互連結(jié)構(gòu)205可以耦合到半導(dǎo)體裸片201中的終端電路，以提供一個參考電壓水平，例如，邏輯低、邏輯高，或一些其他的電壓水平。節(jié)點610耦合到右側(cè)的TSV303，進而耦合到右側(cè)的內(nèi)部互連結(jié)構(gòu)205。如下文在額外的細節(jié)中描述，右側(cè)的內(nèi)部互連結(jié)構(gòu)205可以I禹合到半導(dǎo)體裸片201中的輸入、輸出，或輸入/輸出驅(qū)動器。
[0086]T形線圈網(wǎng)絡(luò)620可以用于減少回波損耗以及/或者增加對提供于多芯片模塊200的內(nèi)部互連結(jié)構(gòu)與外部互連結(jié)構(gòu)之間的信令的頻率響應(yīng)。然而，在這種配置中，對于每個T形線圈網(wǎng)絡(luò)620，兩個內(nèi)部互連結(jié)構(gòu)205用于每個外部互連結(jié)構(gòu)206。
[0087]圖7和圖8是描繪多芯片模塊200的對應(yīng)示例性實施例的截面圖，每個多芯片模塊都具有部分形成于半導(dǎo)體裸片201和內(nèi)插器210上的T形線圈網(wǎng)絡(luò)720。由于T形線圈網(wǎng)絡(luò)720顯著不同于圖6中的T形線圈網(wǎng)絡(luò)620，因此將不同參考編號用于T形線圈網(wǎng)絡(luò)720，其原因在下文的描述中將變得更加清楚。[0088]除了圖7中的多芯片模塊200使用圖4中所示配置的內(nèi)插器210，而圖8中的多芯片模塊200使用圖3中所示配置的內(nèi)插器210之外，圖7和圖8中的多芯片模塊200是相同的。因此，為了清晰起見，通過實例但非限制的方式，同時參考圖7和圖8對圖7和圖8中的多芯片模塊200進行描述。
[0089]對于內(nèi)插器210，外部互連結(jié)構(gòu)206耦合到此種內(nèi)插器210的TSV303。此種TSV303耦合到電感器512的一端以及電容器601的底板702。電感器512和底板702中的每一者都形成為內(nèi)插器210的一部分。電感器512和底板702為T形線圈網(wǎng)絡(luò)720的一部分。電感器512的另一端I禹合到內(nèi)部互連結(jié)構(gòu)205。內(nèi)部互連結(jié)構(gòu)205可以用作位于由電感器512和611形成的串聯(lián)結(jié)構(gòu)之間的節(jié)點，所述節(jié)點類似于圖6中的節(jié)點610。
[0090]對于半導(dǎo)體裸片201，內(nèi)部互連結(jié)構(gòu)205的一端耦合到此種半導(dǎo)體裸片201的電感器611的一端。此種電感器611具有稱合到電容器601的頂板701的另一端。電感器611和頂板701為T形線圈網(wǎng)絡(luò)720的一部分。頂板701和電感器611中的每一者都形成為半導(dǎo)體裸片201的一部分。
[0091]應(yīng)理解，本文中所用的術(shù)語“板”并不是指任何具體的形狀，而是僅僅指可以用于電容器中的導(dǎo)電部件，所述導(dǎo)電部件與此種電容器的另一導(dǎo)電部件由電容器電介質(zhì)間隔開。在此實例中，電容器電介質(zhì)為氣隙209，或者確切地說，為位于板701與702之間的氣隙209的一部分。因此，使半導(dǎo)體裸片201從內(nèi)插器210偏移的內(nèi)部互連結(jié)構(gòu)205至少部分提供或創(chuàng)造了氣隙209，這在此示例性實施例中可以用于提供介電常數(shù)k。通常，空氣在Iatm下的相對介電常數(shù)相對于真空約為1，并且因此氣隙電容器電介質(zhì)可以用于電容通常在約10至200毫微微法拉的范圍內(nèi)進行測量的應(yīng)用中。
[0092]應(yīng)理解，頂板701可以形成于半導(dǎo)體裸片201的底部表面721上。應(yīng)進一步理解，底板702可以形成于內(nèi)插器210的頂部表面722上。應(yīng)進一步理解，板701和702中的任一者或這兩者可以為凹陷式的，使得它們分別與表面721和722共面或大體上共面(“大體上共面”)。應(yīng)進一步理解，板701和702中的任一者或這兩者的形成可使得它們分別在表面721和722的上方或下方延伸。通常，頂板701的外露表面，即頂板701的底部表面，以及底板702的外露表面，即底板702的頂部表面可以大體上彼此共面。即使多芯片模塊可以如上所述被封閉，為了清晰起見，應(yīng)理解，頂板701的外露表面可以被認為是半導(dǎo)體裸片201的外表面,而底板702的外露表面可以被認為是內(nèi)插器210的外表面。
[0093]對電感器611和512進行定位，用于在操作期間進行電感耦合。換言之，半導(dǎo)體裸片201和內(nèi)插器210在彼此附接以形成多芯片模塊200時是對齊的，使得電感器512和611在多芯片模塊200的操作期間電感式地耦合。同樣地，對頂板701和底板702進行定位，用于在T形線圈網(wǎng)絡(luò)720的操作期間進行電容耦合。換言之，半導(dǎo)體裸片201和內(nèi)插器210在彼此附接以形成多芯片模塊200時是對齊的，使得頂板701和底板702(其中在它們之間具有氣隙209)進行定位，用于在多芯片模塊200的操作期間進行電容耦合。因此，當(dāng)半導(dǎo)體裸片201和內(nèi)插器210互連時，形成了電容器601，并且所述電容器與電感器的串聯(lián)結(jié)構(gòu)以并聯(lián)方式耦合，所述電感器即以串聯(lián)方式耦合的電感器611和512。如下文在額外的細節(jié)中所述，電感器611與512之間的節(jié)點可以用于發(fā)信號。下文在額外的細節(jié)中對有關(guān)T形線圈網(wǎng)絡(luò)720的其他細節(jié)進行描述。
[0094]應(yīng)理解，在圖7和圖8中，使用單個內(nèi)部互連結(jié)構(gòu)205以及對應(yīng)的單個外部互連結(jié)構(gòu)206來提供信號路徑501。因此，與圖6中的配置相比，此種配置可以保存內(nèi)部互連結(jié)構(gòu)
205。
[0095]圖9是描繪具有圖7中的T形線圈網(wǎng)絡(luò)720的多芯片模塊200的輸入驅(qū)動器路徑的一項示例性實施例的方框/電路圖。在此示例性實施例中，電感器512、電感器611以及電容器601如上文所述參考圖7和圖8形成。在圖9中，輸出驅(qū)動器電路(“驅(qū)動器”)901的輸出端耦合到節(jié)點902。節(jié)點902使電感器611和512以串聯(lián)方式耦合。為了清晰起見且不受限制，內(nèi)部互連結(jié)構(gòu)205未在圖9中進行說明性描繪。
[0096]在此示例性實施例中為輸出引線的外部互連結(jié)構(gòu)206耦合到節(jié)點922。節(jié)點922進一步耦合到電感器512的一端并且耦合到底板702。
[0097]通常，輸入、輸出，或輸入/輸出引線防止例如，由處理不當(dāng)引起的靜電放電(“ESD”)。因此，ESD電路904可以耦合到節(jié)點902。此示例性實施例中的ESD電路904處于半導(dǎo)體裸片201中。由于ESD電路904 (所述ESD電路可以包括涉及摻雜的半導(dǎo)體阱的一個或多個二極管)并不位于內(nèi)插器210中，因此內(nèi)插器210可以稱為“無源”內(nèi)插器，即，不具有使用摻雜的半導(dǎo)體阱的電路。
[0098]電感器611中未連接到節(jié)點902上的一端可以耦合到終端電路903并且耦合到頂板701。終端電路903可以為耦合到電源電壓、地面，或其他終端電路的電阻器，這可以根據(jù)所使用的信令協(xié)議而有所不同。
[0099]圖10是描繪具有圖7中的T形線圈網(wǎng)絡(luò)720的多芯片模塊200的輸出驅(qū)動器路徑的一項示例性實施例的方框/電路圖。圖10與圖9是相同的，除了圖9所示的是輸出驅(qū)動器901，而圖10中說明性地描繪了輸入驅(qū)動器1001，并且因此外部互連結(jié)構(gòu)206為輸入引線之外。在圖10中，輸入驅(qū)動器1001的輸入端耦合到節(jié)點902。圖10中的剩余部分如同上文所述參考圖9進行的描述，因此不會對此種描述進行贅述。
[0100]圖11是描繪具有圖7中的T形線圈網(wǎng)絡(luò)720的多芯片模塊200的輸入/輸出驅(qū)動器路徑的一項示例性實施例的方框/電路圖。圖11與圖9相同，除了圖9所示的是輸出驅(qū)動器901，而圖11中說明性地描繪了輸入驅(qū)動器1001和輸出驅(qū)動器901，并且因此外部互連結(jié)構(gòu)206為輸入/輸出引線之外。在圖11中，輸入驅(qū)動器1001的輸入端耦合到節(jié)點902，并且輸出驅(qū)動器901的輸出端耦合到節(jié)點902。圖11中的剩余部分如上文所述參考圖9進行描述，因此不會對此種描述進行贅述。
[0101]圖12和圖13是描繪具有電感網(wǎng)絡(luò)的多芯片模塊200的輸入、輸出，或輸入/輸出路徑中任何一者的對應(yīng)示例性實施例的方框/電路圖。
[0102]參考圖12，內(nèi)插器210包括電感器512。電感器512的一端耦合到外部互連結(jié)構(gòu)
206。在此示例性實施例中，ESD電路904位于半導(dǎo)體裸片201中。由于電感器512形成“無源”電感網(wǎng)絡(luò)，因此內(nèi)插器210可以看作無源內(nèi)插器。
[0103]電感器512的另一端耦合到節(jié)點905。半導(dǎo)體裸片201的ESD電路904可以耦合到節(jié)點905。半導(dǎo)體裸片201可以進一步包括通常由塊1201所描繪的輸入驅(qū)動器、輸出驅(qū)動器，或輸入/輸出驅(qū)動器，因此外部互連結(jié)構(gòu)206通常被說明性地描繪成墊板。
[0104]因此，如上文參考圖9至圖11所述，節(jié)點902可以為輸入節(jié)點、輸出節(jié)點，或輸入/輸出節(jié)點。在此實施例中，節(jié)點902和905為相同的節(jié)點。然而，如果在半導(dǎo)體裸片201中包含有位于節(jié)點902與905之間的可選電感器611，那么節(jié)點902和905不是相同的節(jié)點。[0105]假設(shè)可選電感器611作為半導(dǎo)體裸片201的一部分包含在內(nèi)，那么電感器611和512可以進行定位，用于在多芯片模塊200的操作期間彼此進行電感耦合。然而，應(yīng)理解，沒有電容器用于此示例性實施例中，因為此示例性實施例并未采用T形線圈網(wǎng)絡(luò)。
[0106]參考圖13中的不例性實施例，電感器611和512都形成為內(nèi)插器210的一部分。電感器611和512在節(jié)點905處以串聯(lián)方式耦合。在此實施例中電感器611的一端耦合到節(jié)點902，并且如上文參考圖12所述節(jié)點902耦合到塊1201的端口。此外，如上文參考圖12所述，電感器512的一端稱合到外部互連結(jié)構(gòu)206。
[0107]在此示例性實施例中，ESD電路904形成為內(nèi)插器210的一部分。再一次地，ESD電路904可以在節(jié)點905處進行耦合。ESD電路904可以包括一個或多個二極管，所述二極管通過使用形成于半導(dǎo)體基底(例如，圖3或圖4中的基底301)中的阱而形成。因此，在此示例性實施例中，內(nèi)插器210可以被看作“有源”內(nèi)插器。
[0108]圖14是描繪具有T形線圈網(wǎng)絡(luò)1430和1440的差動收發(fā)器1400的一項示例性實施例的方框/電路圖。T形線圈網(wǎng)絡(luò)1430和1440分別與耦合到左側(cè)外部互連結(jié)構(gòu)206的左半個電路1410以及耦合到右側(cè)外部互連結(jié)構(gòu)206的右半個電路1420相關(guān)聯(lián)。換言之，差動收發(fā)器1400可以看作兩個半電路，即半電路1410和半電路1420，其中半電路1410和1420在共同節(jié)點1411處互連，用于共享耦合到地面1408的共同電流源電路1409。因此，為了清晰起見且不受限制，僅描述了半電路1410以避免重復(fù)。
[0109]在此示例性實施例中，電感器512耦合到節(jié)點922，其中節(jié)點922進一步耦合到底板702并且耦合到左側(cè)外部互連結(jié)構(gòu)206，所述左側(cè)外部互連結(jié)構(gòu)206被說明性地描繪成墊板。應(yīng)理解，如上所述，電容器601可以通過使用頂板701和底板702形成。因此，如上所述并且如圖7和圖8中說明性地描繪，內(nèi)插器210可以包括電感器512和底板702?？蛇x地，電容器601可以完全形成于內(nèi)插器210或半導(dǎo)體裸片201中。當(dāng)然，電容器601可以形成為串聯(lián)的兩個單獨的電容器，其中任何一者或兩者位于內(nèi)插器210或半導(dǎo)體裸片201中。然而，如上所述，在內(nèi)插器210或半導(dǎo)體裸片201中形成電容器601涉及在額外的內(nèi)部互連結(jié)構(gòu)205中用于每個外部互連結(jié)構(gòu)206的消耗。因此，為了清晰起見且不受限制，應(yīng)假設(shè)電容器601通過使用如上所述的氣隙209形成。
[0110]如上所述，對半導(dǎo)體裸片201的頂板701進行定位，用于與內(nèi)插器210的底板702進行電容耦合以提供電容器601。電感器512和611的對應(yīng)端在內(nèi)部互連結(jié)構(gòu)或節(jié)點205處彼此耦合，以提供串聯(lián)電路。此串聯(lián)電路與電容器601以并聯(lián)方式進行耦合，以提供T形線圈網(wǎng)絡(luò)1430。在此示例性實施例中，半導(dǎo)體裸片201的電感器611的另一端連接到半導(dǎo)體裸片201的電阻器1402上；電阻器1402可以用于信令協(xié)議的終端電阻。
[0111]對于此示例性實施例，差動收發(fā)器1400的剩余部分被描述成形成于半導(dǎo)體裸片201中。電阻器1402的另一端可以耦合到電源電壓總線1403。節(jié)點205可以耦合到由二極管1407形成的ESD電路。二極管1407具有連接到節(jié)點205上的輸入端以及連接到電源電壓總線1403上的輸出端。另一個二極管1407具有連接到地面1408上的輸入端以及連接到節(jié)點205上的輸出端。節(jié)點205進一步連接到驅(qū)動器晶體管1404的柵極上。在此示例性實施例中，驅(qū)動器晶體管1404被說明性地描繪成NMOS晶體管；然而，在其他實施例中，可以使用PMOS晶體管。驅(qū)動器晶體管1404的源節(jié)點連接到共同節(jié)點1411上。驅(qū)動器晶體管1404的漏極節(jié)點連接到電阻器1405的一端上，并且連接到電壓輸出端口 1406上。電阻器1405的另一端可以耦合到電源電壓總線1403。
[0112]應(yīng)理解，對于高速信令，例如，高速差動串行信令，回波損耗和/或頻率響應(yīng)可能存在問題。因此，如本文中所述，使用T形線圈網(wǎng)絡(luò)1430和1440在降低回波損耗以及/或者增強頻率響應(yīng)方面可能是十分有用的。
[0113]圖15是描繪用于形成例如如上所述的T形線圈網(wǎng)絡(luò)的工序流程1500的一項示例性實施例的流程圖。在1501中，獲得內(nèi)插器。此種獲得的內(nèi)插器具有第一電感器以及電容器的第一板。在1502中，獲得半導(dǎo)體裸片。此種獲得的半導(dǎo)體裸片具有第二電感器以及電容器的第二板。在1503中，內(nèi)插器和裸片彼此互連,用于以串聯(lián)方式I禹合此種第一電感器和第二電感器。
[0114]此種互連可以對第一電感器和第二電感器進行定位，用于在此種T形線圈網(wǎng)絡(luò)的操作期間，或者一般在多芯片模塊200 (例如，具有本文中如上所述的此種T形線圈網(wǎng)絡(luò))的操作期間進行電感耦合。此外，此種互連可以對第一板和第一板進行定位，用于在此種操作期間進行電容耦合。再一次地，此種第一板和所述第二板中的每一者的表面都可以在它們之間限定一個氣隙。此種氣隙可以與此種半導(dǎo)體裸片與此種內(nèi)插器之間的偏移相關(guān)聯(lián)。此種半導(dǎo)體裸片可以進一步包括ESD電路。此種ESD電路可以耦合到位于串聯(lián)的第一電感器與第二電感器之間的節(jié)點。
[0115]圖16是描繪用于提高收發(fā)器頻率響應(yīng)的工序流程1600的一項示例性實施例的流程圖。在1601中，例如，如上參考圖14所述，提供T形線圈網(wǎng)絡(luò)作為收發(fā)器的一部分。此種T形線圈網(wǎng)絡(luò)可以包括以串聯(lián)方式耦合的第一電感器和第二電感器。此種T形線圈網(wǎng)絡(luò)可以進一步包括電容器，所述電容器與由第一電感器和第二電感器形成的串聯(lián)結(jié)構(gòu)以并聯(lián)方式f禹合。
[0116]在1601處的預(yù)先措施包括在1602中將內(nèi)插器和半導(dǎo)體裸片互連。在1602中，包括第一電感器的此種內(nèi)插器以及包括第二電感器的此種半導(dǎo)體裸片可以互連，以使第一電感器和第二電感器相對于彼此定位，用于在此種T形線圈網(wǎng)絡(luò)的操作期間，即此種收發(fā)器的操作期間進行電感耦合。此外，此種內(nèi)插器可以進一步包括此種電容器的第一板，并且此種半導(dǎo)體裸片可以包括此種電容器的第二板。因此，在1601處的預(yù)先措施可以進一步包括:對內(nèi)插器和半導(dǎo)體裸片進行定位，使得第一板和第二板通過氣隙彼此分離，并且在操作期間，例如，在本文中如上所述的收發(fā)器的操作期間以電容方式彼此耦合。另外，位于第一電感器與第二電感器之間的節(jié)點可以連接到此種收發(fā)器的驅(qū)動晶體管的柵極上。
[0117]盡管上文描述了示例性實施例，但是在不背離本發(fā)明范圍的前提下，可以對其他和進一步實施例進行調(diào)整，且本發(fā)明的范圍由所附權(quán)利要求書及其等效物確定。權(quán)利要求書列表步驟并不表示任何步驟的順序。商標(biāo)為它們各自的擁有者所有。
【權(quán)利要求】
1.一種多芯片模塊，其包括: 半導(dǎo)體裸片； 內(nèi)插器，所述內(nèi)插器耦合到所述半導(dǎo)體裸片； 第一電感器，其中所述內(nèi)插器包括所述第一電感器； 第二電感器，所述第二電感器以串聯(lián)方式耦合到所述第一電感器；以及 電容器，所述電容器以并聯(lián)方式耦合到所述第一電感器和所述第二電感器。
2.根據(jù)權(quán)利要求1所述的多芯片模塊，其中靜電放電電路在一個節(jié)點處進行耦合，所述節(jié)點使所述第一電感器和所述第二電感器互連。
3.根據(jù)權(quán)利要求2所述的多芯片模塊，其中所述內(nèi)插器包括所述靜電放電電路。
4.根據(jù)權(quán)利要求2所述的多芯片模塊，其中所述半導(dǎo)體裸片包括所述靜電放電電路。
5.根據(jù)權(quán)利要求1至4中任何一個權(quán)利要求所述的多芯片模塊，其中所述內(nèi)插器包括所述第二電感器和所述電容器。
6.根據(jù)權(quán)利要求1所述的多芯片模塊，其中所述半導(dǎo)體裸片包括所述第二電感器。
7.根據(jù)權(quán)利要求6所述的多芯片模塊，其中所述第一電感器和所述第二電感器為T形線圈網(wǎng)絡(luò)的一部分。
8.根據(jù)權(quán)利要求7所述的多芯片模塊，其中: 所述電容器具有第一板和第二板； 所述半導(dǎo)體裸片包括所述第一板； 所述內(nèi)插器包括所述第二板；以及 所述第一板和所述第二板相對于彼此進行定位，用于在所述多芯片模塊的操作期間進行電容耦合。
9.根據(jù)權(quán)利要求8所述的多芯片模塊，其中: 所述第一板的底部表面與所述第二板的頂部表面大體上共面； 所述底部表面為所述半導(dǎo)體裸片的外表面； 所述頂部表面為所述內(nèi)插器的外表面； 間隙界定在所述底部表面與所述頂部表面之間；以及 所述間隙為氣隙，所述氣隙至少部分由使所述半導(dǎo)體裸片從所述內(nèi)插器偏移的內(nèi)部互連結(jié)構(gòu)提供。
10.根據(jù)權(quán)利要求9所述的多芯片模塊，其中: 所述半導(dǎo)體裸片包括靜電放電電路；并且所述靜電放電電路在一個節(jié)點處進行耦合，所述節(jié)點使所述第一電感器和所述第二電感器互連。
11.一種形成多芯片模塊的方法，其包括:形成內(nèi)插器； 在所述內(nèi)插器內(nèi)形成第一電感器； 形成第二電感器，所述第二電感器以串聯(lián)方式耦合到所述第一電感器；以及 形成電容器，所述電容器以并聯(lián)方式耦合到所述第一電感器和所述第二電感器。
12.根據(jù)權(quán)利要求11所述的方法，進一步包括:形成耦合到所述內(nèi)插器的半導(dǎo)體裸片，其中所述半導(dǎo)體裸片包括所述第二電感器；并且其中所述電容器具有第一板和第二板，并且所述半導(dǎo)體裸片包括所述第一板，并且所述內(nèi)插器包括所述第二板。
13.根據(jù)權(quán)利要求12所述的方法，進一步包括:在所述半導(dǎo)體裸片內(nèi)形成靜電放電電路；以及 使所述靜電放電電路在一個節(jié)點處進行耦合，所述節(jié)點使所述第一電感器和所述第二電感器互連。
14.根據(jù)權(quán)利要求11所述的方法，其中所述內(nèi)插器包括所述第二電感器和所述電容器。
15.根據(jù)權(quán)利要求14所述的方法，進一步包括: 在一個節(jié)點處形成靜電放電電路，所述節(jié)點使所述第一電感器和所述第二電感器互連，其中所述內(nèi)插器包括所 述靜電放電電路。
【文檔編號】H01L23/60GK103477434SQ201280016376
【公開日】2013年12月25日 申請日期:2012年2月22日 優(yōu)先權(quán)日:2011年3月29日
【發(fā)明者】麥克·O·甄津斯, 詹姆士·卡普, 梵希利·奇里弗, 艾弗倫·C·吳 申請人:吉林克斯公司