專(zhuān)利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種使用絕緣柵極型場(chǎng)效應(yīng)晶體管的半導(dǎo)體裝置。
背景技術(shù)：
近年來(lái)，作為兼有多晶硅或微晶硅所具有的高遷移率和非晶硅所具有的均勻的元 件特性的新穎的半導(dǎo)體材料，被稱為氧化物半導(dǎo)體的呈現(xiàn)半導(dǎo)體特性的金屬氧化物引人注 目。金屬氧化物用于多種用途，例如作為眾所周知的金屬氧化物的氧化銦被用于液晶顯示 裝置等中的透明電極材料。作為呈現(xiàn)半導(dǎo)體特性的金屬氧化物，例如有氧化鎢、氧化錫、氧 化銦、氧化鋅等，并且已知將上述呈現(xiàn)半導(dǎo)體特性的金屬氧化物用于溝道形成區(qū)域的晶體 管(專(zhuān)利文獻(xiàn)I以及專(zhuān)利文獻(xiàn)2)。
[專(zhuān)利文獻(xiàn)I]日本專(zhuān)利申請(qǐng)公開(kāi)2007-123861號(hào)公報(bào)
[專(zhuān)利文獻(xiàn)2]日本專(zhuān)利申請(qǐng)公開(kāi)2007-96055號(hào)公報(bào)
因?yàn)橛删哂蟹蔷Ч杌蜓趸锇雽?dǎo)體的晶體管構(gòu)成的半導(dǎo)體顯示裝置能夠?qū)?yīng)第 五代(橫向1200mmX縱向1300mm)以上的玻璃襯底，所以有生產(chǎn)率高且成本低的優(yōu)點(diǎn)。當(dāng) 面板大型化時(shí)，在半導(dǎo)體顯示裝置的像素部中，與多個(gè)像素連接的被稱為總線的布線，例如 掃描線及信號(hào)線等的負(fù)荷增大。因此，對(duì)掃描線及信號(hào)線供應(yīng)電位的驅(qū)動(dòng)電路需要高電流 供應(yīng)能力，所以有如下趨勢(shì)隨著面板的大型化，構(gòu)成驅(qū)動(dòng)電路的晶體管，特別是位于輸出 一側(cè)的晶體管的尺寸根據(jù)其電特性增大。
當(dāng)上述晶體管的尺寸增大時(shí)，在驅(qū)動(dòng)電路中用作晶體管的柵電極的布線的面積由 于布局的關(guān)系而增大。因此，容易產(chǎn)生所謂的天線效果，即在干蝕刻等的使用等離子體的制 造工序中電荷積累在布線中的現(xiàn)象，并且因積累在布線中的上述電荷被釋放而產(chǎn)生布線的 靜電損壞的概率增高。
特別是，有具有非晶硅或氧化物半導(dǎo)體的晶體管的導(dǎo)通電流與使用多晶硅或單晶 硅的晶體管相比小的趨勢(shì)。當(dāng)使用具有非晶硅或氧化物半導(dǎo)體的晶體管時(shí)，在工藝上能夠 進(jìn)行面板的大型化，但是為了滿足驅(qū)動(dòng)電路的電流供應(yīng)能力，需要設(shè)計(jì)更大尺寸的晶體管。 因此，布線的面積的增大所引起的布線的靜電損壞的概率增高，所以容易降低成品率。發(fā)明內(nèi)容
根據(jù)上述技術(shù)背景，本發(fā)明的課題之一是提供一種能夠防止靜電損壞所引起的成 品率的降低的半導(dǎo)體裝置。
在本發(fā)明的一個(gè)方式中，為了防止因天線效果而電荷積累在導(dǎo)電膜中，將用作多 個(gè)晶體管的柵電極的一個(gè)導(dǎo)電膜分割為多個(gè)。上述被分割的導(dǎo)電膜離開(kāi)。而且，由與上述 被分割的導(dǎo)電膜不同的導(dǎo)電膜使上述被分割的導(dǎo)電膜彼此電連接。上述多個(gè)晶體管包括驅(qū) 動(dòng)電路的輸出一側(cè)的晶體管。
或者，在本發(fā)明的一個(gè)方式中，將用來(lái)選擇多個(gè)像素的信號(hào)供應(yīng)到掃描線的掃描 線驅(qū)動(dòng)電路包括生成上述信號(hào)的移位寄存器，并且將在上述移位寄存器中用作多個(gè)晶體管的柵電極的一個(gè)導(dǎo)電膜分割為多個(gè)。上述被分割的導(dǎo)電膜離開(kāi)。而且，由與上述被分割的 導(dǎo)電膜不同的導(dǎo)電膜使上述被分割的導(dǎo)電膜彼此電連接。上述多個(gè)晶體管包括移位寄存器 的輸出一側(cè)的晶體管。
與上述被分割的導(dǎo)電膜不同的導(dǎo)電膜也可以設(shè)置在與上述被分割的導(dǎo)電膜不同 的層中。而且，形成在與上述被分割的導(dǎo)電膜不同的層中的導(dǎo)電膜也可以形成在與上述多 個(gè)晶體管的源電極及漏電極相同的層中。
另外，在本發(fā)明的一個(gè)方式中，上述多個(gè)晶體管也可以在活性層中包括非晶硅或 氧化物半導(dǎo)體。
在本發(fā)明的一個(gè)方式中，通過(guò)由形成在不同的層中的導(dǎo)電膜使用作柵電極的多個(gè) 導(dǎo)電膜彼此電連接，與將一個(gè)導(dǎo)電膜用作多個(gè)柵電極的情況相比可以將用作柵電極的各導(dǎo) 電膜的面積抑制為小。由此，即使因面板的大型化而位于驅(qū)動(dòng)電路的輸出一側(cè)的晶體管的 尺寸增大，也可以將用作上述晶體管的柵電極的導(dǎo)電膜的面積抑制為小，因此可以在通過(guò) 蝕刻形成柵電極的工序等使用等離子體的制造工序中防止天線效果所引起的上述導(dǎo)電膜 的靜電損壞。
具體而言，根據(jù)本發(fā)明的一個(gè)方式的半導(dǎo)體裝置包括對(duì)多個(gè)像素供應(yīng)信號(hào)的驅(qū)動(dòng) 電路。上述驅(qū)動(dòng)電路包括多個(gè)晶體管，并且在上述多個(gè)晶體管中，信號(hào)輸出一側(cè)的至少一個(gè) 晶體管的柵電極和上述輸出一側(cè)的晶體管之外的至少一個(gè)晶體管的柵電極由與柵電極不 同的導(dǎo)電膜電連接。
在根據(jù)本發(fā)明的一個(gè)方式的半導(dǎo)體裝置中，通過(guò)采用上述結(jié)構(gòu)可以防止靜電損壞 所引起的成品率的降低。


圖1是示出本發(fā)明的半導(dǎo)體裝置的結(jié)構(gòu)的圖2A至2C是晶體管的俯視圖及截面圖3A至3C是晶體管的俯視圖及截面圖4是示出本發(fā)明的半導(dǎo)體裝置的結(jié)構(gòu)的電路圖5是示出移位寄存器的結(jié)構(gòu)的圖6是示出脈沖輸出電路的工作的時(shí)序圖7是示意性地示出第j脈沖產(chǎn)生電路的圖8A和8B是示出脈沖產(chǎn)生電路的結(jié)構(gòu)的圖9A和9B是示出脈沖產(chǎn)生電路的結(jié)構(gòu)的圖10是示出脈沖產(chǎn)生電路的結(jié)構(gòu)的圖11是驅(qū)動(dòng)電路和像素的截面圖12是示出面板的結(jié)構(gòu)的圖13A至13E是電子設(shè)備的圖。
具體實(shí)施方式
下面，參照附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行詳細(xì)說(shuō)明。但是，本發(fā)明不局限于以下說(shuō) 明，而所屬技術(shù)領(lǐng)域的普通技術(shù)人員可以很容易地理解一個(gè)事實(shí)就是其方式及詳細(xì)內(nèi)容在不脫離本發(fā)明的宗旨及其范圍的情況下可以被變換為各種各樣的形式。因此，本發(fā)明不應(yīng)該被解釋為僅局限在以下所示的實(shí)施方式所記載的內(nèi)容中。
注意，在本發(fā)明的范疇內(nèi)包括使用晶體管的所有半導(dǎo)體裝置諸如集成電路、RF 標(biāo)簽、半導(dǎo)體顯示裝置等。此外，在集成電路的范疇內(nèi)包括含有微處理器、圖像處理電路、 DSP (Digital Signal Processor :數(shù)字信號(hào)處理器)或微控制器等的LSI (Large Scale Integrated Circuit :大規(guī)模集成電路)以及可編程邏輯器件(PLD programmable Logic Device)諸如FPGA(Field Programmable Gate Array :現(xiàn)場(chǎng)可編程門(mén)陣列)和CPLD(Complex PLD :復(fù)雜可編程邏輯器件)。此外，在半導(dǎo)體顯示裝置的范疇內(nèi)包括其中含有半導(dǎo)體膜的電路元件被包括在驅(qū)動(dòng)電路中的半導(dǎo)體顯示裝置諸如液晶顯示裝置、在每個(gè)像素中具備以有機(jī)發(fā)光元件(OLED)為典型的發(fā)光元件的發(fā)光裝置、電子紙、DMD (Digital Micromirror Device :數(shù)字微鏡裝置)、PDP (Plasma Display Panel :等離子體顯示面板)、FED (Field Emission Display :場(chǎng)致發(fā)射顯示器)等。
注意，在本說(shuō)明書(shū)中半導(dǎo)體顯示裝置在其范疇內(nèi)包括在其各像素中形成有液晶元件或發(fā)光元件等的顯示元件的面板；以及該面板安裝有包括控制器的IC等的模塊。
實(shí)施方式1
圖1示出根據(jù)本發(fā)明的一個(gè)方式的半導(dǎo)體裝置的電路結(jié)構(gòu)的一個(gè)例子。圖1所示的半導(dǎo)體裝置100包括至少含有晶體管101及晶體管102的多個(gè)晶體管。
通過(guò)布線105及布線106對(duì)半導(dǎo)體裝置100供應(yīng)高電平的電位VH或低電平的電位VL。在圖1中例示如下情況，即通過(guò)布線105對(duì)半導(dǎo)體裝置100供應(yīng)電位VH，而通過(guò)布線106對(duì)半導(dǎo)體裝置100供應(yīng)電位VL。此外，通過(guò)布線103對(duì)半導(dǎo)體裝置100供應(yīng)輸入信號(hào)的電位Vin。在半導(dǎo)體裝置100中，包括晶體管101及晶體管102的多個(gè)晶體管根據(jù)電位Vin進(jìn)行開(kāi)關(guān)。而且，通過(guò)進(jìn)行上述開(kāi)關(guān)，電位VH和電位VL中的一方被選擇，并且通過(guò)布線104從半導(dǎo)體裝置100輸出被選擇的電位作為輸出信號(hào)的電位Vout。
在晶體管102中，其源極端子和漏極端子中的一方與布線104連接。也就是說(shuō)，晶體管102位于半導(dǎo)體裝置100的輸出一側(cè)并具有控制對(duì)布線104的電位Vout的輸出的功能。而且，在本發(fā)明的一個(gè)方式中，晶體管101的柵電極(表示為G)和晶體管102的柵電極 (表示為G)通過(guò)與上述柵電極不同的布線107電連接。
注意，在本說(shuō)明書(shū)中，在沒(méi)有特別的說(shuō)明的情況下“連接”是指電連接和直接連接的雙方并相當(dāng)于能夠供應(yīng)或傳送電流、電壓或電位的狀態(tài)。因此，“連接狀態(tài)”不一定必須是指直接連接的狀態(tài)，而在“連接狀態(tài)”的范疇內(nèi)還包括以能夠供應(yīng)或傳送電流、電壓或電位的方式通過(guò)布線、導(dǎo)電膜、電阻器、二極管、晶體管等的元件間接連接的狀態(tài)。
另外，“晶體管的源極端子”是指相當(dāng)于活性層的一部分的源區(qū)域或與活性層連接的源電極。同樣地，“晶體管的漏極端子”是指活性層的一部分的漏區(qū)域或與活性層連接的漏電極。
晶體管所具有的源極端子和漏極端子的名稱根據(jù)晶體管的極性及供應(yīng)到各電極的電位的高低互相調(diào)換。一般而言，在η溝道型晶體管中，將被供應(yīng)低電位的電極稱為源極端子，而將被供應(yīng)高電位的電極稱為漏極端子。另外，在P溝道型晶體管中，將被供應(yīng)低電位的電極稱為漏極端子，而將被供應(yīng)高電位的電極稱為源極端子。在本說(shuō)明書(shū)中，為方便起見(jiàn)在一些情況下假定源極端子和漏極端子是固定的來(lái)說(shuō)明晶體管的連接關(guān)系，但是實(shí)際上，源極端子和漏極端子的名稱根據(jù)上述電位關(guān)系而相互調(diào)換。
另外，當(dāng)對(duì)與多個(gè)像素連接的被稱為總線的負(fù)荷大的布線諸如掃描線或信號(hào)線等 供應(yīng)從半導(dǎo)體裝置100輸出的電位Vout時(shí)，控制上述電位Vout的輸出的晶體管102被要 求大電流供應(yīng)能力。因此，優(yōu)選以將該晶體管102的溝道寬度W的值設(shè)定為比晶體管101 的溝道寬度W的值大的方式進(jìn)行設(shè)計(jì)。
圖2A示出圖1所示的晶體管101及晶體管102的俯視圖作為一個(gè)例子。但是，為 了明確地表示晶體管101及晶體管102的布局，在圖2A中示出省略柵極絕緣膜111的俯視 圖。此外，圖2B示出圖2A所示的晶體管102的沿著點(diǎn)劃線A1-A2的截面圖的一個(gè)例子。
在圖2A中，晶體管101包括用作柵電極的導(dǎo)電膜110 ;導(dǎo)電膜110上的柵極絕緣 膜111 ;在柵極絕緣膜111上設(shè)置在與導(dǎo)電膜110重疊的位置上的半導(dǎo)體膜112 ;以及半導(dǎo) 體膜112上的用作源電極或漏電極的導(dǎo)電膜113及導(dǎo)電膜114。
此外，在圖2A和2B中，晶體管102包括用作柵電極的導(dǎo)電膜115 ;導(dǎo)電膜115 上的柵極絕緣膜111 ;在柵極絕緣膜111上設(shè)置在與導(dǎo)電膜115重疊的位置上的半導(dǎo)體膜 116 ;以及半導(dǎo)體膜116上的用作源電極或漏電極的導(dǎo)電膜117及導(dǎo)電膜118。
而且，在本發(fā)明的一個(gè)方式中，位于輸出一側(cè)的晶體管102的電流供應(yīng)能力比晶 體管101的電流供應(yīng)能力高。因此，在本發(fā)明的一個(gè)方式中，如圖2A所示，優(yōu)選以將晶體管 102的溝道長(zhǎng)度Lltl2與溝道寬度Wltl2之間的比例設(shè)定為比晶體管101的溝道長(zhǎng)度Lltll與溝 道寬度W皿之間的比例大的方式進(jìn)行設(shè)計(jì)。具體而言，溝道長(zhǎng)度Lltl2與溝道寬度Wltl2之間的 比例優(yōu)選為溝道長(zhǎng)度L皿與溝道寬度Wltll之間的比例的兩倍以上，更優(yōu)選為三倍以上。
此外，導(dǎo)電膜110和導(dǎo)電膜115離開(kāi)。注意，在本說(shuō)明書(shū)中，離開(kāi)是指物理性地分離 存在的情況。而且，在圖2A和2B中，導(dǎo)電膜110和導(dǎo)電膜115通過(guò)用作布線的導(dǎo)電膜119 電連接。具體而言，導(dǎo)電膜110和導(dǎo)電膜115通過(guò)形成在柵極絕緣膜111中的開(kāi)口部120 及開(kāi)口部121與導(dǎo)電膜119連接。
此外，圖2A和2B所示的導(dǎo)電膜110和導(dǎo)電膜115可以通過(guò)利用蝕刻等將形成在絕 緣表面上的一個(gè)導(dǎo)電膜加工為所希望的形狀來(lái)形成。并且，導(dǎo)電膜113及導(dǎo)電膜114、導(dǎo)電 膜117及導(dǎo)電膜118和導(dǎo)電膜119可以通過(guò)利用蝕刻等將以覆蓋開(kāi)口部120及開(kāi)口部121 的方式形成在柵極絕緣膜111上的一個(gè)導(dǎo)電膜加工為所希望的形狀來(lái)形成。也就是說(shuō)，導(dǎo) 電膜119形成在與導(dǎo)電膜110及導(dǎo)電膜115不同的層中。
如圖2A和2B所示，在本發(fā)明的一個(gè)方式中，由形成在與導(dǎo)電膜110及導(dǎo)電膜115 不同的層中的導(dǎo)電膜119使用作柵電極的導(dǎo)電膜110和導(dǎo)電膜115電連接。
作為比較例子，圖2C示出圖1所示的晶體管101及晶體管102的俯視圖的另一個(gè) 例子。但是，在圖2C中，為了明確地表示晶體管101及晶體管102的布局，示出省略柵極絕 緣膜的俯視圖。
在圖2C中，晶體管101包括用作柵電極的導(dǎo)電膜122 ;導(dǎo)電膜122上的柵極絕緣 膜；在柵極絕緣膜上設(shè)置在與導(dǎo)電膜122重疊的位置上的半導(dǎo)體膜123 ;以及半導(dǎo)體膜123 上的用作源電極或漏電極的導(dǎo)電膜124及導(dǎo)電膜125。
此外，在圖2C中，晶體管102包括用作柵電極的導(dǎo)電膜122 ;導(dǎo)電膜122上的柵 極絕緣膜；在柵極絕緣膜上設(shè)置在與導(dǎo)電膜122重疊的位置上的半導(dǎo)體膜126 ;以及半導(dǎo)體 膜126上的用作源電極或漏電極的導(dǎo)電膜127及導(dǎo)電膜128。
換言之，在圖2C中，晶體管101和晶體管102共同使用導(dǎo)電膜122，并且導(dǎo)電膜122 用作晶體管101的柵電極及晶體管102的柵電極。因此，在圖2C中，用作柵電極的導(dǎo)電膜 122的面積比在圖2A和2B中用作柵電極的導(dǎo)電膜110的面積及導(dǎo)電膜115的面積大。
由此，因?yàn)樵诒景l(fā)明的一個(gè)方式中，可以將用作柵電極的導(dǎo)電膜110的面積及導(dǎo) 電膜115的面積抑制為比比較例子的導(dǎo)電膜122的面積小，所以當(dāng)利用蝕刻制造導(dǎo)電膜110 及導(dǎo)電膜115時(shí)，可以將分別積累在導(dǎo)電膜110及導(dǎo)電膜115中的電荷量抑制為小，即，減 少天線效果。因此，在本發(fā)明的一個(gè)方式中，當(dāng)利用蝕刻制造導(dǎo)電膜110及導(dǎo)電膜115時(shí)， 與比較例子相比，可以不容易產(chǎn)生上述電荷的釋放所引起的導(dǎo)電膜110及導(dǎo)電膜115的靜 電損壞。
此外，在本發(fā)明的一個(gè)方式中，當(dāng)利用蝕刻制造導(dǎo)電膜110及導(dǎo)電膜115上的半導(dǎo) 體膜112及半導(dǎo)體膜116時(shí)，也可以不容易產(chǎn)生天線效果所引起的導(dǎo)電膜110及導(dǎo)電膜115 的靜電損壞。
接著，圖3A示出圖1所示的晶體管101及晶體管102的俯視圖的一個(gè)例子,該俯視 圖與圖2A所示的俯視圖不同。但是，在圖3A中，為了明確地表示晶體管101及晶體管102 的布局，示出省略柵極絕緣膜211的俯視圖。此外，圖3B示出圖3A所示的晶體管102的沿 著點(diǎn)劃線B1-B2的截面圖的一個(gè)例子。
在圖3A中，晶體管101包括用作源電極或漏電極的導(dǎo)電膜213及導(dǎo)電膜214 ;導(dǎo) 電膜213及導(dǎo)電膜214上的半導(dǎo)體膜212 ;半導(dǎo)體膜212上的柵極絕緣膜211 ;以及在柵極 絕緣膜211上設(shè)置在與半導(dǎo)體膜212重疊的位置上的用作柵電極的導(dǎo)電膜210。
此外，在圖3A和3B中，晶體管102包括用作源電極或漏電極的導(dǎo)電膜217及導(dǎo) 電膜218 ;導(dǎo)電膜217及導(dǎo)電膜218上的半導(dǎo)體膜216 ;半導(dǎo)體膜216上的柵極絕緣膜211 ； 以及在柵極絕緣膜211上設(shè)置在與半導(dǎo)體膜216重疊的位置上的用作柵電極的導(dǎo)電膜215。
而且，在本發(fā)明的一個(gè)方式中，位于輸出一側(cè)的晶體管102的電流供應(yīng)能力比晶 體管101的電流供應(yīng)能力高。因此，在本發(fā)明的一個(gè)方式中，如圖3A所示，優(yōu)選以將晶體管 102的溝道長(zhǎng)度Lltl2與溝道寬度Wltl2之間的比例設(shè)定為比晶體管101的溝道長(zhǎng)度Lltll與溝 道寬度W皿之間的比例大的方式進(jìn)行設(shè)計(jì)。具體而言，溝道長(zhǎng)度Lltl2與溝道寬度Wltl2之間的 比例優(yōu)選為溝道長(zhǎng)度L皿與溝道寬度Wltll之間的比例的兩倍以上，更優(yōu)選為三倍以上。
此外，導(dǎo)電膜210和導(dǎo)電膜215離開(kāi)。而且，在圖3A及3B中，導(dǎo)電膜210和導(dǎo)電 膜215通過(guò)用作布線的導(dǎo)電膜219電連接。具體而言，導(dǎo)電膜210和導(dǎo)電膜215通過(guò)形成 在柵極絕緣膜211中的開(kāi)口部220及開(kāi)口部221與導(dǎo)電膜219連接。
此外，圖3A和3B所示的導(dǎo)電膜210和導(dǎo)電膜215可以通過(guò)利用蝕刻等將以覆蓋開(kāi) 口部220及開(kāi)口部221的方式形成在柵極絕緣膜211上的一個(gè)導(dǎo)電膜加工為所希望的形狀 來(lái)形成。并且，導(dǎo)電膜213及導(dǎo)電膜214、導(dǎo)電膜217及導(dǎo)電膜218以及導(dǎo)電膜219可以通 過(guò)利用蝕刻等將形成在絕緣表面上的一個(gè)導(dǎo)電膜加工為所希望的形狀來(lái)形成。也就是說(shuō)， 導(dǎo)電膜219形成在與導(dǎo)電膜210及導(dǎo)電膜215不同的層中。
如圖3A和3B所示，在本發(fā)明的一個(gè)方式中，由形成在與導(dǎo)電膜210及導(dǎo)電膜215 不同的層中的導(dǎo)電膜219使用作柵電極的導(dǎo)電膜210和導(dǎo)電膜215電連接。
作為比較例子，圖3C示出圖1所示的晶體管101及晶體管102的俯視圖的另一個(gè) 例子。但是，在圖3C中，為了明確地表示晶體管101及晶體管102的布局，示出省略柵極絕緣膜的俯視圖。
在圖3C中，晶體管101包括用作源電極或漏電極的導(dǎo)電膜224及導(dǎo)電膜225 ;導(dǎo)電膜224及導(dǎo)電膜225上的半導(dǎo)體膜223 ;半導(dǎo)體膜223上的柵極絕緣膜；以及在柵極絕緣膜上設(shè)置在與半導(dǎo)體膜223重疊的位置上的用作柵電極的導(dǎo)電膜222。
此外，在圖3C中，晶體管102包括用作源電極或漏電極的導(dǎo)電膜227及導(dǎo)電膜 228 ;導(dǎo)電膜227及導(dǎo)電膜228上的半導(dǎo)體膜226 ;半導(dǎo)體膜226上的柵極絕緣膜；以及在柵極絕緣膜上設(shè)置在與半導(dǎo)體膜226重疊的位置上的用作柵電極的導(dǎo)電膜222。
換言之，在圖3C中，晶體管101和晶體管102共同使用導(dǎo)電膜222，并且導(dǎo)電膜222 用作晶體管101的柵電極及晶體管102的柵電極。因此，在圖3C中，用作柵電極的導(dǎo)電膜 222的面積比在圖3A和3B中用作柵電極的導(dǎo)電膜210的面積及導(dǎo)電膜215的面積大。
由此，因?yàn)樵诒景l(fā)明的一個(gè)方式中，可以將用作柵電極的導(dǎo)電膜210的面積及導(dǎo)電膜215的面積抑制為比比較例子的導(dǎo)電膜222的面積小，所以當(dāng)利用蝕刻制造導(dǎo)電膜210 及導(dǎo)電膜215時(shí)，可以將分別積累在導(dǎo)電膜210及導(dǎo)電膜215中的電荷量抑制為小，S卩，減少天線效果。因此，在本發(fā)明的一個(gè)方式中，當(dāng)利用蝕刻制造導(dǎo)電膜210及導(dǎo)電膜215時(shí)， 與比較例子相比，可以不容易產(chǎn)生上述電荷的釋放所引起的導(dǎo)電膜210及導(dǎo)電膜215的靜電損壞。
此外，在本發(fā)明的一個(gè)方式中，當(dāng)通過(guò)蝕刻將導(dǎo)電膜210及導(dǎo)電膜215上的各種導(dǎo)電膜加工為所希望的形狀時(shí)，也可以不容易產(chǎn)生天線效果所引起的導(dǎo)電膜210及導(dǎo)電膜 215的靜電損壞。
接著，說(shuō)明根據(jù)本發(fā)明的一個(gè)方式的半導(dǎo)體裝置中之一的脈沖產(chǎn)生電路的結(jié)構(gòu)。 圖4示出根據(jù)本發(fā)明的一個(gè)方式的半導(dǎo)體裝置所具有的脈沖產(chǎn)生電路的一個(gè)例子。
圖4所示的脈沖產(chǎn)生電路300包括晶體管301至晶體管315以及電容元件316。 晶體管302相當(dāng)于圖1所示的晶體管101。晶體管309、晶體管312或晶體管315相當(dāng)于圖1所示的晶體管102。此外，脈沖產(chǎn)生電路300具有從布線317至布線326供應(yīng)各種電位且對(duì)布線327至布線329輸出電位的結(jié)構(gòu)。
通過(guò)使多級(jí)的上述脈·沖產(chǎn)生電路300連接，可以構(gòu)成移位寄存器。
具體而言，當(dāng)晶體管301至晶體管315是η溝道型時(shí)，對(duì)布線317供應(yīng)高電平的電位VDD，對(duì)布線318供應(yīng)低電平的電位VSS，并且對(duì)布線326供應(yīng)低電平的電位VEE。電位 VEE優(yōu)選與電位VSS相同或高于電位VSS。此外，對(duì)布線319供應(yīng)電位LIN，對(duì)布線320供應(yīng)電位INRES，對(duì)布線321供應(yīng)電位CLK2，對(duì)布線322供應(yīng)電位RIN，對(duì)布線323供應(yīng)電位 CLKl，對(duì)布線324供應(yīng)電位PWC2，并且對(duì)布線325供應(yīng)電位PWCl。
此外，從脈沖產(chǎn)生電路300輸出的電位GOUTl被供應(yīng)到布線327。從脈沖產(chǎn)生電路 300輸出的電位G0UT2被供應(yīng)到布線328。從脈沖產(chǎn)生電路300輸出的電位SROUT被供應(yīng)到布線329。
電位LIN、電位RIN、電位CLK2以及電位INRES相當(dāng)于圖1所示的半導(dǎo)體裝置100 中的電位Vin。電位G0UT1、電位G0UT2以及電位SROUT相當(dāng)于圖1所示的半導(dǎo)體裝置100 中的電位Vout。電位VSS、電位VEE、電位PWCl、電位PWC2以及電位CLKl相當(dāng)于圖1所示的半導(dǎo)體裝置100中的電位VH或電位VL。
具體而言，晶體管301的柵電極與布線319連接。此外，晶體管301的源極端子和漏極端子中的一方與布線317連接，另一方與晶體管302的源極端子和漏極端子中的一方 連接。晶體管302的柵電極與晶體管315的柵電極連接。此外，晶體管302的源極端子和 漏極端子中的另一方與布線318連接。晶體管303的柵電極與布線320連接。此外，晶體 管303的源極端子和漏極端子中的一方與布線317連接，另一方與晶體管302的柵電極連 接。晶體管304的柵電極與布線321連接。此外，晶體管304的源極端子和漏極端子中的 一方與布線317連接，另一方與晶體管302的柵電極連接。晶體管305的柵電極與布線322 連接。此外，晶體管305的源極端子和漏極端子中的一方與布線317連接，另一方與晶體管 302的柵電極連接。晶體管306的柵電極與布線319連接。此外，晶體管306的源極端子和 漏極端子中的一方與晶體管302的柵電極連接，另一方與布線318連接。晶體管307的柵 電極與布線317連接。此外，晶體管307的源極端子和漏極端子中的一方與晶體管301的 源極端子和漏極端子中的另一方連接，另一方與晶體管308的柵電極連接。晶體管308的 源極端子和漏極端子中的一方與布線323連接，另一方與布線329連接。晶體管309的柵 電極與晶體管302的柵電極連接。此外，晶體管309的源極端子和漏極端子中的一方與布 線329連接，另一方與布線318連接。晶體管310的柵電極與布線317連接。此外，晶體管 310的源極端子和漏極端子中的一方與晶體管301的源極端子和漏極端子中的另一方，另 一方與晶體管311的柵電極連接。晶體管311的源極端子和漏極端子中的一方與布線324 連接，另一方與布線328連接。晶體管312的柵電極與晶體管302的柵電極連接。此外，晶 體管312的源極端子和漏極端子中的一方與布線328連接，另一方與布線318連接。晶體 管313的柵電極與布線317連接。此外，晶體管313的源極端子和漏極端子中的一方與晶 體管301的源極端子和漏極端子中的另一方，另一方與晶體管314的柵電極連接。晶體管 314的源極端子和漏極端子中的一方與布線325連接，另一方與布線327連接。晶體管315 的源極端子和漏極端子中的一方與布線327連接，另一方與布線326連接。電容元件316 的一方電極與晶體管302的柵電極電連接，另一方電極與布線318連接。
另外，在圖4中，輸出一側(cè)的晶體管315的源極端子和漏極端子中的另一方與布線 326連接，但是本發(fā)明不局限于此。也可以輸出一側(cè)的晶體管315的源極端子和漏極端子中 的另一方與布線318連接。然而，因?yàn)檩敵鲆粋?cè)的晶體管315的尺寸大，所以當(dāng)晶體管315 是常導(dǎo)通晶體管時(shí)，在漏電流比其他晶體管大。因此，當(dāng)晶體管315是常導(dǎo)通晶體管時(shí)，在 晶體管315的源極端子和漏極端子中的另一方與布線318連接的情況下容易發(fā)生布線318 的電位因上述漏電流而上升，輸出電位的電位GOUTl的振幅變小的現(xiàn)象。但是，當(dāng)如圖4所 示，輸出一側(cè)的晶體管315的源極端子和漏極端子中的另一方與布線326連接，而不與布線 318連接時(shí)，即使因晶體管315是常導(dǎo)通晶體管而布線326的電位上升，用來(lái)對(duì)該晶體管的 柵電極供應(yīng)電位的布線318的電位與布線326的電位的上升也沒(méi)有關(guān)系。由此，當(dāng)因晶體 管315的漏電流而布線326的電位上升時(shí)，晶體管315的柵極電壓靠近于負(fù)值的閾值電壓， 所以即使晶體管315是常導(dǎo)通晶體管也可以使它截止。
在本發(fā)明的一個(gè)方式中，相當(dāng)于輸出一側(cè)的晶體管的晶體管309、晶體管312和晶 體管315中的至少一個(gè)的柵電極與晶體管302的柵電極通過(guò)與上述柵電極不同的導(dǎo)電膜電 連接。通過(guò)采用上述結(jié)構(gòu)，與晶體管309、晶體管312、晶體管315以及晶體管302的柵電極 都由一個(gè)導(dǎo)電膜構(gòu)成的情況相比，可以將用作柵電極的各導(dǎo)電膜的面積抑制為小。因此，也 可以不容易產(chǎn)生天線效果所引起的用作柵電極的導(dǎo)電膜的靜電損壞。
另外，本發(fā)明的一個(gè)方式不局限于用作柵電極的兩個(gè)導(dǎo)電膜通過(guò)與上述兩個(gè)導(dǎo)電 膜不同的一個(gè)導(dǎo)電膜電連接的結(jié)構(gòu)。例如，也可以用作柵電極的兩個(gè)導(dǎo)電膜通過(guò)與上述兩 個(gè)導(dǎo)電膜不同的多個(gè)導(dǎo)電膜電連接。在此情況下，上述多個(gè)導(dǎo)電膜中的至少一個(gè)形成在與 用作柵電極的兩個(gè)導(dǎo)電膜不同的層中。
此外，本發(fā)明的一個(gè)方式不局限于在用作柵電極的多個(gè)導(dǎo)電膜和用來(lái)使上述多個(gè) 導(dǎo)電膜電連接的導(dǎo)電膜之間設(shè)置有絕緣膜的結(jié)構(gòu)。在本發(fā)明的一個(gè)方式中，可以在不同的 工序中制造用作柵電極的多個(gè)導(dǎo)電膜和用來(lái)使上述多個(gè)導(dǎo)電膜電連接的導(dǎo)電膜。由此，也 可以不在用作柵電極的多個(gè)導(dǎo)電膜和用來(lái)使上述多個(gè)導(dǎo)電膜電連接的導(dǎo)電膜之間形成絕緣膜。
實(shí)施方式2
在本實(shí)施方式中，說(shuō)明使多級(jí)的圖4所示的脈沖產(chǎn)生電路300連接來(lái)構(gòu)成的移位寄存器。
圖5所示的移位寄存器包括脈沖產(chǎn)生電路300_1至脈沖產(chǎn)生電路300_y (y是自 然數(shù))以及虛擬脈沖產(chǎn)生電路300_d。脈沖產(chǎn)生電路300_1至脈沖產(chǎn)生電路300_y分別具 有與圖4所示的脈沖產(chǎn)生電路300相同的結(jié)構(gòu)。此外，脈沖產(chǎn)生電路300_d的結(jié)構(gòu)與圖4 所示的脈沖產(chǎn)生電路300的結(jié)構(gòu)不同之處是不與被供應(yīng)電位RIN的布線322連接以及沒(méi)有 晶體管305。
此外，圖7示意性地示出在圖5所示的移位寄存器中與脈沖產(chǎn)生電路300_j (j是 y以下的自然數(shù))連接的布線319至布線325以及布線327至布線329的位置。由圖5及 圖7可知，對(duì)脈沖產(chǎn)生電路300_j的布線319供應(yīng)從前級(jí)的脈沖產(chǎn)生電路300J-1的布線 329輸出的電位SROUTj-1作為電位LIN。但是，對(duì)第一級(jí)脈沖產(chǎn)生電路3001的布線319供 應(yīng)起始脈沖信號(hào)GSP的電位。
此外，對(duì)與脈沖產(chǎn)生電路300_j連接的布線322供應(yīng)從后一級(jí)的脈沖產(chǎn)生電路 300J+1的布線329輸出的電位SROUTj+Ι作為電位RIN。但是，對(duì)第y級(jí)脈沖產(chǎn)生電路300_ I的布線322供應(yīng)從脈沖產(chǎn)生電路300_d的布線329輸出的SROUTd作為電位RIN。
對(duì)布線321及布線323分別供應(yīng)時(shí)鐘信號(hào)GCKl至?xí)r鐘信號(hào)GCK4中的任何兩個(gè)時(shí) 鐘信號(hào)的電位。具體而言，在脈沖產(chǎn)生電路300_4m+l中，對(duì)布線323供應(yīng)時(shí)鐘信號(hào)GCKl的 電位作為電位CLK1，并且對(duì)布線321供應(yīng)時(shí)鐘信號(hào)GCK2的電位作為電位CLK2。在脈沖產(chǎn) 生電路300_4m+2中，對(duì)布線323供應(yīng)時(shí)鐘信號(hào)GCK2的電位作為電位CLKl，并且對(duì)布線321 供應(yīng)時(shí)鐘信號(hào)GCK3的電位作為電位CLK2。在脈沖產(chǎn)生電路300_4m+3中，對(duì)布線323供應(yīng) 時(shí)鐘信號(hào)GCK3的電位作為電位CLKl，并且對(duì)布線321供應(yīng)時(shí)鐘信號(hào)GCK4的電位作為電位 CLK2。在脈沖產(chǎn)生電路300_4m+4中，對(duì)布線323供應(yīng)時(shí)鐘信號(hào)GCK4的電位作為電位CLKl， 并且對(duì)布線321供應(yīng)時(shí)鐘信號(hào)GCKl的電位作為電位CLK2。在脈沖產(chǎn)生電路300_d中，對(duì)布 線323供應(yīng)時(shí)鐘信號(hào)GCKl的電位作為電位CLKl，并且對(duì)布線321供應(yīng)時(shí)鐘信號(hào)GCK2的電 位作為電位CLK2。但是，m是任意整數(shù)，其滿足脈沖產(chǎn)生電路300的總數(shù)是y的條件。
此外，對(duì)布線324及布線325分別供應(yīng)脈沖寬度控制信號(hào)PWCA至脈沖寬度控制信 號(hào)PWCD和脈沖寬度控制信號(hào)PWCa至脈沖寬度控制信號(hào)PWCd中的任何兩個(gè)脈沖寬度控制 信號(hào)的電位。具體而言，在脈沖產(chǎn)生電路300_4m+l中，對(duì)布線325供應(yīng)脈沖寬度控制信號(hào) PWCa的電位作為電位PWCl，并且對(duì)布線324供應(yīng)脈沖寬度控制信號(hào)PWCA的電位作為電位PWC2。在脈沖產(chǎn)生電路300_4m+2中，對(duì)布線325供應(yīng)脈沖寬度控制信號(hào)PWCb的電位作為 電位PWCl，并且對(duì)布線324供應(yīng)脈沖寬度控制信號(hào)PWCB的電位作為電位PWC2。在脈沖產(chǎn) 生電路300_4m+3中，對(duì)布線325供應(yīng)脈沖寬度控制信號(hào)PWCc的電位作為電位PWCl，并且 對(duì)布線324供應(yīng)脈沖寬度控制信號(hào)PWCC的電位作為電位PWC2。在脈沖產(chǎn)生電路300_4m+4 中，對(duì)布線325供應(yīng)脈沖寬度控制信號(hào)PWCd的電位作為電位PWCl，并且對(duì)布線324供應(yīng)脈 沖寬度控制信號(hào)PWCD的電位作為電位PWC2。在脈沖產(chǎn)生電路300_d中，對(duì)布線325供應(yīng)脈 沖寬度控制信號(hào)PWCa的電位作為電位PWC1，并且對(duì)布線324供應(yīng)脈沖寬度控制信號(hào)PWCA 的電位作為電位PWC2。
與脈沖產(chǎn)生電路300J連接的布線327的電位GOUTl被供應(yīng)到掃描線GLaj。
與脈沖產(chǎn)生電路300_j連接的布線329的電位SROUTJ的極性由反相器351_j 反轉(zhuǎn)而供應(yīng)到掃描線GLbj。具體而言，反相器351_4m+l輸入有時(shí)鐘信號(hào)GCK2，并且當(dāng)時(shí) 鐘信號(hào)GCK2的電位是低電平時(shí)，使電位SR0UT_4m+l的極性反轉(zhuǎn)而供應(yīng)到掃描線GLb4m+l。 反相器351_4m+2輸入有時(shí)鐘信號(hào)GCK3，并且當(dāng)時(shí)鐘信號(hào)GCK3的電位是低電平時(shí)，使電位 SR0UT_4m+2的極性反轉(zhuǎn)而供應(yīng)到掃描線GLb4m+2。反相器351_4m+3輸入有時(shí)鐘信號(hào)GCK4， 并且當(dāng)時(shí)鐘信號(hào)GCK4的電位是低電平時(shí)，使電位SR0UT_4m+3的極性反轉(zhuǎn)而供應(yīng)到掃描線 GLb4m+3。反相器351_4m+4輸入有時(shí)鐘信號(hào)GCK1，并且當(dāng)時(shí)鐘信號(hào)GCKl的電位是低電平 時(shí)，使電位SR0UT_4m+4的極性反轉(zhuǎn)而供應(yīng)到掃描線GLb4m+4。反相器351_d輸入有時(shí)鐘信 號(hào)GCK2，并且當(dāng)時(shí)鐘信號(hào)GCK2的電位是低電平時(shí)，使電位SR0UT_d的極性反轉(zhuǎn)而供應(yīng)到掃 描線GLbcL
此外，與脈沖產(chǎn)生電路300_j連接的布線328的電位G0UT2的極性由反相器350_ j反轉(zhuǎn)而供應(yīng)到掃描線GLcj。具體而言，反相器350_4m+l輸入有時(shí)鐘信號(hào)GCK2，并且當(dāng)時(shí) 鐘信號(hào)GCK2的電位是低電平時(shí)，使電位G0UT2的極性反轉(zhuǎn)而供應(yīng)到掃描線GLc4m+l。反相 器350_4m+2輸入有時(shí)鐘信號(hào)GCK3，并且當(dāng)時(shí)鐘信號(hào)GCK3的電位是低電平時(shí)，使電位G0UT2 的極性反轉(zhuǎn)而供應(yīng)到掃描線GLc4m+2。反相器350_4m+3輸入有時(shí)鐘信號(hào)GCK4，并且當(dāng)時(shí)鐘 信號(hào)GCK4的電位是低電平時(shí)，使電位G0UT2的極性反轉(zhuǎn)而供應(yīng)到掃描線GLc4m+3。反相器 350_4m+4輸入有時(shí)鐘信號(hào)GCK1，并且當(dāng)時(shí)鐘信號(hào)GCKl的電位是低電平時(shí)，使電位G0UT2的 極性反轉(zhuǎn)而供應(yīng)到掃描線GLc4m+4。反相器350_d輸入有時(shí)鐘信號(hào)GCK2，并且當(dāng)時(shí)鐘信號(hào) GCK2的電位是低電平時(shí)，使電位G0UT2的極性反轉(zhuǎn)而供應(yīng)到掃描線GLcd。
接著，參照?qǐng)D6所示的時(shí)序圖說(shuō)明圖4所示的脈沖產(chǎn)生電路300的工作。另外，在 所有的期間中，電位INRES —直是低電平。
如圖6所示，在期間11中，供應(yīng)到布線323的電位CLKl是低電平，供應(yīng)到布線321 的電位CLK2是低電平，供應(yīng)到布線325的脈沖寬度控制信號(hào)PWCl的電位是低電平，供應(yīng)到 布線324的脈沖寬度控制信號(hào)PWC2的電位是低電平，供應(yīng)到布線319的電位LIN是高電平， 并且供應(yīng)到布線322的電位RIN是低電平。
因此，在期間tl中，在脈沖產(chǎn)生電路300中供應(yīng)到布線325的脈沖寬度控制信號(hào) PWCl的電位(低電平)被供應(yīng)到布線327作為電位GOUTl。此外，供應(yīng)到布線324的脈沖寬度 控制信號(hào)PWC2的電位(低電平)被供應(yīng)到布線328作為電位G0UT2。此外，供應(yīng)到布線323 的電位CLKl (低電平)被供應(yīng)到布線329作為電位SR0UT。
接著，如圖6所示，在期間t2中，供應(yīng)到布線323的電位CLKl是高電平，供應(yīng)到布線321的電位CLK2是低電平，供應(yīng)到布線325的脈沖寬度控制信號(hào)PWCl的電位從低電平 變?yōu)楦唠娖剑?yīng)到布線324的脈沖寬度控制信號(hào)PWC2的電位是低電平，供應(yīng)到布線319 的電位LIN是高電平，并且供應(yīng)到布線322的電位RIN是低電平。
因此，在期間t2中，在脈沖產(chǎn)生電路300中供應(yīng)到布線325的脈沖寬度控制信號(hào) PWCl的電位(從低電平變?yōu)楦唠娖?被供應(yīng)到布線327作為電位G0UT1。此外，供應(yīng)到布線 324的脈沖寬度控制信號(hào)PWC2的電位(低電平)被供應(yīng)到布線328作為電位G0UT2。此外， 供應(yīng)到布線323的電位CLKl (高電平)被供應(yīng)到布線329作為電位SR0UT。
接著，如圖6所示，在期間t3中，供應(yīng)到布線323的電位CLKl是高電平，供應(yīng)到布 線321的電位CLK2是低電平，供應(yīng)到布線325的脈沖寬度控制信號(hào)PWCl的電位是高電平， 供應(yīng)到布線324的脈沖寬度控制信號(hào)PWC2的電位是高電平，供應(yīng)到布線319的電位LIN從 高電平變?yōu)榈碗娖?，并且供?yīng)到布線322的電位RIN是低電平。
因此，在期間t3中，在脈沖產(chǎn)生電路300中供應(yīng)到布線325的脈沖寬度控制信號(hào) PWCl的電位(高電平)被供應(yīng)到布線327作為電位GOUTl。此外，供應(yīng)到布線324的脈沖寬度 控制信號(hào)PWC2的電位(高電平)被供應(yīng)到布線328作為電位G0UT2。此外，供應(yīng)到布線323 的電位CLKl (高電平)被供應(yīng)到布線329作為電位SR0UT。
接著，如圖6所示，在期間t4中，供應(yīng)到布線323的電位CLKl是高電平，供應(yīng)到布 線321的電位CLK2是低電平，供應(yīng)到布線325的脈沖寬度控制信號(hào)PWCl的電位從高電平 變?yōu)榈碗娖?，供?yīng)到布線324的脈沖寬度控制信號(hào)PWC2的電位是高電平，供應(yīng)到布線319 的電位LIN是低電平，并且供應(yīng)到布線322的電位RIN是低電平。
因此，在期間t4中，在脈沖產(chǎn)生電路300中供應(yīng)到布線325的脈沖寬度控制信號(hào) PWCl的電位(從高電平變?yōu)榈碗娖?被供應(yīng)到布線327作為電位GOUTl。此外，供應(yīng)到布線 324的脈沖寬度控制信號(hào)PWC2的電位(高電平)被供應(yīng)到布線328作為電位G0UT2。此外， 供應(yīng)到布線323的電位CLKl (高電平)被供應(yīng)到布線329作為電位SR0UT。
接著，如圖6所示，在期間t5中，供應(yīng)到布線323的電位CLKl是低電平，供應(yīng)到布 線321的電位CLK2是高電平，供應(yīng)到布線325的脈沖寬度控制信號(hào)PWCl的電位是低電平， 供應(yīng)到布線324的脈沖寬度控制信號(hào)PWC2的電位是低電平，供應(yīng)到布線319的電位LIN是 低電平，并且供應(yīng)到布線322的電位RIN是高電平。
因此，在期間t5中，在脈沖產(chǎn)生電路300中供應(yīng)到布線326的電位VEE (低電平) 被供應(yīng)到布線327作為電位GOUTl。此外，供應(yīng)到布線318的電位VSS (低電平)被供應(yīng)到 布線328作為電位G0UT2。此外，供應(yīng)到布線318的電位VSS (低電平)被供應(yīng)到布線329 作為電位SROUT。
在本發(fā)明的一個(gè)方式中，如實(shí)施方式I所示，相當(dāng)于輸出一側(cè)的晶體管的晶體管 309、晶體管312和晶體管315中的至少一個(gè)的柵電極與晶體管302的柵電極通過(guò)與上述柵 電極不同的導(dǎo)電膜電連接。通過(guò)采用上述結(jié)構(gòu)，與晶體管309、晶體管312、晶體管315和晶 體管302的所有柵電極由一個(gè)導(dǎo)電膜構(gòu)成的情況相比，可以將用作柵電極的各導(dǎo)電膜的面 積抑制為小。因此，也可以不容易產(chǎn)生天線效果所引起的用作柵電極的導(dǎo)電膜的靜電損壞。 由此，在使用上述移位寄存器的根據(jù)本發(fā)明的一個(gè)方式的半導(dǎo)體裝置中不容易產(chǎn)生靜電損 壞所引起的成品率的降低。
本實(shí)施方式可以與其他實(shí)施方式適當(dāng)?shù)慕M合而實(shí)施。
實(shí)施方式3
對(duì)根據(jù)本發(fā)明的一個(gè)方式的半導(dǎo)體裝置所具有的脈沖產(chǎn)生電路的結(jié)構(gòu)例子進(jìn)行說(shuō)明。
圖8A所示的脈沖產(chǎn)生電路400包括晶體管402至晶體管404以及晶體管415至晶體管420。通過(guò)使多級(jí)的上述脈沖產(chǎn)生電路400連接，可以構(gòu)成移位寄存器。
在晶體管402中，柵電極與晶體管403及晶體管404的柵電極連接，源極端子和漏極端子中的一方與布線406連接，另一方與晶體管420的柵電極連接。在晶體管403中，源極端子和漏極端子中的一方與布線406連接，另一方與布線414連接。在晶體管404中，源極端子和漏極端子中的一方與布線407連接，另一方與布線413連接。
此外，在晶體管415中，柵電極與布線408連接，源極端子和漏極端子中的一方與晶體管420的柵電極連接，另一方與布線405連接。在晶體管416中，柵電極與布線409連接，源極端子和漏極端子中的一方與晶體管402、晶體管403及晶體管404的柵電極連接， 另一方與布線405連接。在晶體管417中，柵電極與布線410連接，源極端子和漏極端子中的一方與晶體管402、晶體管403及晶體管404的柵電極連接，另一方與布線405連接。在晶體管418中，柵電極與布線408連接，源極端子和漏極端子中的一方與布線406連接，另一方與晶體管402、晶體管403及晶體管404的柵電極連接。在晶體管419中，柵電極與晶體管420的柵電極連接，源極端子和漏極端子中的一方與布線414連接，另一方與布線411 連接。在晶體管420中，源極端子和漏極端子中的一方與布線413連接，另一方與布線412 連接。
當(dāng)晶體管402至晶體管404以及晶體管415至晶體管420是η溝道型時(shí)，具體而言，對(duì)布線405供應(yīng)電位VDD，對(duì)布線406供應(yīng)電位VSS，并且對(duì)布線407供應(yīng)電位VEE。此外，對(duì)布線408至布線412供應(yīng)時(shí)鐘信號(hào)等的各種信號(hào)的電位。而且，從布線413輸出電位 GOUT,且從布線414輸出電位SR0UT。
在本發(fā)明的一個(gè)方式中，相當(dāng)于輸出一側(cè)的晶體管的晶體管403和晶體管404中的至少一個(gè)的柵電極與晶體管402的柵電極通過(guò)設(shè)置在與上述柵電極不同的層中的導(dǎo)電膜電連接。通過(guò)采用上述結(jié)構(gòu)，與晶體管403、晶體管404和晶體管402的所有柵電極由一個(gè)導(dǎo)電膜構(gòu)成的情況相比，可以將用作柵電極的各導(dǎo)電膜的面積抑制為小。因此，也可以不容易產(chǎn)生天線效果所引起的用作柵電極的導(dǎo)電膜的靜電損壞。由此，可以不容易產(chǎn)生將上述脈沖產(chǎn)生電路400用于移位寄存器等的根據(jù)本發(fā)明的一個(gè)方式的半導(dǎo)體裝置中的靜電損壞所引起的成品率的降低。
或者，在本發(fā)明的一個(gè)方式中，相當(dāng)于輸出一側(cè)的晶體管的晶體管420的柵電極與晶體管419的柵電極也可以通過(guò)設(shè)置在與上述柵電極不同的層中的導(dǎo)電膜電連接。通過(guò)采用上述結(jié)構(gòu)，可以不容易產(chǎn)生將上述脈沖產(chǎn)生電路400用于移位寄存器等的根據(jù)本發(fā)明的一個(gè)方式的半導(dǎo)體裝置中的靜電損壞所引起的成品率的降低。
此外，在圖8A中，輸出一側(cè)的晶體管404的源極端子和漏極端子中的一方與布線 407連接，但是本發(fā)明不局限于此。輸出一側(cè)的晶體管404的源極端子和漏極端子中的一方也可以與布線406連接。但是，如圖8A所示，當(dāng)輸出一側(cè)的晶體管404的源極端子和漏極端子中的一方與布線407連接，而不與布線406連接時(shí)，即使晶體管404處于常導(dǎo)通晶體管，也可以使晶體管404在需要使其截止時(shí)截止。
圖8B所示的脈沖產(chǎn)生電路430包括晶體管432至晶體管434以及晶體管446至晶體管452。通過(guò)使多級(jí)的上述脈沖產(chǎn)生電路430連接，可以構(gòu)成移位寄存器。
在晶體管432中，柵電極與晶體管433及晶體管434的柵電極連接，源極端子和漏極端子中的一方與布線436連接，另一方與晶體管451及晶體管452的柵電極連接。在晶體管433中，源極端子和漏極端子中的一方與布線436連接，另一方與布線445連接。在晶體管434中，源極端子和漏極端子中的一方與布線437連接，另一方與布線444連接。
此外，在晶體管446中，柵電極與布線438連接，源極端子和漏極端子中的一方與晶體管451及晶體管452的柵電極連接，另一方與布線435連接。在晶體管447中，柵電極與布線439連接，源極端子和漏極端子中的一方與晶體管432、晶體管433及晶體管434的柵電極連接，另一方與布線435連接。在晶體管448中，柵電極與布線440連接，源極端子和漏極端子中的一方與晶體管432、晶體管433及晶體管434的柵電極連接，另一方與布線 435連接。在晶體管449中，柵電極與布線438連接，源極端子和漏極端子中的一方與布線 436連接，另一方與晶體管432、晶體管433及晶體管434的柵電極連接。在晶體管450中， 柵電極與布線441連接，源極端子和漏極端子中的一方與晶體管432、晶體管433及晶體管 434的柵電極連接，另一方與布線435連接。在晶體管451中，源極端子和漏極端子中的一方與布線445連接，另一方與布線442連接。在晶體管452中，源極端子和漏極端子中的一方與布線444連接，另一方與布線443連接。
當(dāng)晶體管432至晶體管434以及晶體管446至晶體管452是η溝道型時(shí)，具體而言，對(duì)布線435供應(yīng)電位VDD，對(duì)布線436供應(yīng)電位VSS，并且對(duì)布線437供應(yīng)電位VEE。此外，對(duì)布線438至布線443供應(yīng)時(shí)鐘信號(hào)等的各種信號(hào)的電位。而且，從布線444輸出電位 GOUT，且從布線445輸出電位SROUT。
在本發(fā)明的一個(gè)方式中，相當(dāng)于輸出一側(cè)的晶體管的晶體管433和晶體管434中的至少一個(gè)的柵電極與晶體管432的柵電極通過(guò)設(shè)置在與上述柵電極不同的層中的導(dǎo)電膜電連接。通過(guò)采用上述結(jié)構(gòu)，與晶體管433、晶體管434和晶體管432的所有柵電極由一個(gè)導(dǎo)電膜構(gòu)成的情況相比，可以將用作柵電極的各導(dǎo)電膜的面積抑制為小。因此，也可以不容易產(chǎn)生天線效果所引起的用作柵電極的導(dǎo)電膜的靜電損壞。由此，可以不容易產(chǎn)生將上述脈沖產(chǎn)生電路430用于移位寄存器等的根據(jù)本發(fā)明的一個(gè)方式的半導(dǎo)體裝置中的靜電損壞所引起的成品率的降低。
或者，在本發(fā)明的一個(gè)方式中，相當(dāng)于輸出一側(cè)的晶體管的晶體管452的柵電極與晶體管451的柵電極也可以通過(guò)設(shè)置在與上述柵電極不同的層中的導(dǎo)電膜電連接。通過(guò)采用上述結(jié)構(gòu)，可以不容易產(chǎn)生將上述脈沖產(chǎn)生電路430用于移位寄存器等的根據(jù)本發(fā)明的一個(gè)方式的半導(dǎo)體裝置中的靜電損壞所引起的成品率的降低。
此外，在圖8Β中，輸出一側(cè)的晶體管434的源極端子和漏極端子中的一方與布線 437連接，但是本發(fā)明不局限于此。輸出一側(cè)的晶體管434的源極端子和漏極端子中的一方也可以與布線436連接。但是，如圖SB所示，當(dāng)輸出一側(cè)的晶體管434的源極端子和漏極端 子中的一方與布線437連接，而不與布線436連接時(shí)，即使晶體管434是常導(dǎo)通晶體管， 也可以使晶體管434在需要使其截止時(shí)截止。
圖9Α所示的脈沖產(chǎn)生電路460包括晶體管462至晶體管464以及晶體管476至晶體管482。通過(guò)使多級(jí)的上述脈沖產(chǎn)生電路460連接，可以構(gòu)成移位寄存器。
在晶體管462中，柵電極與晶體管463及晶體管464的柵電極連接，源極端子和漏極端子中的一方與布線466連接，另一方與晶體管477的源極端子和漏極端子中的一方連接。在晶體管463中，源極端子和漏極端子中的一方與布線466連接，另一方與布線475連接。在晶體管464中，源極端子和漏極端子中的一方與布線467連接，另一方與布線474連接。
此外，在晶體管476中，柵電極與布線468連接，源極端子和漏極端子中的一方與晶體管477的源極端子和漏極端子中的一方連接，另一方與布線465連接。在晶體管477 中，柵電極與布線465連接，源極端子和漏極端子中的另一方與晶體管481及晶體管482的柵電極連接。在晶體管478中，柵電極與布線469連接，源極端子和漏極端子中的一方與晶體管462、晶體管463及晶體管464的柵電極連接，另一方與布線465連接。在晶體管479 中，柵電極與布線468連接，源極端子和漏極端子中的一方與布線466連接，另一方與晶體管462、晶體管463的柵電極及晶體管464的柵電極連接。在晶體管480中，柵電極與布線 470連接，源極端子和漏極端子中的一方與晶體管462、晶體管463及晶體管464連接，另一方與布線465連接。在晶體管481中，源極端子和漏極端子中的一方與布線475連接，另一方與布線471連接。在晶體管482中，源極端子和漏極端子中的一方與布線474連接，另一方與布線472連接。
當(dāng)晶體管462至晶體管464以及晶體管476至晶體管482是η溝道型時(shí)，具體而言，對(duì)布線465供應(yīng)電位VDD，對(duì)布線466供應(yīng)電位VSS，并且對(duì)布線467供應(yīng)電位VEE。此外，對(duì)布線468至布線472供應(yīng)時(shí)鐘信號(hào)等的各種信號(hào)的電位。而且，從布線474輸出電位 GOUT，且從布線475輸出電位SROUT。
在本發(fā)明的一個(gè)方式中，相當(dāng)于輸出一側(cè)的晶體管的晶體管463和晶體管464中的至少一個(gè)的柵電極與晶體管462的柵電極通過(guò)設(shè)置在與上述柵電極不同的層中的導(dǎo)電膜電連接。通過(guò)采用上述結(jié)構(gòu)，與晶體管463、晶體管464和晶體管462的所有柵電極由一個(gè)導(dǎo)電膜構(gòu)成的情況相比，可以將用作柵電極的各導(dǎo)電膜的面積抑制為小。因此，也可以不容易產(chǎn)生天線效果所引起的用作柵電極的導(dǎo)電膜的靜電損壞。由此，可以不容易產(chǎn)生將上述脈沖產(chǎn)生電路460用于移位寄存器等的根據(jù)本發(fā)明的一個(gè)方式的半導(dǎo)體裝置中的靜電損壞所引起的成品率的降低。
或者，在本發(fā)明的一個(gè)方式中，相當(dāng)于輸出一側(cè)的晶體管的晶體管482的柵電極與晶體管481的柵電極也可以通過(guò)設(shè)置在與上述柵電極不同的層中的導(dǎo)電膜電連接。通過(guò)采用上述結(jié)構(gòu)，可以不容易產(chǎn)生將上述脈沖產(chǎn)生電路460用于移位寄存器等的根據(jù)本發(fā)明的一個(gè)方式的半導(dǎo)體裝置中的靜電損壞所引起的成品率的降低。
此外，在圖9Α中，輸出一側(cè)的晶體管464的源極端子和漏極端子中的一方與布線 467連接，但是本發(fā)明不局限于此。輸出一側(cè)的晶體管464的源極端子和漏極端子中的一方也可以與布線466連接。但是，如圖9Α所示，當(dāng)輸出一側(cè)的晶體管464的源極端子和漏極端子中的一方與布線467連接，而不與布線466連接時(shí)，即使晶體管464是常導(dǎo)通晶體管， 也可以使晶體管464在需要截止時(shí)截止。
圖9Β所示的脈沖產(chǎn)生電路500包括晶體管502至晶體管504以及晶體管516至晶體管523。通過(guò)使多級(jí)的上述脈沖產(chǎn)生電路500連接，可以構(gòu)成移位寄存器。
在晶體管50 2中，柵電極與晶體管503及晶體管504的柵電極連接，源極端子和漏極端子中的一方與布線506連接，另一方與晶體管517的源電極和漏電極中的一方連接。在晶體管503中，源極端子和漏極端子中的一方與布線506連接，另一方與布線515連接。在晶體管504中，源極端子和漏極端子中的一方與布線507連接，另一方與布線514連接。
此外，在晶體管516中，柵電極與布線508連接，源極端子和漏極端子中的一方與晶體管517的源電極和漏電極中的一方連接，另一方與布線505連接。在晶體管517中，柵電極與布線505連接，源極端子和漏極端子中的另一方與晶體管521的柵電極連接。在晶體管518中，柵電極與布線509連接，源極端子和漏極端子中的一方與晶體管502、晶體管 503及晶體管504的柵電極連接，另一方與布線505連接。在晶體管519中，柵電極與布線 508連接，源極端子和漏極端子中的一方與布線506連接，另一方與晶體管502、晶體管503 及晶體管504的柵電極連接。在晶體管520中，柵電極與布線510連接，源極端子和漏極端子中的一方與晶體管502、晶體管503及晶體管504的柵電極連接，另一方與布線505連接。 在晶體管521中，源極端子和漏極端子中的一方與布線515連接，另一方與布線511連接。 在晶體管522中，柵電極與布線505連接，源極端子和漏極端子中的一方與晶體管521的柵電極連接，另一方與晶體管523的柵電極連接。在晶體管523中，源極端子和漏極端子中的一方與布線514連接，另一方與布線512連接。
當(dāng)晶體管502至晶體管504以及晶體管516至晶體管523是η溝道型時(shí)，具體而言，對(duì)布線505供應(yīng)電位VDD，對(duì)布線506供應(yīng)電位VSS，并且對(duì)布線507供應(yīng)電位VEE。此外，對(duì)布線508至布線512供應(yīng)時(shí)鐘信號(hào)等的各種信號(hào)的電位。而且，從布線514輸出電位 GOUT，且從布線515輸出電位SROUT。
在本發(fā)明的一個(gè)方式中，相當(dāng)于輸出一側(cè)的晶體管的晶體管503和晶體管504中的至少一個(gè)的柵電極與晶體管502的柵電極通過(guò)設(shè)置在與上述柵電極不同的層中的導(dǎo)電膜電連接。通過(guò)采用上述結(jié)構(gòu)，與晶體管503、晶體管504和晶體管502的所有柵電極由一個(gè)導(dǎo)電膜構(gòu)成的情況相比，可以將用作柵電極的各導(dǎo)電膜的面積抑制為小。因此，也可以不容易產(chǎn)生天線效果所引起的用作柵電極的導(dǎo)電膜的靜電損壞。由此，可以不容易產(chǎn)生將上述脈沖產(chǎn)生電路500用于移位寄存器等的根據(jù)本發(fā)明的一個(gè)方式的半導(dǎo)體裝置中的靜電損壞所引起的成品率的降低。
此外，在圖9Β中，輸出一側(cè)的晶體管504的源極端子和漏極端子中的一方與布線 507連接，但是本發(fā)明不局限于此。輸出一側(cè)的晶體管504的源極端子和漏極端子中的一方也可以與布線506連接。但是，如圖9Β所示，當(dāng)輸出一側(cè)的晶體管504的源極端子和漏極端子中的 一方與布線507連接，而不與布線506連接時(shí)，即使晶體管504是常導(dǎo)通晶體管， 也可以使晶體管504在需要使其截止時(shí)截止。
圖10所示的脈沖產(chǎn)生電路530包括晶體管532至晶體管534以及晶體管546至晶體管553。通過(guò)使多級(jí)的上述脈沖產(chǎn)生電路530連接，可以構(gòu)成移位寄存器。
在晶體管532中，柵電極與晶體管533及晶體管534的柵電極連接，源極端子和漏極端子中的一方與布線536連接,另一方與晶體管552的源電極和漏電極中的一方連接。在晶體管533中，源極端子和漏極端子中的一方與布線536連接，另一方與布線545連接。在晶體管534中，源極端子和漏極端子中的一方與布線537連接，另一方與布線544連接。
此外，在晶體管546中，柵電極與布線538連接，源極端子和漏極端子中的一方與晶體管532的源電極和漏電極中的一方連接，另一方與布線535連接。在晶體管547中，柵電極與布線539連接，源極端子和漏極端子中的一方與晶體管532、晶體管533及晶體管534的柵電極連接，另一方與布線535連接。在晶體管548中，柵電極與布線540連接，源極端子和漏極端子中的一方與晶體管532、晶體管533及晶體管534的柵電極連接，另一方與布線535連接。在晶體管549中，柵電極與布線538連接，源極端子和漏極端子中的一方與布線536連接，另一方與晶體管532、晶體管533及晶體管534的柵電極連接。在晶體管550中，柵電極與布線535連接，源極端子和漏極端子中的一方與晶體管552的源極端子和漏極端子中的一方連接，另一方與晶體管551的柵電極連接。在晶體管551中，源極端子和漏極端子中的一方與布線545連接，另一方與布線541連接。在晶體管552中，柵電極與布線535連接，源極端子和漏極端子中的另一方與晶體管553的柵電極連接。在晶體管553中，源極端子和漏極端子中的一方與布線544連接，另一方與布線542連接。當(dāng)晶體管532至晶體管534以及晶體管546至晶體管553是η溝道型時(shí)，具體而言，對(duì)布線535供應(yīng)電位VDD，對(duì)布線536供應(yīng)電位VSS，并且對(duì)布線537供應(yīng)電位VEE。此外，對(duì)布線538至布線542供應(yīng)時(shí)鐘信號(hào)等的各種信號(hào)的電位。而且，從布線544輸出電位GOUT，且從布線545輸出電位SROUT。在本發(fā)明的一個(gè)方式中，相當(dāng)于輸出一側(cè)的晶體管的晶體管533和晶體管534中的至少一個(gè)的柵電極與晶體管532的柵電極通過(guò)設(shè)置在與上述柵電極不同的層中的導(dǎo)電膜電連接。通過(guò)采用上述結(jié)構(gòu)，與晶體管533、晶體管534和晶體管532的所有柵電極由一個(gè)導(dǎo)電膜構(gòu)成的情況相比，可以將用作柵電極的各導(dǎo)電膜的面積抑制為小。因此，也可以不容易產(chǎn)生天線效果所引起的用作柵電極的導(dǎo)電膜的靜電損壞。由此，可以不容易產(chǎn)生將上述脈沖產(chǎn)生電路530用于移位寄存器等的根據(jù)本發(fā)明的一個(gè)方式的半導(dǎo)體裝置中的靜電損壞所引起的成品率的降低。此外，在圖10中，輸出一側(cè)的晶體管534的源極端子和漏極端子中的一方與布線537連接，但是本發(fā)明不局限于此。輸出一側(cè)的晶體管534的源極端子和漏極端子中的一方也可以與布線536連接。但是，如圖10所示，當(dāng)輸出一側(cè)的晶體管534的源極端子和漏極端子中的一方與布線537連接，而不與布線536連接時(shí)，即使晶體管534是常導(dǎo)通晶體管，也可以使晶體管534在需要使其截止時(shí)截止。本實(shí)施方式可以與其他實(shí)施方式適當(dāng)?shù)亟M合而實(shí)施。實(shí)施方式4以使用OLED的發(fā)光裝置為例子而參照?qǐng)D11說(shuō)明根據(jù)本發(fā)明的一個(gè)方式的半導(dǎo)體顯示裝置的像素和驅(qū)動(dòng)電路的截面結(jié)構(gòu)。圖11示出像素840和驅(qū)動(dòng)電路841的截面圖作為一個(gè)例子。在圖11中，像素840包括發(fā)光元件832及控制對(duì)發(fā)光元件832的電流供應(yīng)的晶體管831。像素840除了上述發(fā)光元件832及晶體管831之外還可以包括各種半導(dǎo)體元件諸如控制輸入到像素840中的圖像信號(hào)的晶體管或保持圖像信號(hào)的電位的電容元件等。 此外，在圖11中，驅(qū)動(dòng)電路841包括晶體管830。具體而言，晶體管830相當(dāng)于與驅(qū)動(dòng)電路841的一部分相當(dāng)?shù)囊莆患拇嫫魉ǖ妮敵鲆粋?cè)的晶體管。驅(qū)動(dòng)電路841除了上述晶體管830之外還可以包括各種半導(dǎo)體元件諸如晶體管或電容元件等。晶體管831在具有絕緣表面的襯底800上包括用作柵電極的導(dǎo)電膜816、導(dǎo)電膜816上的柵極絕緣膜802、在與導(dǎo)電膜816重疊的位置上設(shè)置在柵極絕緣膜802上的半導(dǎo)體膜817以及位于半導(dǎo)體膜817上的用作源極端子或漏極端子的導(dǎo)電膜815及導(dǎo)電膜818。導(dǎo)電膜816還用作掃描線。晶體管830在具有絕緣表面的襯底800上包括用作柵電極的導(dǎo)電膜812、導(dǎo)電膜812上的柵極絕緣膜802、在與導(dǎo)電膜812重疊的位置上設(shè)置在柵極絕緣膜802上的半導(dǎo)體膜813以及位于半導(dǎo)體膜813上的用作源極端子或漏極端子的導(dǎo)電膜814及導(dǎo)電膜819。此外，設(shè)置在具有絕緣表面的襯底800上的導(dǎo)電膜850用作與晶體管830不同的晶體管的柵電極。而且，導(dǎo)電膜812及導(dǎo)電膜850通過(guò)設(shè)置在導(dǎo)電膜812及導(dǎo)電膜850上的柵極絕緣膜802中的開(kāi)口部與柵極絕緣膜802上的導(dǎo)電膜851連接。此外，在導(dǎo)電膜814、導(dǎo)電膜815、導(dǎo)電膜818、導(dǎo)電膜819、導(dǎo)電膜851上按順序?qū)盈B設(shè)置有絕緣膜820及絕緣膜821。而且，在絕緣膜821上設(shè)置有導(dǎo)電膜852及導(dǎo)電膜853。導(dǎo)電膜852及導(dǎo)電膜853分別通過(guò)設(shè)置在絕緣膜820及絕緣膜821中的開(kāi)口部與導(dǎo)電膜851及導(dǎo)電膜818連接。此外，在導(dǎo)電膜852及導(dǎo)電膜853上設(shè)置有絕緣膜854。而且，在絕緣膜854上設(shè)置有用作陽(yáng)極的導(dǎo)電膜822。導(dǎo)電膜822通過(guò)形成在絕緣膜854中的開(kāi)口部與導(dǎo)電膜853連接。此外，具有使導(dǎo)電膜822的一部分露出的開(kāi)口部的絕緣膜824設(shè)置在絕緣膜854上。在導(dǎo)電膜822的一部分及絕緣膜854上按順序?qū)盈B設(shè)置有EL層825和用作陰極的導(dǎo)電膜826。導(dǎo)電膜822、EL層825和導(dǎo)電膜826重疊的區(qū)域相當(dāng)于發(fā)光元件832。另外，在本發(fā)明的一個(gè)方式中，在晶體管830及晶體管831中，既可以將非晶、微晶、多晶或單晶的硅或鍺等半導(dǎo)體用于半導(dǎo)體膜，又可以將氧化物半導(dǎo)體等寬帶隙半導(dǎo)體用于半導(dǎo)體膜。當(dāng)將非晶、微晶、多晶或單晶的硅或鍺等半導(dǎo)體用于晶體管830及晶體管831的半導(dǎo)體膜時(shí)，將賦予一個(gè)導(dǎo)電性的雜質(zhì)元素添加到上述半導(dǎo)體膜來(lái)形成用作源區(qū)域或漏區(qū)域的雜質(zhì)區(qū)域。例如，通過(guò)將磷或砷添加到上述半導(dǎo)體膜，可以形成具有η型導(dǎo)電性的雜質(zhì)區(qū)域。此外，例如，通過(guò)將硼添加到上述半導(dǎo)體膜，可以形成具有P型導(dǎo)電性的雜質(zhì)區(qū)域。當(dāng)將氧化物半導(dǎo)體用于晶體管830及晶體管831的半導(dǎo)體膜時(shí)，也可以將摻雜劑添加到上述半導(dǎo)體膜來(lái)形成用作源區(qū)域或漏區(qū)域的雜質(zhì)區(qū)域。作為摻雜劑的添加可以使用離子注入法。作為摻雜劑，例如可以使用氦、氬、氙等稀有氣體；或氮、磷、砷、銻等的周期表中第15族元素等。例如，當(dāng)使用氮作為摻雜劑時(shí)，雜質(zhì)區(qū)域中的氮原子的濃度優(yōu)選為5 X IO1Vcm3 以上且 I X IO2Vcm3 以下。另外，作為硅半導(dǎo)體可以使用通過(guò)等離子體CVD法等氣相沉積法或?yàn)R射法制造的非晶硅；利用激光退火法等處理使非晶硅結(jié)晶化的多晶硅；以及對(duì)單晶硅片注入氫離子等而使其表層部分剝離的單晶硅等。另外，作為氧化物半導(dǎo)體，優(yōu)選至少包含銦(In)或鋅(Zn)。尤其是優(yōu)選包含In及Zn。此外，除了上述元素以外,優(yōu)選還具有鎵(Ga)作為穩(wěn)定劑(stabilizer),該穩(wěn)定劑用來(lái)減小使用上述氧化物的晶體管的電特性的不均勻。此外，作為穩(wěn)定劑優(yōu)選包含錫(Sn)。另外，作為穩(wěn)定劑優(yōu)選包含鉿(Hf)。此外，作為穩(wěn)定劑優(yōu)選包含鋁(Al)。作為其他穩(wěn)定劑，還可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、欽(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、镥(Lu)中的一種或多種。例如，作為氧化物半導(dǎo)體，可以使用氧化銦、氧化錫、氧化鋅；二元金屬氧化物的In-Zn類(lèi)氧化物、Sn-Zn類(lèi)氧化物、Al-Zn類(lèi)氧化物、Zn-Mg類(lèi)氧化物、Sn-Mg類(lèi)氧化物、In-Mg類(lèi)氧化物、In-Ga類(lèi)氧化物；三元金屬氧化物的In-Ga-Zn類(lèi)氧化物(也稱為IGZO)、In-Al-Zn類(lèi)氧化物、In-Sn-Zn類(lèi)氧化物、Sn-Ga-Zn類(lèi)氧化物、Al-Ga-Zn類(lèi)氧化物、Sn-Al-Zn類(lèi)氧化物、In-Hf-Zn類(lèi)氧化物、In-La-Zn類(lèi)氧化物、In-Ce-Zn類(lèi)氧化物、In-Pr-Zn類(lèi)氧化物、In-Nd-Zn類(lèi)氧化物、In-Sm-Zn類(lèi)氧化物、In-Eu-Zn類(lèi)氧化物、In-Gd-Zn類(lèi)氧化物、In-Tb-Zn類(lèi)氧化物、In-Dy-Zn類(lèi)氧化物、In-Ho-Zn類(lèi)氧化物、In-Er-Zn類(lèi)氧化物、In-Tm-Zn類(lèi)氧化物、In-Yb-Zn類(lèi)氧化物、In-Lu-Zn類(lèi)氧化物；四元金屬氧化物的In-Sn-Ga-Zn類(lèi)氧化物、In-Hf-Ga-Zn 類(lèi)氧化物、In-Al-Ga-Zn 類(lèi)氧化物、In-Sn-Al-Zn 類(lèi)氧化物、In-Sn-Hf-Zn 類(lèi)氧化物、In-Hf-Al-Zn類(lèi)氧化物。此外，上述氧化物半導(dǎo)體也可以包含硅。另外，例如，In-Ga-Zn類(lèi)氧化物是指包含In、Ga和Zn的氧化物，而對(duì)In、Ga、Zn的比率沒(méi)有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。另外，In-Ga-Zn類(lèi)氧化物半導(dǎo)體由于在無(wú)電場(chǎng)時(shí)的電阻充分高而能夠充分地降低截止電流且遷移率也高，所以作為用于半導(dǎo)體裝置的半導(dǎo)體材料合適。例如，可以使用In Ga Zn=l 1 1 (=1/3 :1/3 :1/3)或 In Ga Zn=2 :2 :1 (=2/5 2/5 1/5)的原子比的In-Ga-Zn類(lèi)氧化物或其組成的近旁的氧化物?；蛘?，優(yōu)選使用In Sn Zn=l 1 :1 (=1/3 :1/3 :1/3)、In Sn Zn=2 :1 :3 (=1/3 :1/6 :1/2)或 In Sn Zn=2 :1 :5(=1/4 l/8 5/8)的原子比的In-Sn-Zn類(lèi)氧化物或其組成的近旁的氧化物。例如，In-Sn-Zn類(lèi)氧化物比較容易得到高遷移率。但是，即使使用In-Ga-Zn類(lèi)氧化物，也可以通過(guò)降低塊體內(nèi)缺陷密度而提高遷移率。另外，通過(guò)減少 成為電子給體(施體)的水分或氫等雜質(zhì)且減少氧缺損來(lái)實(shí)現(xiàn)高純度化的氧化物半導(dǎo)體是i型(本征半導(dǎo)體)或無(wú)限趨近于i型。因此，使用上述氧化物半導(dǎo)體的晶體管具有截止電流顯著低的特性。另外，氧化物半導(dǎo)體的帶隙是2eV以上，優(yōu)選是2. 5eV以上，更優(yōu)選是3eV以上。通過(guò)使用充分減少水分或氫等的雜質(zhì)濃度且減少氧缺損而被高純度化的氧化物半導(dǎo)體膜，可以降低晶體管的截止電流。具體而言，根據(jù)各種實(shí)驗(yàn)可以證明將被高純度化的氧化物半導(dǎo)體用于半導(dǎo)體膜的晶體管的截止電流低。例如，溝道寬度為I X IO6 μ m,且溝道長(zhǎng)度為10 μ m的元件也可以在源極端子和漏極端子之間的電壓(漏極電壓)為IV至IOV的范圍內(nèi)獲得截止電流為半導(dǎo)體參數(shù)分析儀的測(cè)量極限以下，即1X10_13A以下的特性。在此情況下，可知相當(dāng)于截止電流除以晶體管的溝道寬度的數(shù)值的截止電流為IOOzA/μ m以下。此外，通過(guò)使用如下電路來(lái)測(cè)量截止電流，在該電路中連接電容元件與晶體管且由該晶體管控制流入到電容元件或從電容元件流出的電荷。在該測(cè)量時(shí)，將被高純度化的氧化物半導(dǎo)體膜用于上述晶體管的溝道形成區(qū)域，且根據(jù)電容元件的每單位時(shí)間的電荷量推移測(cè)量該晶體管的截止電流。其結(jié)果是，可知當(dāng)晶體管的源極端子和漏極端子之間的電壓為3V時(shí)，可以獲得更低的截止電流，即幾十yA/μπ 。由此，將被高純度化的氧化物半導(dǎo)體膜用于溝道形成區(qū)域的晶體管的截止電流比使用具有結(jié)晶性的硅的晶體管的截止電流顯著低。此外，在沒(méi)有特別的說(shuō)明的情況下，在η溝道型晶體管中，本說(shuō)明書(shū)所述的截止電流是指如下電流，即在使漏極端子的電位高于源極端子及柵電極的電位的狀態(tài)下，當(dāng)以源極端子的電位為標(biāo)準(zhǔn)時(shí)的柵電極的電位為O以下時(shí)，流過(guò)源極端子和漏極端子之間的電流?；蛘撸赑溝道型晶體管中，本說(shuō)明書(shū)所述的截止電流是指如下電流，即在使漏極端子的電位低于源極端子及柵電極的電位的狀態(tài)下，當(dāng)以源極端子的電位為標(biāo)準(zhǔn)時(shí)的柵電極的電位為O以上時(shí)，流過(guò)源極端子和漏極端子之間的電流。此外，例如，氧化物半導(dǎo)體膜可以通過(guò)使用包含In (銦)、Ga (鎵)和Zn(鋅)的靶材的濺射法形成。在通過(guò)濺射法形成In-Ga-Zn類(lèi)氧化物半導(dǎo)體膜的情況下，優(yōu)選使用原子數(shù)比為 In Ga =Zn=I 1 :1、4 2 :3、3 1 :2、1 1 :2、2 :1 :3 或 3 1 4 的 In-Ga-Zn 類(lèi)氧化物的靶材。通過(guò)使用具有上述原子數(shù)比的In-Ga-Zn類(lèi)氧化物的靶材形成氧化物半導(dǎo)體膜，容易形成多晶或CAAC (C Axis Aligned Crystal)。另外,包含In、Ga及Zn的祀材的相對(duì)密度為90%以上且100%以下，優(yōu)選為95%以上且低于100%。通過(guò)采用相對(duì)密度高的靶材，可以形成致密的氧化物半導(dǎo)體膜。另外，當(dāng)作為氧化物半導(dǎo)體使用In-Zn類(lèi)氧化物材料時(shí)，將所使用的靶材中的金屬元素的原子數(shù)比設(shè)定為In Zn=50 :1至1:2 (換算為摩爾數(shù)比則為In2O3 Zn0=25 1至1:4)，優(yōu)選為In Zn=20 :1至1:1 (換算為摩爾數(shù)比則為In2O3 =ZnO=IO :1至1:2)，更優(yōu)選為In :Zn=l. 5 :1至15 :1 (換算為摩爾數(shù)比則為In2O3 :Zn0=3 :4至15 :2)。例如，作為用來(lái)形成In-Zn類(lèi)氧化物的氧化物半導(dǎo)體膜的靶材，當(dāng)原子數(shù)比為In Zn 0=X Y Ζ時(shí)，滿足Ζ>1. 5Χ+Υ。通過(guò)將Zn的比率設(shè)定為上述范圍內(nèi)的值，可以實(shí)現(xiàn)遷移率的提高。另外，氧化物半導(dǎo)體膜處于單晶、多晶(也稱為多晶體)或非晶等狀態(tài)。氧化物半導(dǎo)體膜優(yōu)選是CAAC-OS (C Axis Aligned Crystalline OxideSemiconductor c軸取向結(jié)晶氧 化物半導(dǎo)體)膜。CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有結(jié)晶部及非晶部的結(jié)晶-非晶混合相結(jié)構(gòu)的氧化物半導(dǎo)體膜。另外，在很多情況下該結(jié)晶部的尺寸為能夠容納于一個(gè)邊長(zhǎng)小于IOOnm的立方體的尺寸。另外，在使用透射電子顯微鏡(TEM !Transmission Electron Microscope)觀察時(shí)的圖像中，包括在 CAAC-0S 膜中的非晶部與結(jié)晶部的邊界不明確。另外，利用TEM在CAAC-OS膜中觀察不到晶界(grainboundary)。因此，在CAAC-OS膜中，起因于晶界的電子遷移率的降低得到抑制。包括在CAAC-OS膜中的結(jié)晶部的c軸在平行于CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，在從垂直于ab面的方向看時(shí)具有三角形或六角形的原子排列，且在從垂直于c軸的方向看時(shí)，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，在不同結(jié)晶部之間a軸及b軸的方向也可以彼此不同。在本說(shuō)明書(shū)中，當(dāng)只記載“垂直”時(shí)，還包括85以上且95以下的范圍。另外，當(dāng)只記載“平行”時(shí)，還包括-5以上且5以下的范圍。另外，在CAAC-OS膜中，結(jié)晶部的分布也可以不均勻。例如，在CAAC-OS膜的形成過(guò)程中，在從氧化物半導(dǎo)體膜的表面一側(cè)進(jìn)行結(jié)晶生長(zhǎng)時(shí)，與被形成面近旁相比，有時(shí)在表面近旁結(jié)晶部所占的比例高。另外，通過(guò)對(duì)CAAC-OS膜添加雜質(zhì)，有時(shí)在該雜質(zhì)添加區(qū)域中結(jié)晶部被非晶化。因?yàn)榘ㄔ贑AAC-OS膜中的結(jié)晶部的c軸在平行于CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，所以根據(jù)CAAC-OS膜的形狀(被形成面的截面形狀或表面的截面形狀)有時(shí)朝向彼此不同的方向。另外，結(jié)晶部的c軸方向是平行于形成CAAC-OS膜時(shí)的被形成面的法線向量或表面的法線向量的方向。結(jié)晶部通過(guò)進(jìn)行成膜或進(jìn)行成膜后的加熱處理等的結(jié)晶化處理來(lái)形成。使用CAAC-OS膜的晶體管可以降低因照射可見(jiàn)光或紫外光而產(chǎn)生的電特性變動(dòng)。因此，該晶體管的可罪性聞。CAAC-OS膜例如使用多晶的氧化物半導(dǎo)體濺射靶材，且利用濺射法形成。當(dāng)離子碰撞到該濺射靶材時(shí)，有時(shí)包含在濺射靶材中的結(jié)晶區(qū)域從a-b面劈開(kāi)，即具有平行于a-b面的面的平板狀或顆粒狀的濺射粒子剝離。此時(shí)，由于該平板狀的濺射粒子保持結(jié)晶狀態(tài)到達(dá)襯底，可以形成CAAC-OS膜。另外，為了形成CAAC-OS膜，優(yōu)選應(yīng)用如下條件。通過(guò)降低成膜時(shí)的雜質(zhì)的混入，可以抑制因雜質(zhì)導(dǎo)致的結(jié)晶狀態(tài)的破壞。例如，可以降低存在于成膜室內(nèi)的雜質(zhì)(氫、水、二氧化碳及氮等)的濃度。另外，可以降低成膜氣體中的雜質(zhì)濃度。具體而言，使用露點(diǎn)為_(kāi)80°C以下，優(yōu)選為-100°C以下的成膜氣體。另外，通過(guò)增高成膜時(shí)的襯底加熱溫度，在濺射粒子到達(dá)襯底之后發(fā)生濺射粒子的遷移。具體而言，在將襯底加熱溫度設(shè)定為100°C以上且740°C以下，優(yōu)選為200°C以上且5000C以下的狀態(tài)下進(jìn)行成膜。通過(guò)增高成膜時(shí)的襯底加熱溫度，當(dāng)平板狀的濺射粒子到達(dá)襯底時(shí)，在襯底上發(fā)生遷移，濺射粒子的平坦的面附著到襯底。另外，優(yōu)選的是，通過(guò)增高成膜氣體中的氧比例并對(duì)電力進(jìn)行最優(yōu)化，減輕成膜時(shí)的等離子體損傷。將成膜氣體中的氧比例設(shè)定為30vol. %以上，優(yōu)選為100vol. %。以下，作為濺射靶材的一個(gè)例子示出In-Ga-Zn-O化合物靶材。將InOx粉末、GaOy粉末及ZnOz粉末以規(guī)定的摩爾數(shù)比混合，進(jìn)行加壓處理，然后在1000°C以上且1500°c以下的溫度下進(jìn)行加熱處理，由此得到作為多晶的In-Ga-Zn-O化合物靶材。另外，X、Y及Z為任意正數(shù)。在此，InOx粉末、GaOY粉末及ZnOz粉末的規(guī)定的摩爾數(shù)比例如為2 2 :1、8 4 :3、3 1 :1、1 1 :1、4 :2 :3或3 1 :2。另外，粉末的種類(lèi)及其混合摩爾數(shù)比可以根據(jù)所制造的濺射靶材適當(dāng)?shù)馗淖?。本?shí)施方式可以與其他實(shí)施方式適當(dāng)?shù)亟M合而實(shí)施。實(shí)施方式5在本實(shí)施方式中說(shuō)明相當(dāng)于半導(dǎo)體顯示裝置的一個(gè)方式的面板的一個(gè)例子。圖12所示的面板包括襯底700、襯底700上的像素部701、信號(hào)線驅(qū)動(dòng)電路702a、信號(hào)線驅(qū)動(dòng)電路702b、掃描線驅(qū)動(dòng)電路703a以及掃描線驅(qū)動(dòng)電路703b。像素部701包括多個(gè)像素，并且在各像素中設(shè)置有顯示元件、控制該顯示元件的工作的一個(gè)或多個(gè)晶體管。掃描線驅(qū)動(dòng)電路703a及掃描線驅(qū)動(dòng)電路703b通過(guò)對(duì)與各像素連接的掃描線供應(yīng)電位選擇像素部701所具有的像素。信號(hào)線驅(qū)動(dòng)電路702a及信號(hào)線驅(qū)動(dòng)電路702b控制供應(yīng)到由掃描線驅(qū)動(dòng)電路703a及掃描線驅(qū)動(dòng)電路703b選擇的像素的圖
像信號(hào)。另外，在圖12中例示由掃描線驅(qū)動(dòng)電路703a及掃描線驅(qū)動(dòng)電路703b從像素部701的雙端對(duì)各掃描線供應(yīng)電位的情況。通過(guò)采用上述結(jié)構(gòu)，即使因像素部701的大型化而使掃描線變長(zhǎng)也可以防止在像素部701中產(chǎn)生起因于掃描線的布線電阻的電位降低。此外，信號(hào)線驅(qū)動(dòng)電路702a及信號(hào)線驅(qū)動(dòng)電路702b通過(guò)信號(hào)線對(duì)像素供應(yīng)圖像信號(hào)。在圖12中例示信號(hào)線驅(qū)動(dòng)電路702a通過(guò)奇數(shù)信號(hào)線對(duì)像素供應(yīng)圖像信號(hào)，而信號(hào)線驅(qū)動(dòng)電路702b通過(guò)偶數(shù)信號(hào)線對(duì)像素供應(yīng)圖像信號(hào)的情況。此外，在圖12中例示掃描線驅(qū)動(dòng)電路703a及掃描線驅(qū)動(dòng)電路703b與像素部701一起形成在襯底700上，且形成在芯片上的信號(hào)線驅(qū)動(dòng)電路702a及信號(hào)線驅(qū)動(dòng)電路702b通過(guò)TAB (Tape Automated Bonding :帶式自動(dòng)接合)法安裝在襯底700上的情況。既可以形成在芯片上的掃描線驅(qū)動(dòng)電路703a及掃描線驅(qū)動(dòng)電路703b安裝在襯底700上，又可以信號(hào)線驅(qū)動(dòng)電路702a及信號(hào)線驅(qū)動(dòng)電路702b與像素部701 —起形成在襯底700上。此外，用來(lái)安裝芯片的方法不局限于TAB法。也可以通過(guò)FPC (Flexible Printed Circuit 柔性印刷襯底)等將芯片安裝在襯底700上?；蛘?，也可以通過(guò)COF (Chip On Film :薄膜上芯片安裝)法將芯片安裝在襯底700上。因?yàn)閽呙杈€與多個(gè)像素連接，所以掃描線驅(qū)動(dòng)電路703a及掃描線驅(qū)動(dòng)電路703b需要高電流供應(yīng)能力。因此，需要增大位于掃描線驅(qū)動(dòng)電路703a及掃描線驅(qū)動(dòng)電路703b所具有的脈沖輸出電路的輸出一側(cè)的晶體管的尺寸。特別是，因?yàn)橄袼夭?01的像素?cái)?shù)的增加或像素部701的面積的增大導(dǎo)致掃描線的布線電阻的增大或連接到掃描線的負(fù)載的增大，所以為了滿足掃描線驅(qū)動(dòng)電路703a及掃描線驅(qū)動(dòng)電路703b的更高電流供應(yīng)能力，需要進(jìn)一步增大上述晶體管的尺寸。而且，當(dāng)上述晶體管的尺寸增大時(shí)，在掃描線驅(qū)動(dòng)電路703a及掃描線驅(qū)動(dòng)電路703b中用作多個(gè)晶體管的柵電極的導(dǎo)電膜的面積增大，所以容易產(chǎn)生天線效果所引起的上述布線的靜電損壞。但是，在本發(fā)明的一個(gè)方式中，多個(gè)柵電極通過(guò)設(shè)置在與上述柵電極不同的層中的導(dǎo)電膜電連接。由此，可以將用作柵電極的各導(dǎo)電膜的面積抑制為小，因此即使像素部701的像素?cái)?shù)增加或像素部701的面積增大也可以不容易產(chǎn)生天線效果所引起的靜電損壞。注意，雖然在本實(shí)施方式中說(shuō)明對(duì)掃描線驅(qū)動(dòng)電路703a及掃描線驅(qū)動(dòng)電路703b應(yīng)用根據(jù)本發(fā)明的一個(gè)方式的結(jié)構(gòu)的情況，但是也可以在本發(fā)明的一個(gè)方式中對(duì)掃描線驅(qū)動(dòng)電路702a及掃描線驅(qū)動(dòng)電路702b應(yīng)用根據(jù)本發(fā)明的一個(gè)方式的結(jié)構(gòu)。本實(shí)施方式可以與其他實(shí)施方式適當(dāng)?shù)亟M合而實(shí)施。實(shí)施方式6根據(jù)本發(fā)明的一個(gè)方式的半導(dǎo)體裝置可以用于顯示設(shè)備、個(gè)人計(jì)算機(jī)或具備記錄介質(zhì)的圖像再現(xiàn)裝置(典型為能夠再現(xiàn)記錄介質(zhì)諸如DVD (Digital Versatile Disc :數(shù)字通用磁盤(pán))等的內(nèi)容并具有顯示器以用于顯示所再現(xiàn)的圖像的裝置)。作為可以包括根據(jù)本發(fā)明的一個(gè)方式的半導(dǎo)體裝置的電子設(shè)備，可以舉出移動(dòng)電話、包括便攜式游戲機(jī)的游戲機(jī)、便攜式信息終端、電子書(shū)閱讀器、視頻攝像機(jī)及數(shù)碼相機(jī)等影像拍攝裝置、護(hù)目鏡型顯示器(頭部安裝顯示器)、導(dǎo)航系統(tǒng)、音頻再現(xiàn)裝置(汽車(chē)音響系統(tǒng)和數(shù)字音頻播放器等)、復(fù)印機(jī)、傳真機(jī)、打印機(jī)、多功能打印機(jī)、自動(dòng)柜員機(jī)(ATM)以及自動(dòng)售貨機(jī)等。在圖13A至13E中示出這些電子設(shè)備的具體例子。圖13A是一種便攜式游戲機(jī)，其包括框體5001 ;框體5002 ;顯示部5003 ;顯示部5004 ;麥克風(fēng)5005 ;揚(yáng)聲器5006 ;操作鍵5007 ;以及觸屏筆5008等。通過(guò)將根據(jù)本發(fā)明的一個(gè)方式的半導(dǎo)體裝置用于便攜式游戲機(jī)的驅(qū)動(dòng)電路、顯示部5003或顯示部5004，可以提供成品率高的便攜式游戲機(jī)。注意，雖然圖13A所示的便攜式游戲機(jī)包括兩個(gè)顯示部5003和顯示部5004，但是便攜式游戲機(jī)所包括的顯示部的數(shù)量不限于兩個(gè)。圖13B是顯示設(shè)備，其包括框體5201 ;顯示部5202 ;以及支撐臺(tái)5203等。通過(guò)將根據(jù)本發(fā)明的一個(gè)方式的半導(dǎo)體顯示裝置用于顯示設(shè)備的驅(qū)動(dòng)電路或顯示部5202，可以提供成品率高的顯示設(shè)備。另外，顯示設(shè)備包括用于個(gè)人計(jì)算機(jī)、TV播放接收、廣告顯示等的所有信息顯示用顯示設(shè)備。圖13C是筆記本式個(gè)人計(jì)算機(jī)，其包括框體5401 ;顯示部5402 ;鍵盤(pán)5403 ;以及定位裝置5404等。通過(guò)將根據(jù)本發(fā)明的一個(gè)方式的半導(dǎo)體顯示裝置用于筆記本式個(gè)人計(jì)算機(jī)的驅(qū)動(dòng)電路或顯示部5402，可以提供成品率高的筆記本式個(gè)人計(jì)算機(jī)。圖13D是便攜式信息終端，其包括第一框體5601 ;第二框體5602 ;第一顯不部5603 ;第二顯示部5604 ;連接部5605 ；以及操作鍵5606等。第一顯示部5603設(shè)置在第一框體5601中，第二顯不部5604設(shè)置在第二框體5602中。而且,第一框體5601和第二框體5602由連接部5605連接，由連接部5605可以改變第一框體5601和第二框體5602之間的角度。第一顯示部5603的映像也可以根據(jù)連接部5605所形成的第一框體5601和第二框體5602之間的角度切換。此外，也可以將附加有作為位置輸入裝置的功能的半導(dǎo)體顯示裝置用于第一顯示部5603和第二顯示部5604中的至少一個(gè)。另外，可以通過(guò)在半導(dǎo)體顯示裝置設(shè)置觸摸屏附加作為位置輸入裝置的功能。或者，還可以通過(guò)將被稱為光傳感器的光電轉(zhuǎn)換元件設(shè)置在半導(dǎo)體顯示裝置的像素部中附加作為位置輸入裝置的功能。通過(guò)將根據(jù)本發(fā)明的一個(gè)方式的半導(dǎo)體裝置用于便攜式信息終端的驅(qū)動(dòng)電路、第一顯示部5603或第二顯示部5604，可以提供成品率高的便攜式信息終端。圖13E是移動(dòng)電話，其包括框體5801 ;顯示部5802 ;聲音輸入部5803 ;聲音輸出部5804 ;操作鍵5805 ;以及光接收部5806等。通過(guò)將由光接收部5806接收的光轉(zhuǎn)換為電信號(hào)，可以提取外部的圖像。通過(guò)將根據(jù)本發(fā)明的一個(gè)方式的半導(dǎo)體裝置用于移動(dòng)電話的驅(qū)動(dòng)電路或顯示部5802，可以提供成品率高的移動(dòng)電話。本實(shí)施方式可以與其他實(shí)施方式適當(dāng)?shù)亟M合而實(shí)施。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括 對(duì)布線供應(yīng)電位的電路，該電路包括所述電位的輸出一側(cè)的第一晶體管及第二晶體管， 其中，所述第一晶體管的柵電極及所述第二晶體管的柵電極在其間有空間地設(shè)置在層中， 所述第一晶體管的溝道長(zhǎng)度與溝道寬度之間的比例大于所述第二晶體管的溝道長(zhǎng)度與溝道寬度之間的比例， 并且，所述第一晶體管的所述柵電極通過(guò)設(shè)置在與形成有所述第一晶體管的所述柵電極及所述第二晶體管的所述柵電極的層不同的層中的導(dǎo)電膜電連接到所述第二晶體管的所述柵電極。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述第一晶體管的半導(dǎo)體膜和所述第二晶體管的半導(dǎo)體膜分別包括氧化物半導(dǎo)體或非晶硅。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述第一晶體管的所述溝道長(zhǎng)度與所述溝道寬度之間的所述比例比所述第二晶體管的溝道長(zhǎng)度與所述溝道寬度之間的所述比例大兩倍以上。
4.一種半導(dǎo)體裝置，包括 對(duì)布線供應(yīng)電位的電路，該電路包括所述電位的輸出一側(cè)的第一晶體管及第二晶體管， 其中，所述第一晶體管的柵電極及所述第二晶體管的柵電極在其間有空間地設(shè)置在層中， 所述第一晶體管的溝道長(zhǎng)度與溝道寬度之間的比例大于所述第二晶體管的溝道長(zhǎng)度與溝道寬度之間的比例， 并且，所述第一晶體管的所述柵電極通過(guò)設(shè)置在與形成有所述第一晶體管的源電極和漏電極及所述第二晶體管的源電極和漏電極的層相同的層中的導(dǎo)電膜電連接到所述第二晶體管的所述柵電極。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其中所述第一晶體管的半導(dǎo)體膜和所述第二晶體管的半導(dǎo)體膜分別包括氧化物半導(dǎo)體或非晶硅。
6.一種半導(dǎo)體裝置，包括 多個(gè)像素；以及 對(duì)所述多個(gè)像素通過(guò)布線供應(yīng)電位的電路，該電路至少包括所述電位的輸出一側(cè)的第一晶體管及第二晶體管， 其中，所述第一晶體管的柵電極及所述第二晶體管的柵電極在其間有空間地設(shè)置在層中， 所述第一晶體管的溝道長(zhǎng)度與溝道寬度之間的比例大于所述第二晶體管的溝道長(zhǎng)度與溝道寬度之間的比例， 并且，所述第一晶體管的所述柵電極和所述第二晶體管的所述柵電極通過(guò)設(shè)置在與形成有所述第一晶體管的所述柵電極及所述第二晶體管的所述柵電極的層不同的層中的導(dǎo)電膜電連接。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其中所述第一晶體管的半導(dǎo)體膜和所述第二晶體管的半導(dǎo)體膜分別包括氧化物半導(dǎo)體或非晶硅。
8.一種半導(dǎo)體裝置，包括 多個(gè)像素；以及 對(duì)所述多個(gè)像素通過(guò)布線供應(yīng)電位的電路，該電路包括所述電位的輸出一側(cè)的第一晶體管及第二晶體管， 其中，所述第一晶體管的柵電極及所述第二晶體管的柵電極在其間有空間地設(shè)置在層中， 所述第一晶體管的溝道長(zhǎng)度與溝道寬度之間的比例大于所述第二晶體管的溝道長(zhǎng)度與溝道寬度之間的比例， 并且，所述第一晶體管的所述柵電極通過(guò)設(shè)置在與形成有所述第一晶體管的源電極和漏電極及所述第二晶體管的源電極和漏電極的層相同的層中的導(dǎo)電膜電連接到所述第二晶體管的所述柵電極。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其中所述第一晶體管的半導(dǎo)體膜和所述第二晶體管的半導(dǎo)體膜分別包括氧化物半導(dǎo)體或非晶硅。
10.一種半導(dǎo)體裝置，包括 多個(gè)像素；以及 對(duì)掃描線供應(yīng)電位來(lái)選擇所述多個(gè)像素的掃描線驅(qū)動(dòng)電路，該掃描線驅(qū)動(dòng)電路至少包括所述電位的輸出一側(cè)的第一晶體管及第二晶體管， 其中，所述第一晶體管的柵電極及所述第二晶體管的柵電極在其間有空間地設(shè)置在層中， 所述第一晶體管的溝道長(zhǎng)度與溝道寬度之間的比例大于所述第二晶體管的溝道長(zhǎng)度與溝道寬度之間的比例， 并且，所述第一晶體管的所述柵電極通過(guò)設(shè)置在與形成有所述第一晶體管的所述柵電極及所述第二晶體管的所述柵電極的層不同的層中的導(dǎo)電膜電連接到所述第二晶體管的所述柵電極。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置，其中所述第一晶體管的半導(dǎo)體膜和所述第二晶體管的半導(dǎo)體膜分別包括氧化物半導(dǎo)體或非晶硅。
12.—種半導(dǎo)體裝置，包括 多個(gè)像素；以及 通過(guò)對(duì)掃描線供應(yīng)電位選擇所述多個(gè)像素的掃描線驅(qū)動(dòng)電路，該掃描線驅(qū)動(dòng)電路包括所述電位的輸出一側(cè)的第一晶體管及第二晶體管， 其中，所述第一晶體管的柵電極及所述第二晶體管的柵電極在其間有空間地設(shè)置在層中， 所述第一晶體管的溝道長(zhǎng)度與溝道寬度之間的比例大于所述第二晶體管的溝道長(zhǎng)度與溝道寬度之間的比例， 并且，所述第一晶體管的所述柵電極通過(guò)設(shè)置在形成有與所述第一晶體管的源電極和漏電極及所述第二晶體管的源電極和漏電極的層相同的層中的導(dǎo)電膜電連接到所述第二晶體管的所述柵電極。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其中所述第一晶體管的半導(dǎo)體膜和所述第二晶體管的半導(dǎo)體膜分別包括氧化物半導(dǎo)體或非晶硅。
14.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述第一晶體管的氧化物半導(dǎo)體膜及所述第二晶體管的氧化物半導(dǎo)體膜分別包含銦、鎵及鋅。
15.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其中所述第一晶體管的氧化物半導(dǎo)體膜及所述第二晶體管的氧化物半導(dǎo)體膜分別包含銦、鎵及鋅。
全文摘要
本發(fā)明的一個(gè)方式提供一種能夠防止靜電破壞所引起的成品率的降低的半導(dǎo)體裝置，其中，對(duì)掃描線供應(yīng)用來(lái)選擇多個(gè)像素的信號(hào)的掃描線驅(qū)動(dòng)電路包括生成上述信號(hào)的移位寄存器，并且，在上述移位寄存器中將用作多個(gè)晶體管的柵電極的一個(gè)導(dǎo)電膜分割為多個(gè)，由形成在與上述被分割的導(dǎo)電膜不同的層中的導(dǎo)電膜使上述被分割的導(dǎo)電膜彼此電連接。上述多個(gè)晶體管包括移位寄存器的輸出一側(cè)的晶體管。
文檔編號(hào)H01L29/78GK103035192SQ20121037880
公開(kāi)日2013年4月10日 申請(qǐng)日期2012年10月8日 優(yōu)先權(quán)日2011年10月7日
發(fā)明者坂倉(cāng)　真之, 后藤　裕吾, 三宅　博之, 黑崎　大輔 申請(qǐng)人:株式會(huì)社半導(dǎo)體能源研究所