專利名稱：一種氧化物半導(dǎo)體薄膜晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及ー種氧化物半導(dǎo)體薄膜晶體管，屬于平板顯示領(lǐng)域。
背景技術(shù)：
薄膜晶體管(薄膜晶體管)作為平板顯示器的有源驅(qū)動器件，成為平板顯示領(lǐng)域的關(guān)鍵技術(shù)。氧化物半導(dǎo)體(如IGZ0，AZ 0，GZ0，Zn0等)薄膜晶體管以其高透明性、高遷移率、高電流開關(guān)比、低エ藝溫度以及簡單的制造エ藝等優(yōu)點(diǎn)，擁有很好的發(fā)展前景，能夠用在高性能TFT-IXD或AMOLED顯示屏上。然而，目前的氧化物半導(dǎo)體薄膜晶體管在工作中(如恒壓或恒流模式下)其閾值電壓隨時間的推移容易產(chǎn)生漂移，從而影響了閾值電壓的穩(wěn)定性，進(jìn)而造成對顯示器像素明亮程度的不良影響。研究發(fā)現(xiàn)，載流子的濃度對閾值電壓的影響很大，傳統(tǒng)的氧化物半導(dǎo)體源電極和漏電極與氧化物半導(dǎo)體溝道層的接觸都是歐姆接觸，氧化物半導(dǎo)體(通常是η型半導(dǎo)體)表面形成的是負(fù)的空間電荷區(qū)，電場方向由表面指向體內(nèi)，表面電子濃度比體內(nèi)大得多，所以源極勢壘區(qū)是ー個高電導(dǎo)區(qū)域。該薄膜晶體管工作時飽和電流由漏端傳導(dǎo)溝道的夾斷(pinch-off)決定，載流子濃度大，從而増大了對閾值電壓的影響，進(jìn)而影響了氧化物半導(dǎo)體薄膜晶體管的工作穩(wěn)定性。

發(fā)明內(nèi)容
因此，本發(fā)明要解決的技術(shù)問題在于提供一種通過降低工作時載流子濃度來提高工作穩(wěn)定性的氧化物半導(dǎo)體薄膜晶體管。本發(fā)明要解決的另一個技術(shù)問題在于提供ー種一致性較高的氧化物半導(dǎo)體薄膜
晶體管。為此，本發(fā)明提供ー種氧化物半導(dǎo)體薄膜晶體管，包括基板和順次設(shè)置在所述基板上的柵電極、絕緣介質(zhì)層以及氧化物半導(dǎo)體溝道層，所述絕緣介質(zhì)層使得所述柵電極和所述氧化物半導(dǎo)體溝道層絕緣，所述氧化物半導(dǎo)體溝道層的上表面設(shè)置漏電極和源電極，所述漏電極和所述源電極之間的間隙為Cl1，所述源電極與所述柵極在水平方向上的重疊區(qū)域的長度為d2，所述源電極與所述氧化物半導(dǎo)體溝道層間的接觸是肖特基接觸，所述漏電極與所述氧化物半導(dǎo)體溝道層間的接觸是歐姆接觸。所述漏電極和所述源電極之間的間隙Cl1的范圍是I 20 μ m。在所述源電極和所述漏電極之間位于所述氧化物半導(dǎo)體溝道層上的位置設(shè)置與所述半導(dǎo)體氧化物溝道層貼合的刻蝕阻擋層，所述刻蝕阻擋層(301)的長度比所述源電極和所述漏電極之間的間隙Cl1大I 5um。所述刻蝕阻擋層為背溝道刻蝕型結(jié)構(gòu)或阻擋刻蝕型結(jié)構(gòu)中的ー種。所述刻蝕阻擋層與所述氧化物半導(dǎo)體溝道層貼合的另一面設(shè)置鈍化層。所述鈍化層的厚度為100_400nm。
所述基板由單晶硅、玻璃或者柔性襯底制成。在所述基板和所述柵極之間設(shè)置ー層緩沖層。所述緩沖層的厚度為100_400nm。所述緩沖層由SiO2和/或Si3N4組成。所述柵電極由Mo、MoW、n++Si、T、Al或者ITO中的任ー種制成。所述絕緣介質(zhì)層由SiO2、Si3N4或Al2O3中的ー種或多種制成。所述氧化物半導(dǎo)體溝道層由IGZO、IG0、ΖΤ0, GZO、ZnO, ln203、Cu2O或SnO2中的一種或多種制成。所述刻蝕阻擋層由Si02、Si3N4, TiO2^Al2O3或ZTSO中的ー種或多種制成。 所述源電極與所述柵極在水平方向上的重疊區(qū)域的長度d2的范圍是3-20 μ m。所述漏電極與所述柵電極在水平方向上的重疊區(qū)域的長度范圍是0-3 μ m。所述氧化物半導(dǎo)體溝道層可以為η型溝道或者P型溝道。源、漏電極的選擇根據(jù)表I所示。如果和η型氧化物半導(dǎo)體形成歐姆接觸，需要選擇功函數(shù)比η型氧化物半導(dǎo)體低的金屬做為漏電扱；選擇功函數(shù)比半導(dǎo)體高的金屬做為源電極，從而和半導(dǎo)體之間形成肖特基接觸。對P型氧化物半導(dǎo)體而言，源、漏金屬電極的選擇和η型的相反。本發(fā)明中，化學(xué)式中的I表示In元素,G表示Ga元素,Z表示Zn元素,O表示氧元素，T表示Sn元素。本發(fā)明提供的氧化物半導(dǎo)體薄膜晶體管具有以下優(yōu)點(diǎn)I.本發(fā)明提供的氧化物半導(dǎo)體薄膜晶體管，包括基板和順次設(shè)置在所述基板上的柵電極、絕緣介質(zhì)層以及氧化物半導(dǎo)體溝道層，所述絕緣介質(zhì)層使得所述柵電極和所述氧化物半導(dǎo)體溝道層絕緣，所述氧化物半導(dǎo)體溝道層的上表面設(shè)置漏電極和源電極，所述漏電極和所述源電極之間的間隙為Cl1，所述源電極與所述柵電極在水平方向上的重疊區(qū)域的長度為d2，所述源電極與所述氧化物半導(dǎo)體溝道層間的接觸是肖特基接觸，所述漏電極與所述氧化物半導(dǎo)體溝道層間的接觸是歐姆接觸。薄膜晶體管中載流子運(yùn)輸、開電流和飽和電流主要由反向偏壓的源極勢壘控制。本發(fā)明中，由于所述源電極與所述氧化物半導(dǎo)體(通常是η型)溝道層間的接觸是肖特基接觸，在半導(dǎo)體表面形成一個正的空間電荷區(qū)，其中電場方向由體內(nèi)指向表面，它使半導(dǎo)體表面電子能量高于體內(nèi)，能帶向上彎曲，即形成表面勢壘，在勢壘區(qū)中，空間電荷主要由電離施主形成，電子濃度比體內(nèi)小很多，因此是ー個高阻區(qū)域，該薄膜晶體管工作時載流子濃度比源/溝道、漏/溝道全是歐姆接觸的晶體管低得多，因此本發(fā)明提供的氧化物半導(dǎo)體薄膜晶體管的穩(wěn)定性較高。2.本發(fā)明提供的氧化物半導(dǎo)體薄膜晶體管，由于新結(jié)構(gòu)的幾何特征和工作原理，本發(fā)明提供的氧化物半導(dǎo)體薄膜晶體管可以在短溝道和厚的柵介質(zhì)層條件下工作，使得所述氧化物半導(dǎo)體薄膜晶體管的傳輸電流受短溝道效應(yīng)影響小，從而使得本發(fā)明提供的氧化物半導(dǎo)體薄膜晶體管的一致性較高。


圖I是本發(fā)明提供的不具有刻蝕阻擋層的氧化物半導(dǎo)體薄膜晶體管的結(jié)構(gòu)示意圖；圖2是本發(fā)明提供的具有刻蝕阻擋層的氧化物半導(dǎo)體薄膜晶體管的結(jié)構(gòu)示意圖。
圖中附圖標(biāo)記表示為101-基板；102_柵極；103_絕緣介質(zhì)層；104-氧化物半導(dǎo)體溝道層；201_漏電極；202-源電極；301-刻蝕阻擋層。
具體實(shí)施例方式本發(fā)明的核心目的在于提供一種通過調(diào)控載流子濃度來提高工作穩(wěn)定性的氧化物半導(dǎo)體薄膜晶體管。 圖I是本發(fā)明提供的不具有刻蝕阻擋層的氧化物半導(dǎo)體薄膜晶體管的結(jié)構(gòu)示意圖，圖2是本發(fā)明提供的具有刻蝕阻擋層的氧化物半導(dǎo)體薄膜晶體管的結(jié)構(gòu)示意圖，下面將給出實(shí)施例，并結(jié)合附圖具體解釋本發(fā)明的技術(shù)方案，實(shí)施例中氧化物半導(dǎo)體(η型和P型)和金屬電極之間形成歐姆接觸(反阻擋層)或肖特基接觸(阻擋層)的條件如表I所示，其中Wm和Ws分別是金屬和半導(dǎo)體的功函數(shù)。各種金屬元素的功函數(shù)如表2給出。實(shí)施例I如圖2所示，本實(shí)施例提供ー種氧化物半導(dǎo)體薄膜晶體管，包括基板101和順次設(shè)置在所述基板101上的柵電極102、絕緣介質(zhì)層103以及氧化物半導(dǎo)體溝道層104，所述絕緣介質(zhì)層103使得所述柵電極102和所述氧化物半導(dǎo)體溝道層104絕緣，所述氧化物半導(dǎo)體溝道層104的上表面設(shè)置漏電極201和源電極202，所述漏電極201和所述源電極202之間的間隙為Cl1，所述源電極202與所述柵極102在水平方向上的重疊區(qū)域的長度為d2，所述源電極202與所述氧化物半導(dǎo)體溝道層104間的接觸是肖特基接觸，所述漏電極201與所述氧化物半導(dǎo)體溝道層104間的接觸是歐姆接觸。為了便于在柵極102和源電極202之間形成電場，從而利于載流子輸運(yùn)，所述源電極202與所述柵極102在水平方向上的重疊區(qū)域的長度d2的范圍是3-20 μ m，本實(shí)施例中，d2 為 3 μ m。本發(fā)明中，所述漏電極201和所述源電極202之間的間隙Cl1的范圍是I 20 μ m，在本實(shí)施例中，所述漏電極201和所述源電極202之間的間隙Cl1為I μ m。本實(shí)施例中，在所述源電極202和所述漏電極201之間位于所述氧化物半導(dǎo)體溝道層104上的位置設(shè)置與所述半導(dǎo)體氧化物溝道層104貼合的刻蝕阻擋層301，所述刻蝕阻擋層301的長度比源電極202和所述漏電極201之間的間隙Cl1大I μ m，即所述刻蝕阻擋層301的長度為2μπι。為了滿足本發(fā)明的核心目的，所述刻蝕阻擋層301的長度比源電極202和所述漏電極201之間的間隙Cl1大1-5 μ m吋，都能本發(fā)明的設(shè)計(jì)要求。本實(shí)施例中，所述氧化物半導(dǎo)體薄膜晶體管為刻蝕阻擋型結(jié)構(gòu)。本實(shí)施例中，所述刻蝕阻擋層301由SiO2制成，需要說明的是，對于實(shí)現(xiàn)本發(fā)明的核心目的來說，所述刻蝕阻擋層301的材料不構(gòu)成限制，所述刻蝕阻擋層301還可以由Si3N4、TiO2或Al2O3中的ー種或多種制成。本實(shí)施例中，所述刻蝕阻擋層301與所述氧化物半導(dǎo)體溝道層104貼合的另一面設(shè)置鈍化層，所述鈍化層的厚度為lOOnm，對于實(shí)現(xiàn)本發(fā)明的核心目的來說，所述鈍化層的厚度為100-400nm時都能滿足設(shè)計(jì)要求。需要說明的是，在本實(shí)施例中，為了實(shí)現(xiàn)本發(fā)明的核心目的來說，所述刻蝕阻擋層301不是必需的，如圖I所示的氧化物半導(dǎo)體薄膜晶體管就不具有所述刻蝕阻擋層301。
本實(shí)施例中，所述基板101由硅制成，當(dāng)然，所述基板101還可以采用玻璃或者柔 性襯底制成，在本發(fā)明中柔性襯底可以是polyimide (聚酰亞胺)、PET (聚對苯二甲酸乙二 醇酯)、PEN (聚萘二甲酸乙二醇酯)、PES (聚對苯二乙基砜)或Parylene (對二甲苯聚合物)
坐 寸。本實(shí)施例中，在所述基板101和所述柵極102之間設(shè)置一層緩沖層，所述緩沖層 的厚度為lOOnm，當(dāng)然，為滿足本發(fā)明的核心目的，所述緩沖層的厚度設(shè)置在100-400nm之 間時都能滿足設(shè)計(jì)要求。在本實(shí)施例中，所述緩沖層Si02單獨(dú)制成，所述緩沖層還可以由 Si3N4單獨(dú)制成，或者由Si02和Si3N4共同制成。本實(shí)施例中，所述柵電極102由Mo制成，其還可以由MoW、n++Si、T、Al或者IT0中 的任一種制成。本實(shí)施例中，所述絕緣介質(zhì)層103由Si02制成，其還可以由ZTS0、Si3N4或A1203中 的一種或多種制成，由PECVD、濺射或ALD (原子層沉積)的方法制備而成。本實(shí)施例中，所述氧化物半導(dǎo)體溝道層104由IG0Z制成，其還可以由IGO、ZT0、 GZO、ZnO、ln203、Cu20或Sn02中的一種或多種制成。所述氧化物半導(dǎo)體溝道層104為n型 溝道。所述氧化物半導(dǎo)體溝道層104—般采用濺射的方式形成。本實(shí)施例中，所述漏電極201與所述柵電極102在水平方向上的重疊區(qū)域的長度 是3 y m，對于本發(fā)明而言，所述漏電極201與所述柵電極102在水平方向上的重疊區(qū)域的長 度范圍是0-3iim。實(shí)施例2如圖2所示，本實(shí)施例提供一種氧化物半導(dǎo)體薄膜晶體管，包括基板101和順次設(shè) 置在所述基板101上的柵電極102、絕緣介質(zhì)層103以及氧化物半導(dǎo)體溝道層104，所述絕 緣介質(zhì)層103使得所述柵電極102和所述氧化物半導(dǎo)體溝道層104絕緣，所述氧化物半導(dǎo) 體溝道層104的上表面設(shè)置漏電極201和源電極202，所述漏電極201和所述源電極202之 間的間隙為屯，所述源電極202與所述柵極102在水平方向上的重疊區(qū)域的長度為d2，所述 源電極202與所述氧化物半導(dǎo)體溝道層104間的接觸是肖特基接觸，所述漏電極201與所 述氧化物半導(dǎo)體溝道層104間的接觸是歐姆接觸。為了便于在柵極102和源電極202之間形成電場，從而利于載流子輸運(yùn)，所述源電 極202與所述柵極102在水平方向上的重疊區(qū)域的長度d2的范圍是3-20 u m，本實(shí)施例中， d2 為 20 u m。本發(fā)明中，所述漏電極201和所述源電極202之間的間隙屯的范圍是1 20 ii m， 在本實(shí)施例中，所述漏電極201和所述源電極202之間的間隙屯為20 y m。本實(shí)施例中，在所述源電極202和所述漏電極201之間位于所述氧化物半導(dǎo)體溝 道層104上的位置設(shè)置與所述半導(dǎo)體氧化物溝道層104貼合的刻蝕阻擋層301，所述刻蝕 阻擋層301的長度比源電極202和所述漏電極201之間的間隙屯大5 y m，即所述刻蝕阻擋 層301的長度為25 u m。為了滿足本發(fā)明的核心目的，所述刻蝕阻擋層301的長度比源電極 202和所述漏電極201之間的間隙屯大1-5 y m時，都能本發(fā)明的設(shè)計(jì)要求。本實(shí)施例中，所述氧化物半導(dǎo)體薄膜晶體管為刻蝕阻擋型結(jié)構(gòu)。本實(shí)施例中，所述刻蝕阻擋層301由Si3N4制成，需要說明的是，對于實(shí)現(xiàn)本發(fā)明 的核心目的來說，所述刻蝕阻擋層301的材料不構(gòu)成限制，所述刻蝕阻擋層301還可以由Si02、Ti02*Al203中的一種或多種制成。本實(shí)施例中，所述刻蝕阻擋層301與所述氧化物半導(dǎo)體溝道層104貼合的另一面 設(shè)置鈍化層，所述鈍化層的厚度為400nm，對于實(shí)現(xiàn)本發(fā)明的核心目的來說，所述鈍化層的 厚度為100-400nm時都能滿足設(shè)計(jì)要求。需要說明的是，在本實(shí)施例中，為了實(shí)現(xiàn)本發(fā)明的核心目的來說，所述刻蝕阻擋層 301不是必需的，如圖1所示的氧化物半導(dǎo)體薄膜晶體管就不具有所述刻蝕阻擋層301。本實(shí)施例中，所述基板101由玻璃制成，當(dāng)然，所述基板101還可以采用硅或者柔 性襯底制成，在本發(fā)明中柔性襯底可以是polyimide (聚酰亞胺)、PET (聚對苯二甲酸乙二 醇酯)、PEN (聚萘二甲酸乙二醇酯)、PES (聚對苯二乙基砜)或Parylene (對二甲苯聚合物)
坐 寸。本實(shí)施例中，在所述基板101和所述柵極102之間設(shè)置一層緩沖層，所述緩沖層 的厚度為400nm，當(dāng)然，為滿足本發(fā)明的核心目的，所述緩沖層的厚度設(shè)置在100_400nm之 間時都能滿足設(shè)計(jì)要求。在本實(shí)施例中，所述緩沖層Si3N4單獨(dú)制成，所述緩沖層還可以由 Si02單獨(dú)制成，或者由Si02和Si3N4共同制成。本實(shí)施例中，所述柵電極102由A1制成，其還可以由此101、11++51、1'或者IT0中 的任一種制成。 本實(shí)施例中，所述絕緣介質(zhì)層103由Si3N4制成，其還可以由ZTSO、Si02或A1203中 的一種或多種制成，由PECVD、濺射或ALD (原子層沉積)的方法制備而成。本實(shí)施例中，所述氧化物半導(dǎo)體溝道層104由ZnO制成，其還可以由IG0、ZT0、GZ0、 IG0Z、In203、Cu20或Sn02中的一種或多種制成。所述氧化物半導(dǎo)體溝道層104為n型溝道。 所述氧化物半導(dǎo)體溝道層104 —般采用濺射的方式形成。本實(shí)施例中，所述漏電極201與所述柵電極102在水平方向上的重疊區(qū)域的長度 是1.5 ym，對于本發(fā)明而言，所述漏電極201與所述柵電極102在水平方向上的重疊區(qū)域的 長度范圍是0-3iim。實(shí)施例3如圖2所示，本實(shí)施例提供一種氧化物半導(dǎo)體薄膜晶體管，包括基板101和順次設(shè) 置在所述基板101上的柵電極102、絕緣介質(zhì)層103以及氧化物半導(dǎo)體溝道層104，所述絕 緣介質(zhì)層103使得所述柵電極102和所述氧化物半導(dǎo)體溝道層104絕緣，所述氧化物半導(dǎo) 體溝道層104的上表面設(shè)置漏電極201和源電極202，所述漏電極201和所述源電極202之 間的間隙為屯，所述源電極202與所述柵極102在水平方向上的重疊區(qū)域的長度為d2，所述 源電極202與所述氧化物半導(dǎo)體溝道層104間的接觸是肖特基接觸，所述漏電極201與所 述氧化物半導(dǎo)體溝道層104間的接觸是歐姆接觸。為了便于在柵極102和源電極202之間形成電場，從而利于載流子輸運(yùn)，所述源電 極202與所述柵極102在水平方向上的重疊區(qū)域的長度d2的范圍是3-20 u m，本實(shí)施例中， d2 為 10 u m。本發(fā)明中，所述漏電極201和所述源電極202之間的間隙屯的范圍是1 20 ii m， 在本實(shí)施例中，所述漏電極201和所述源電極202之間的間隙屯為15 y m。本實(shí)施例中，在所述源電極202和所述漏電極201之間位于所述氧化物半導(dǎo)體溝 道層104上的位置設(shè)置與所述半導(dǎo)體氧化物溝道層104貼合的刻蝕阻擋層301，所述刻蝕阻擋層301的長度比源電極202和所述漏電極201之間的間隙屯大3 y m，即所述刻蝕阻擋 層301的長度為lSym。為了滿足本發(fā)明的核心目的，所述刻蝕阻擋層301的長度比源電極 202和所述漏電極201之間的間隙屯大1-5 y m時，都能本發(fā)明的設(shè)計(jì)要求。本實(shí)施例中，所述氧化物半導(dǎo)體薄膜晶體管為刻蝕阻擋型結(jié)構(gòu)。本實(shí)施例中，所述刻蝕阻擋層301由Ti02制成，需要說明的是，對于實(shí)現(xiàn)本發(fā)明 的核心目的來說，所述刻蝕阻擋層301的材料不構(gòu)成限制，所述刻蝕阻擋層301還可以由 Si02、Si3N4或A1203中的一種或多種制成。本實(shí)施例中，所述刻蝕阻擋層301與所述氧化物半導(dǎo)體溝道層104貼合的另一面 設(shè)置鈍化層，所述鈍化層的厚度為200nm，對于實(shí)現(xiàn)本發(fā)明的核心目的來說，所述鈍化層的 厚度為100-400nm時都能滿足設(shè)計(jì)要求。需要說明的是，在本實(shí)施例中，為了實(shí)現(xiàn)本發(fā)明的核心目的來說，所述刻蝕阻擋層 301不是必需的，如圖1所示的氧化物半導(dǎo)體薄膜晶體管就不具有所述刻蝕阻擋層301。本實(shí)施例中，所述基板101由PET制成，當(dāng)然，所述基板101還可以采用硅、玻璃或 者其他柔性襯底制成，在本發(fā)明中其他柔性襯底可以是polyimide (聚酰亞胺)、PET (聚對 苯二甲酸乙二醇酯)、PEN (聚萘二甲酸乙二醇酯)、PES (聚對苯二乙基砜)或Parylene (對 二甲苯聚合物)等。本實(shí)施例中，在所述基板101和所述柵極102之間設(shè)置一層緩沖層，所述緩沖層的 厚度為200nm，當(dāng)然，為滿足本發(fā)明的核心目的，所述緩沖層的厚度設(shè)置在100_400nm之間 時都能滿足設(shè)計(jì)要求。在本實(shí)施例中，所述緩沖層由3102和5“隊(duì)共同制成，所述緩沖層還 可以由Si02或Si3N4單獨(dú)制成。本實(shí)施例中，所述柵電極102由11'0制成，其還可以由此101、11++51、1'或者41中 的任一種制成。本實(shí)施例中，所述絕緣介質(zhì)層103由A1203制成，其還可以由ZTS0、Si02*Si3N4中 的一種或多種制成，由PECVD、濺射或ALD (原子層沉積)的方法制備而成。本實(shí)施例中，所述氧化物半導(dǎo)體溝道層104由Sn02制成，其還可以由IGO、ZT0、 GZO、IGOZ、ln203、Cu20或ZnO中的一種或多種制成。所述氧化物半導(dǎo)體溝道層104為n型 溝道。所述氧化物半導(dǎo)體溝道層104 —般由濺射的方法制備而成。本實(shí)施例中，所述漏電極201與所述柵電極102在水平方向上的重疊區(qū)域的長度 是Oym，對于本發(fā)明而言，所述漏電極201與所述柵電極102在水平方向上的重疊區(qū)域的長 度范圍是0-3iim。實(shí)施例4如圖1所示，本實(shí)施例提供一種氧化物半導(dǎo)體薄膜晶體管，包括基板101和順次設(shè) 置在所述基板101上的柵電極102、絕緣介質(zhì)層103以及氧化物半導(dǎo)體溝道層104，所述絕 緣介質(zhì)層103使得所述柵電極102和所述氧化物半導(dǎo)體溝道層104絕緣，所述氧化物半導(dǎo) 體溝道層104的上表面設(shè)置漏電極201和源電極202，所述漏電極201和所述源電極202之 間的間隙為屯，所述源電極202與所述柵極102在水平方向上的重疊區(qū)域的長度為d2，所述 源電極202與所述氧化物半導(dǎo)體溝道層104間的接觸是肖特基接觸，所述漏電極201與所 述氧化物半導(dǎo)體溝道層104間的接觸是歐姆接觸。為了便于在柵極102和源電極202之間形成電場，從而利于載流子輸運(yùn)，所述源電m 202102d2 tJf lIJé 3-20 Ud2 % 3 u nio
^^0J^,^ííüH2O1 íP^íííJm2O2 |'0]0^|'0]íí dt ftOTJé 1 ~ 20 u m,
201 mff ê-M^U 202 W dX^lnm
101 ê , 3IJ 101 3￡nTt TO ü^#^ êM/ , ^a0J^mtêM/ nT^^polyimide ( )> PETI Ih)>PEN (|^^^ @iZi^I|l0)>PES^ZiSPi) gg Parylene (X^H M'n^))
^F =101 M 102 Z Jf S—MMWM, ff ièMWMlOOnm, 100-400nm
Si02 Si3N4 1 , ^#ê Si02 fR Si3N4 ^]^o102 éMo ,^aS T^éMoff,n++Si,T,Al ITO ^ tJfé—ft 0103 ê Si02 , nT^ê ZTS0,Si3N4 ^A1203 4* tJ—ê PECVD.iifM ALD( üCiM / fR ) atJ^ i ü^-M^Co104 ê IG0Z $!)/&, ￡&omê IGO, ZTO,GZ0> Zn0> ln203> Cu20 & Sn02 4* f —Sfatti MM 104 % n M^ito 104—201102 &7K^7jfà±tflMê:^.iàtfl k&^3nm, X T^BJM m, raü M 201 102
it SI ; : 0-3 u rrio5iloi mWXik
i i oi ±w# 102 AmiYJkm 1031104 ,pmm
103fiJfittll 102104 0&Wi,B Jê$ /ik%￥'^fà'i li M 104 ^flüfi M 201 m m M 202, ^f íüü M 201 W i&M M 202 Z% d1, iJIM202 % ti 102^7-Kiz^^±WMftEJ|!cW^ d2,^ üH 202104 i<]|ttê'l#Sli,Mili 201104
^TigT M 102 H 202 ZfàMfà^,
m 202 ^ìftmi 102d23-20 u
d2 % 20 il nio
^^0J^,^ííüH2O1 íP^íííJm2O2 |'0]0^|'0]íí dt ftOTJé 1 ~ 20 u m,
201 mff ê-M^U 202 W d, % 20 u m0101101
êM/ , ^a0J^mtêM/ nT^^polyimide ( )> PETI Ih)>PEN (|^^^ @iZi^I|l0)>PES^ZiSPi) gg Parylene (X^H M'n^)
^h
本實(shí)施例中，在所述基板101和所述柵極102之間設(shè)置一層緩沖層，所述緩沖層 的厚度為400nm，當(dāng)然，為滿足本發(fā)明的核心目的，所述緩沖層的厚度設(shè)置在100_400nm之 間時都能滿足設(shè)計(jì)要求。在本實(shí)施例中，所述緩沖層Si3N4單獨(dú)制成，所述緩沖層還可以由 Si02單獨(dú)制成，或者由Si02和Si3N4共同制成。本實(shí)施例中，所述柵電極102由A1制成，其還可以由此101、11++51、1'或者IT0中 的任一種制成。本實(shí)施例中，所述絕緣介質(zhì)層103由Si3N4制成，其還可以由ZTS0、Si02或么1203中 的一種或多種制成，由PECVD、濺射或ALD (原子層沉積)的方法制備而成。本實(shí)施例中，所述氧化物半導(dǎo)體溝道層104由ZnO制成，其還可以由IG0、ZT0、GZ0、 IG0Z、In203、Cu20或Sn02中的一種或多種制成。所述氧化物半導(dǎo)體溝道層104為n型溝道。 所述氧化物半導(dǎo)體溝道層104 —般采用濺射的方式形成。本實(shí)施例中，所述漏電極201與所述柵電極102在水平方向上的重疊區(qū)域的長度 是1.5 ym，對于本發(fā)明而言，所述漏電極201與所述柵電極102在水平方向上的重疊區(qū)域的 長度范圍是0-3iim。實(shí)施例6如圖1所示，本實(shí)施例提供一種氧化物半導(dǎo)體薄膜晶體管，包括基板101和順次設(shè) 置在所述基板101上的柵電極102、絕緣介質(zhì)層103以及氧化物半導(dǎo)體溝道層104，所述絕 緣介質(zhì)層103使得所述柵電極102和所述氧化物半導(dǎo)體溝道層104絕緣，所述氧化物半導(dǎo) 體溝道層104的上表面設(shè)置漏電極201和源電極202，所述漏電極201和所述源電極202之 間的間隙為屯，所述源電極202與所述柵極102在水平方向上的重疊區(qū)域的長度為d2，所述 源電極202與所述氧化物半導(dǎo)體溝道層104間的接觸是肖特基接觸，所述漏電極201與所 述氧化物半導(dǎo)體溝道層104間的接觸是歐姆接觸。為了便于在柵極102和源電極202之間形成電場，從而利于載流子輸運(yùn)，所述源電 極202與所述柵極102在水平方向上的重疊區(qū)域的長度d2的范圍是3-20 u m，本實(shí)施例中， d2 為 10 u m。本發(fā)明中，所述漏電極201和所述源電極202之間的間隙屯的范圍是1 20iim， 在本實(shí)施例中，所述漏電極201和所述源電極202之間的間隙屯為15 y m。本實(shí)施例中，所述基板101由PET制成，當(dāng)然，所述基板101還可以采用硅、玻璃或 者其他柔性襯底制成，在本發(fā)明中其他柔性襯底可以是polyimide (聚酰亞胺)、PET (聚對 苯二甲酸乙二醇酯)、PEN (聚萘二甲酸乙二醇酯)、PES (聚對苯二乙基砜)或Parylene (對 二甲苯聚合物)等。本實(shí)施例中，在所述基板101和所述柵極102之間設(shè)置一層緩沖層，所述緩沖層的 厚度為200nm，當(dāng)然，為滿足本發(fā)明的核心目的，所述緩沖層的厚度設(shè)置在100_400nm之間 時都能滿足設(shè)計(jì)要求。在本實(shí)施例中，所述緩沖層由3102和5“隊(duì)共同制成，所述緩沖層還 可以由Si02或Si3N4單獨(dú)制成。本實(shí)施例中，所述柵電極102由11'0制成，其還可以由此101、11++51、1'或者41中 的任一種制成。本實(shí)施例中，所述絕緣介質(zhì)層103由A1203制成，其還可以由ZTS0、Si02*Si3N4中 的一種或多種制成，由PECVD、濺射或ALD (原子層沉積)的方法制備而成。
本實(shí)施例中，所述氧化物半導(dǎo)體溝道層104由Sn02制成，其還可以由IGO、ZT0、 GZO、IGOZ、ln203、Cu20或ZnO中的一種或多種制成。所述氧化物半導(dǎo)體溝道層104為n型 溝道。所述氧化物半導(dǎo)體溝道層104 —般由濺射的方法制備而成。本實(shí)施例中，所述漏電極201與所述柵電極102在水平方向上的重疊區(qū)域的長度 是Oym，對于本發(fā)明而言，所述漏電極201與所述柵電極102在水平方向上的重疊區(qū)域的長 度范圍是0-3iim。下面以n型溝道氧化物半導(dǎo)體IGZ0薄膜晶體管為例來說明本發(fā)明的接觸方式的 形成條件。柵電極可以是Mo，MoW，Ti，Al等中的一種。漏電極與溝道形成歐姆接觸，漏電極 材料選擇功函數(shù)比n型氧化物半導(dǎo)體低的[IGZ0功函數(shù)約為4. 57eV,見表2，形成的漏電極 / 溝道界面可以是如 Ti/Al/Ti/IGZO, A1/AZ0/IGZ0, Au/Ti/IGZO, A1/IGZ0, Ti/IGZ0 等。而源 電極和溝道形成肖特基接觸，可以選擇功函數(shù)比n型氧化物半導(dǎo)體高的，比如Mo/IGZO，Au/ I GZO, Pt/IGZO, Ni/IGZO, IT0/IGZ0等。源、漏電極一般由濺射法制備而成。本發(fā)明也適用于P型溝道的氧化物半導(dǎo)體，如P型的Zn0，Cu20，和31102等，制作本 發(fā)明構(gòu)造如圖1或圖2所示的薄膜晶體管時源、漏電極的選擇和n型相反。表1形成n型和p型阻擋層的條件
權(quán)利要求
1.ー種氧化物半導(dǎo)體薄膜晶體管，包括基板(101)和順次設(shè)置在所述基板(101)上的柵電極(102)、絕緣介質(zhì)層(103)以及氧化物半導(dǎo)體溝道層(104)，所述絕緣介質(zhì)層(103)使得所述柵電極(102)和所述氧化物半導(dǎo)體溝道層(104)絕緣，所述氧化物半導(dǎo)體溝道層(104)的上表面設(shè)置漏電極(201)和源電極(202)，所述漏電極(201)和所述源電極(202)之間的間隙為Cl1，所述源電極(202)與所述柵極(102)在水平方向上的重疊區(qū)域的長度為d2，所述源電極(202)與所述氧化物半導(dǎo)體溝道層(104)間的接觸是肖特基接觸，所述漏電極(201)與所述氧化物半導(dǎo)體溝道層(104)間的接觸是歐姆接觸。
2.根據(jù)權(quán)利要求I所述的氧化物半導(dǎo)體薄膜晶體管，其特征在于所述漏電極(201)和所述源電極(202 )之間的間隙Cl1的范圍是I 20 μ m。
3.根據(jù)權(quán)利要求I或2所述的氧化物半導(dǎo)體薄膜晶體管，其特征在于在所述源電極(202)和所述漏電極(201)之間位于所述氧化物半導(dǎo)體溝道層(104)上的位置設(shè)置與所述半導(dǎo)體氧化物溝道層(104)貼合的刻蝕阻擋層(301)，所述刻蝕阻擋層(301)的長度比所述源電極(202)和所述漏電極(201)之間的間隙Cl1大I 5 μ m。
4.根據(jù)權(quán)利要求3所述的氧化物半導(dǎo)體薄膜晶體管，其特征在于所述刻蝕阻擋層(301)為背溝道刻蝕型結(jié)構(gòu)或阻擋刻蝕型結(jié)構(gòu)中的ー種。
5.根據(jù)權(quán)利要求4所述的氧化物半導(dǎo)體薄膜晶體管，其特征在于所述刻蝕阻擋層(301)與所述氧化物半導(dǎo)體溝道層(104)貼合的另一面設(shè)置鈍化層。
6.根據(jù)權(quán)利要求5所述的氧化物半導(dǎo)體薄膜晶體管，其特征在于所述鈍化層的厚度為 100_400nm。
7.根據(jù)權(quán)利要求1-6中任ー項(xiàng)所述氧化物半導(dǎo)體薄膜晶體管，其特征在于所述基板(101)由單晶硅、玻璃或者柔性襯底制成。
8.根據(jù)權(quán)利要求1-7中任ー項(xiàng)所述的氧化物半導(dǎo)體薄膜晶體管，其特征在于 在所述基板(101)和所述柵極(102)之間設(shè)置ー層緩沖層。
9.根據(jù)權(quán)利要求8所述的氧化物半導(dǎo)體薄膜晶體管，其特征在于所述緩沖層的厚度為 100-400nm。
10.根據(jù)權(quán)利要求8或9所述的氧化物半導(dǎo)體薄膜晶體管，其特征在于所述緩沖層由SiO2和/或Si3N4組成。
11.根據(jù)權(quán)利要求ι- ο中任ー項(xiàng)所述的氧化物半導(dǎo)體薄膜晶體管，其特征在于所述柵電極(102)由Mo、MoW、n++Si、T、Al或者ITO中的任ー種制成。
12.根據(jù)權(quán)利要求1-11中任ー項(xiàng)所述的氧化物半導(dǎo)體薄膜晶體管，其特征在于所述絕緣介質(zhì)層(103)由Si02、Si3N4或Al2O3中的ー種或多種制成。
13.根據(jù)權(quán)利要求1-12中任ー項(xiàng)所述的氧化物半導(dǎo)體薄膜晶體管，其特征在于所述氧化物半導(dǎo)體溝道層(104)由IGZO、IG0、ΖΤ0, GZO、ZnO, ln203、Cu2O或SnO2中的一種或多種制成。
14.根據(jù)權(quán)利要求3-13中任ー項(xiàng)所述的氧化物半導(dǎo)體薄膜晶體管，其特征在于所述刻蝕阻擋層(301)由Si02、Si3N4、TiO2、Al2O3或ZTSO中的ー種或多種制成。
15.根據(jù)權(quán)利要求1-14中任ー項(xiàng)所述的氧化物半導(dǎo)體薄膜晶體管，其特征在于所述源電極(202)與所述柵極(102)在水平方向上的重疊區(qū)域的長度d2的范圍是3-20 μ m。
16.根據(jù)權(quán)利要求1-15中任ー項(xiàng)所述的氧化物半導(dǎo)體薄膜晶體管，其特征在于所述漏電極(201)與所述柵電極(102)在水平方向上的重疊區(qū)域的長度范圍是0-3 μ m。
17.根據(jù)權(quán)利要求3-16中任ー項(xiàng)所述的氧化物半導(dǎo)體薄膜晶體管，其特征在于所述氧化物半導(dǎo)體溝道層(104)為η型溝道或者P型溝道。
全文摘要
本發(fā)明提供的氧化物半導(dǎo)體薄膜晶體管，包括基板和順次設(shè)置在所述基板上的柵電極、絕緣介質(zhì)層以及氧化物半導(dǎo)體溝道層，所述絕緣介質(zhì)層使得所述柵電極和所述氧化物半導(dǎo)體溝道層絕緣，所述氧化物半導(dǎo)體溝道層的上表面設(shè)置漏電極和源電極，所述漏電極和所述源電極之間的間隙為d1，所述源電極與所述柵電極在水平方向上的重疊區(qū)域的長度為d2，所述源電極與所述氧化物半導(dǎo)體溝道層間的接觸是肖特基接觸，所述漏電極與所述氧化物半導(dǎo)體溝道層間的接觸是歐姆接觸。本發(fā)明的氧化物半導(dǎo)體薄膜晶體管通過在較低載流子濃度下工作來提高了其工作穩(wěn)定性。該類型氧化物半導(dǎo)體薄膜晶體管由于新的幾何特征和工作原理所以受短溝道效應(yīng)影響小，利于提高一致性。
文檔編號H01L29/45GK102723367SQ20121022316
公開日2012年10月10日 申請日期2012年6月29日 優(yōu)先權(quán)日2012年6月29日
發(fā)明者邱勇, 陳紅, 魏朝剛, 黃秀頎 申請人:昆山工研院新型平板顯示技術(shù)中心有限公司