專利名稱：一種絕緣體上半導體及其制備方法
技術領域：
本發(fā)明屬于半導體領域，特別是涉及一種絕緣體上半導體及其制備方法。
背景技術：
SOI (Silicon-On-Insulator,絕緣襯底上的娃)技術是在頂層娃和背襯底之間引入了一層埋氧化層。通過在絕緣體上形成半導體薄膜，SOI材料具有了體硅所無法比擬的優(yōu)點可以實現(xiàn)集成電路中元器件的介質隔離，徹底消除了體硅CMOS電路中的寄生閂鎖效應；采用這種材料制成的集成電路還具有寄生電容小、集成密度高、速度快、工藝簡單、短溝道效應小及特別適用于低壓低功耗電路等優(yōu)勢，因此可以說SOI將有可能成為深亞微米的低壓、低功耗集成電路的主流技術。但是，根據(jù)國際半導體產業(yè)發(fā)展藍圖(ITRS2009)的規(guī)劃，集成電路已經逐步從微 電子時代發(fā)展到了微納米電子時代，32納米技術節(jié)點已經非常接近柵的物理尺寸，傳統(tǒng)的體硅材料和工藝正接近其物理極限。32納米技術節(jié)點以下尤其是22納米以下，晶體管的結構和材料將面臨更多挑戰(zhàn)。必須采取新的技術來提高性能(新材料、新結構、新工藝)。其中，引入新的溝道材料是主要革新途徑。研究表明Ge具有較高的空穴遷移率、III -V族半導體材料具有較高的電子遷移率，因此，在15納米的節(jié)點后，新型硅基高遷移率材料將逐步由應變硅材料過渡到新型高遷移率Ge/111-V/石墨烯等半導體材料。XOI (G0I.III-V0I)材料是重要的解決途徑之一，然而與現(xiàn)有半導體工藝的兼容技術是一技術難題?，F(xiàn)有技術中制備絕緣體上半導體的方法要么工藝復雜，制作成本高，要么晶體內存在較多的缺陷而影響性能。

發(fā)明內容
鑒于以上所述現(xiàn)有技術的缺點，本發(fā)明的目的在于提供一種絕緣體上半導體及其制備方法，以實現(xiàn)與現(xiàn)有半導體工藝兼容、工藝簡單且性能良好的絕緣體上半導體的制備。為實現(xiàn)上述目的及其他相關目的，本發(fā)明提供一種絕緣體上半導體的制備方法，所述制備方法至少包括以下步驟1)提供一具有第一 3102層的第一 Si襯底，刻蝕所述第一SiO2層至所述第一 Si襯底，在所述第一 SiO2層上形成多個間隔排列的孔道；2)采用選擇性外延技術從各該孔道內開始生長半導體材料，形成由填充至各該孔道內的半導體柱以及覆蓋于該些半導體柱及所述第一 SiO2層的上表面的半導體層組成的半導體結構；3)對所述半導體層進行拋光處理；4)提供具有第二 SiO2層的第二 Si襯底，鍵合所述第二 SiO2層及所述半導體層；5)去除所述第一 Si襯底以露出所述第一 SiO2層，而后采用選擇性腐蝕技術去除所述第一 SiO2層，保留各該半導體柱及與各該半導體柱頂面一體成型的半導體層，然后于該些半導體柱之間填充聚甲基丙烯酸甲酯；6)提供具有第三SiO2層的第三Si襯底，鍵合所述第三SiO2層及該些半導體柱的底面；7)高溫退火以使所述半導體結構從該些半導體柱剝離，然后將剝離后的半導體結構拋光至所述半導體層，以完成所述絕緣體上半導體的制備。在本發(fā)明的絕緣體上半導體的制備方法中，所述第一 SiO2層的厚度為20 lOOOOnm。作為本發(fā)明的絕緣體上半導體的制備方法的一個優(yōu)選方案，所述第一 SiO2層的厚度為50 3000nm。更優(yōu)地，所述第一 SiO2層的厚度為IOOlOOnm。在本發(fā)明的絕緣體上半導體的制備方法所述步驟2)中，采用選擇性外延技術從各該孔道內開始生長半導體材料，直至將各該孔道填滿形成半導體柱后，各該半導體柱繼續(xù)延縱向生長并同時向所述第一 SiO2層的上表面橫向生長，直至覆蓋所述第一 5102層的上表面。在本發(fā)明的絕緣體上半導體的制備方法中，所述半導體結構的材料為Ge、SixGeyCzSn1^z, III-V族半導體材料、B或P摻雜的Ge、B或P摻雜的SixGeyCzSn1H以及B或P摻雜的III-V族半導體材料。
在本發(fā)明的絕緣體上半導體的制備方法所述步驟7)中，高溫退火使所述聚甲基丙烯酸甲酯發(fā)生熱反應并產生膨脹，以使各該半導體柱最終斷裂，達到剝離的效果。本發(fā)明還提供一種依據(jù)上述任意一種方案所述的絕緣體上半導體的制備方法所制備的絕緣體上半導體。如上所述，本發(fā)明的絕緣體上半導體及其制備方法，具有以下有益效果先在第一Si襯底上的第一 SiO2層刻出多個孔道，然后選擇性外延Ge、SixGeyCzSn1^z, III-V族等半導體材料，填充所述孔道并形成半導體層，以獲得性能優(yōu)異的半導體層，在所述半導體層表面鍵合具有第二 Si02層的第二 Si襯底，然后去除所述Si襯底并去除所述SiO2，接著填充PMMA,并在所得結構的下表面鍵合具有第三SiO2層的第三Si襯底，退火使PMMA膨脹以剝離上述結構，該剝離工藝簡單，有利于節(jié)約成本，最后進行拋光以完成所述絕緣體上半導體的制備。本發(fā)明與現(xiàn)有的半導體技術兼容；通過選擇性外延可降低半導體層的缺陷，有利于絕緣體上半導體性能的提高；通過PMMA退火膨脹剝離的工藝簡單，有利于節(jié)約成本。本發(fā)明適用于工業(yè)生產。


圖廣圖2b顯示為本發(fā)明的絕緣體上半導體的制備方法步驟I)所呈現(xiàn)的結構示意圖。圖3顯示為本發(fā)明的絕緣體上半導體的制備方法步驟2)所呈現(xiàn)的結構示意圖。圖4顯示為本發(fā)明的絕緣體上半導體的制備方法步驟3)所呈現(xiàn)的結構示意圖。圖5顯示為本發(fā)明的絕緣體上半導體的制備方法步驟4)所呈現(xiàn)的結構示意圖。8顯示為本發(fā)明的絕緣體上半導體的制備方法步驟5)所呈現(xiàn)的結構示意圖。圖9顯示為本發(fā)明的絕緣體上半導體的制備方法步驟6)所呈現(xiàn)的結構示意圖。圖10 圖11顯示為本發(fā)明的絕緣體上半導體的制備方法步驟7)所呈現(xiàn)的結構示意圖。元件標號說明101 第一 Si 襯底102 第一 SiO2 層
103孔道104半導體層105半導體柱106聚甲基丙烯酸甲酯107第 Si 襯底108第 SiO2 層109第三Si襯底110第三 SiO2 層·
具體實施例方式以下通過特定的具體實例說明本發(fā)明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的具體實施方式
加以實施或應用，本說明書中的各項細節(jié)也可以基于不同觀點與應用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。請參閱圖f圖11。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構想，遂圖式中僅顯示與本發(fā)明中有關的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復雜。如圖f圖11所示，本實施例提供一種絕緣體上半導體的制備方法，所述制備方法至少包括以下步驟如圖廣圖2b所示，首先進行步驟I )，提供一具有第一 SiO2層102的第一 Si襯底101，刻蝕所述第一 SiO2層102至所述第一 Si襯底101，在所述第一 SiO2層102上形成多個間隔排列的孔道103。所述第一 SiO2層102可通過熱氧化或者化學氣相沉積法形成于所述Si襯底表面，其厚度范圍為2(Tl0000nm。當然，一個更優(yōu)的范圍為5(T3000nm。由于該第一 SiO2層102的厚度過厚會導致制作該第一 SiO2層102的所需的時間較長且成本較高，而太薄會導致后續(xù)生長半導體材料缺陷的增加，故在本實施例中，所述第一 SiO2層102的厚度采用的范圍為10(T700nm。在此范圍內既可花費較少的時間和成本，又不會降低后續(xù)半導體材料生長的性能。然后制作光刻圖形并刻蝕所述第一 SiO2層102至所述第一 Si襯底101，在所述第
一SiO2層102上形成多個間隔排列的孔道103，所述孔道103的截面可以為圓形或圓角多邊形等，在本實施例中為圓形。所述孔道103的排列方式可以是橫向及縱向均為直線的排列，也可以呈位錯排列，也可以為預期的所有排列方式。如圖3所示，然后進行步驟2)，采用選擇性外延技術從各該孔道103內開始生長半導體材料，形成由填充至各該孔道103內的半導體柱105以及覆蓋于該些半導體柱105及所述第一 SiO2層102的上表面的半導體層104組成的半導體結構。所述半導體結構的材料為GeJixGeyCzSnmUII-V族半導體材料、B或P摻雜的Ge、B或P摻雜的SixGeyCzSnmz以及B或P摻雜的III-V族半導體材料。由于本發(fā)明所選用的半導體材料于所述第一 SiO2層102上難以成核生長，故可采用選擇性外延技術從各該孔道103內開始生長半導體材料，直至將各該孔道103填滿形成半導體柱105后,各該半導體柱105繼續(xù)延縱向生長并同時向所述第一 SiO2層102的上表面橫向生長，直至覆蓋所述第一 SiO2層102的上表面。采用此方法可以避免半導體材料同時Si襯底及SiO2上同時生長而導致的晶體缺陷，以獲得性能良好的半導體層104。如圖4所示，接著進行步驟3)，對所述半導體層104進行拋光處理。在本實施例中，由于上述沉積的半導體層104表面具有一定的起伏,故米用機械化學拋光法CMP對所述半導體層104進行拋光處理，以獲得光潔平整的半導體表面，同時可獲得不同厚度要求的半導體層104，以滿足不同的工藝需求。如圖5所示，接著進行步驟4)，提供具有第二 SiO2層10 8的第二 Si襯底107，鍵合所述第二 SiO2層108及所述半導體層104 ;在本實施例中，采用低溫鍵合技術鍵合所述第
二SiO2層108及所述半導體層104。如圖61所示，接著進行步驟5)，去除所述第一 Si襯底101以露出所述第一 SiO2層102，而后采用選擇性腐蝕技術去除所述第一 SiO2層102，保留各該半導體柱105及與各該半導體柱105頂面一體成型的半導體層104，然后于該些半導體柱105之間填充聚甲基丙烯酸甲酯106。采用研磨、磨削、濕法腐蝕等工藝去除所述第一 Si襯底101以露出所述第一 SiO2層102，而后采用選擇性腐蝕技術從SiO2層表面開始腐蝕，直至去除所述SiO2層，保留各該半導體柱105及與各該半導體柱105頂面一體成型的半導體層104，然后于該些半導體柱105之間填充聚甲基丙烯酸甲酯106，當然，在其它的實施例中，也可以于該些半導體柱105之間填充具有熱膨脹特性的其它聚合物等材料。如圖9所示，接著進行步驟6)，提供具有第三SiO2層110的第三Si襯底109，鍵合所述第三SiO2層110及該些半導體柱105的底面。提供具有第三SiO2層110的第三Si襯底109，采用低溫鍵合技術鍵合所述第三SiO2層110及該些半導體柱105的底面，與所述第二 SiO2層108共同將該些半導體柱105之間填充的聚甲基丙烯酸甲酯106夾持。如圖l(Tll所示，最后進行步驟7)，高溫退火以使所述半導體結構從該些半導體柱105剝離，然后將剝離后的半導體結構拋光至所述半導體層104，以完成所述絕緣體上半導體的制備。在本實施例中，將所述半導體結構進行高溫退火，使所述聚甲基丙烯酸甲酯106發(fā)生熱反應并產生膨脹，以使各該半導體柱105最終斷裂，達到剝離的效果。此剝離工藝簡單，成本較低，并且剝離的效果良好，有利于節(jié)約器件的制作成本，提高器件的性能。半導體結構剝離后，對帶有所述半導體層104的部件進行機械化學拋光處理，直至露出所述半導體層104，獲得光潔平整的半導體層104表面，以完成所述絕緣體上半導體的制備。請參閱圖10，本實施例還提供一種依據(jù)上述任意一種方案所述的絕緣體上半導體的制備方法所制備的絕緣體上半導體，其至少包括Si襯底107，結合于所述Si襯底107表面的SiO2層108以及結合于所述SiO2層108表面的半導體層104，所述半導體層104的材料為GeJixGeyCzSnmUII-V族半導體材料、B或P摻雜的Ge、B或P摻雜的SixGeyCzSnmz以及B或P摻雜的III-V族半導體材料。
綜上所述，本發(fā)明的絕緣體上半導體及其制備方法，先在第一 Si襯底上的第一SiO2層刻出多個孔道，然后選擇性外延Ge、SixGeyCzSni_x_y_z、III-V族等半導體材料，填充所述孔道并形成半導體層，以獲得性能優(yōu)異的半導體層，在所述半導體層表面鍵合具有第二Si02層的第二 Si襯底，然后去除所述Si襯底并去除所述SiO2，接著填充PMMA，并在所得結構的下表面鍵合具有第三SiO2層的第三Si襯底，退火使PMMA膨脹以剝離上述結構，該剝離工藝簡單，有利于節(jié)約成本，最后進行拋光以完成所述絕緣體上半導體的制備。本發(fā)明與現(xiàn)有的半導體技術兼容；通過選擇性外延可降低半導體層的缺陷，有利于絕緣體上半導體性能的提高；通過PMMA退火膨脹剝離的工藝簡單，有利于節(jié)約成本。本發(fā)明適用于工業(yè)生產。所以，本發(fā)明有效克服了現(xiàn)有技術中的種種缺點而具高度產業(yè)利用價值。上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術思想下 所完成的一切等效修飾或改變，仍應由本發(fā)明的權利要求所涵蓋。
權利要求
1.一種絕緣體上半導體的制備方法，其特征在于，所述制備方法至少包括以下步驟 I)提供一具有第一 SiO2層的第一 Si襯底，刻蝕所述第一 SiO2層至所述第一 Si襯底，在所述第一 SiO2層上形成多個間隔排列的孔道； 2)采用選擇性外延技術從各該孔道內開始生長半導體材料，形成由填充至各該孔道內的半導體柱以及覆蓋于該些半導體柱及所述第一 SiO2層的上表面的半導體層組成的半導體結構； 3)對所述半導體層進行拋光處理； 4)提供具有第二SiO2層的第二 Si襯底，鍵合所述第二 SiO2層及所述半導體層； 5)去除所述第一Si襯底以露出所述第一 SiO2層，而后采用選擇性腐蝕技術去除所述第一 SiO2層，保留各該半導體柱及與各該半導體柱頂面一體成型的半導體層，然后于該些半導體柱之間填充聚甲基丙烯酸甲酯； 6)提供具有第三SiO2層的第三Si襯底，鍵合所述第三SiO2層及該些半導體柱的底面； 7)高溫退火以使所述半導體結構從該些半導體柱剝離，然后將剝離后的半導體結構拋光至所述半導體層，以完成所述絕緣體上半導體的制備。
2.根據(jù)權利要求I所述的絕緣體上半導體的制備方法，其特征在于所述第一SiO2層的厚度為2(Tl0000nm。
3.根據(jù)權利要求2所述的絕緣體上半導體的制備方法，其特征在于所述第一SiO2層的厚度為5(T3000nm。
4.根據(jù)權利要求3所述的絕緣體上半導體的制備方法，其特征在于所述第一SiO2層的厚度為100 700nm。
5.根據(jù)權利要求I所述的絕緣體上半導體的制備方法，其特征在于所述步驟2)中，采用選擇性外延技術從各該孔道內開始生長半導體材料，直至將各該孔道填滿形成半導體柱后，各該半導體柱繼續(xù)延縱向生長并同時向所述第一 SiO2層的上表面橫向生長，直至覆蓋所述第一 SiO2層的上表面。
6.根據(jù)權利要求I所述的絕緣體上半導體的制備方法，所述半導體結構的材料為Ge、SixGeyCzSn1^z, III-V族半導體材料、B或P摻雜的Ge、B或P摻雜的SixGeyCzSn1H以及B或P摻雜的III-V族半導體材料。
7.根據(jù)權利要求I所述的絕緣體上半導體的制備方法，其特征在于所述步驟7)中，高溫退火使所述聚甲基丙烯酸甲酯發(fā)生熱反應并產生膨脹，以使各該半導體柱最終斷裂，達到剝離的效果。
8.一種依據(jù)權利要求廣7所述的絕緣體上半導體的制備方法所制備的絕緣體上半導體。
全文摘要
本發(fā)明提供一種絕緣體上半導體及其制備方法，先在第一Si襯底上的第一SiO2層刻出多個孔道，然后選擇性外延Ge、SixGeyCzSn1-x-y-z、III-V族等半導體材料，填充所述孔道并形成半導體層，以獲得性能優(yōu)異的半導體層，在所述半導體層表面鍵合具有第二SiO2層的第二Si襯底，然后去除所述Si襯底并去除所述SiO2，接著填充PMMA，并在所得結構的下表面鍵合具有第三SiO2層的第三Si襯底，退火使PMMA膨脹以剝離上述結構，該剝離工藝簡單，有利于節(jié)約成本，最后進行拋光以完成所述絕緣體上半導體的制備。本發(fā)明與現(xiàn)有的半導體技術兼容；通過選擇性外延可降低半導體層的缺陷，有利于絕緣體上半導體性能的提高；通過PMMA退火膨脹剝離的工藝簡單，有利于節(jié)約成本。本發(fā)明適用于工業(yè)生產。
文檔編號H01L29/06GK102683178SQ20121017511
公開日2012年9月19日 申請日期2012年5月31日 優(yōu)先權日2012年5月31日
發(fā)明者姜海濤, 張苗, 戴家赟, 狄增峰, 薛忠營, 郭慶磊 申請人:中國科學院上海微系統(tǒng)與信息技術研究所