專利名稱：Soi橫向超結(jié)功率mosfet器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及功率半導(dǎo)體器件，具體是一種SOI橫向超結(jié)功率MOSFET器件。
背景技術(shù)：
功率半導(dǎo)體器件在國(guó)民經(jīng)濟(jì)和社會(huì)生活中發(fā)揮著越來(lái)越重要的作用，其大量用于消費(fèi)類電子、工業(yè)控制和國(guó)防裝備。其中，以LDM0S(Lateral Double-diffused M0SFET)為代表的橫向功率MOSFET器件作為功率集成電路(PIC,Power Integrated Circuit)中的關(guān)鍵器件，已經(jīng)在電機(jī)控制、平板顯示驅(qū)動(dòng)、電腦外設(shè)控制等領(lǐng)域得到廣泛應(yīng)用。隨著功率電子技術(shù)的發(fā)展，對(duì)功率半導(dǎo)體器件的高耐壓、高速、低功耗性能提出了更高的要求。對(duì)此，人們將超結(jié)結(jié)構(gòu)和SOI (Silicon-On-Insulator，絕緣襯底上的硅)技術(shù)應(yīng)用于功率半導(dǎo)體器件，形成了 SOI橫向超結(jié)功率MOSFET器件。如圖I所示，現(xiàn)有SOI橫向超結(jié)功率MOSFET器 件包括P型襯底I、設(shè)于P型襯底I上端面的絕緣埋層2、以及由橫向交替分布的超結(jié)η區(qū)9和超結(jié)P區(qū)10構(gòu)成的超結(jié)結(jié)構(gòu)；超結(jié)結(jié)構(gòu)的一側(cè)端面設(shè)有P型體區(qū)3 ；ρ型體區(qū)3的上端面分別設(shè)有η型源區(qū)4、ρ型體接觸區(qū)5、以及柵氧化層7 ；η型源區(qū)4的上端面和ρ型體接觸區(qū)5的上端面共同設(shè)有源電極6 ;柵氧化層7的上端面設(shè)有多晶硅柵8 ;超結(jié)結(jié)構(gòu)的另一側(cè)端面設(shè)有η型漏區(qū)12 ；η型漏區(qū)12的上端面設(shè)有漏電極11 ；ρ型體區(qū)3和超結(jié)結(jié)構(gòu)均設(shè)于絕緣埋層2的上端面?，F(xiàn)有SOI橫向超結(jié)功率MOSFET器件的缺點(diǎn)在于其一，由于橫向超結(jié)結(jié)構(gòu)設(shè)于具有一定電阻率的襯底上，會(huì)受到縱向電場(chǎng)的影響，導(dǎo)致超結(jié)的電荷平衡被打破，進(jìn)而導(dǎo)致器件的耐壓急劇降低，此即襯底輔助耗盡效應(yīng)。其二，由于器件的耐壓受到絕緣埋層厚度的限制，為了增加耐壓就必須增加絕緣埋層的厚度，然而絕緣埋層一旦過厚，就會(huì)阻礙橫向超結(jié)結(jié)構(gòu)對(duì)襯底的熱擴(kuò)散，導(dǎo)致器件產(chǎn)生自熱效應(yīng)，且絕緣埋層越厚，自熱效應(yīng)就越嚴(yán)重。綜上所述，現(xiàn)有SOI橫向超結(jié)功率MOSFET器件由于自身結(jié)構(gòu)所限，存在耐壓低、以及自熱效應(yīng)嚴(yán)重的問題?；诖?，有必要發(fā)明一種全新的SOI橫向超結(jié)功率MOSFET器件，以解決現(xiàn)有SOI橫向超結(jié)功率MOSFET器件存在的上述問題。

發(fā)明內(nèi)容
本發(fā)明為了解決現(xiàn)有SOI橫向超結(jié)功率MOSFET器件耐壓低、以及自熱效應(yīng)嚴(yán)重的問題，提供了一種SOI橫向超結(jié)功率MOSFET器件。本發(fā)明是采用以下技術(shù)方案實(shí)現(xiàn)的S0I橫向超結(jié)功率MOSFET器件，包括ρ型襯底、設(shè)于P型襯底上端面的絕緣埋層、以及由橫向交替分布的超結(jié)η區(qū)和超結(jié)P區(qū)構(gòu)成的超結(jié)結(jié)構(gòu)；超結(jié)結(jié)構(gòu)的一側(cè)端面設(shè)有P型體區(qū)；Ρ型體區(qū)的上端面分別設(shè)有η型源區(qū)、ρ型體接觸區(qū)、以及柵氧化層；η型源區(qū)的上端面和P型體接觸區(qū)的上端面共同設(shè)有源電極；柵氧化層的上端面設(shè)有多晶硅柵；超結(jié)結(jié)構(gòu)的另一側(cè)端面設(shè)有η型漏區(qū)；η型漏區(qū)的上端面設(shè)有漏電極；絕緣埋層的上端面設(shè)有η型埋層；η型埋層的上端面設(shè)有ρ型外延層；ρ型體區(qū)和超結(jié)結(jié)構(gòu)均設(shè)于P型外延層的上端面。具體工作過程如下在器件反向耐壓時(shí)，超結(jié)η區(qū)和超結(jié)ρ區(qū)相互耗盡，超結(jié)η區(qū)同時(shí)與P型外延層耗盡。在電壓值達(dá)到一定值時(shí)，耗盡區(qū)與重?fù)诫s的η型埋層相連。此時(shí)重?fù)诫s的η型埋層將發(fā)揮兩個(gè)作用一是將電位引到源端，在源端形成反向的縱向電場(chǎng)，這改善了超結(jié)的電荷平衡，有效緩解了襯底輔助耗盡效應(yīng)。二是重?fù)诫s的η型埋層形成非耗盡區(qū)，在絕緣埋層的上端面積累高密度的界面電荷，可以增強(qiáng)絕緣埋層的電場(chǎng)，提高單位厚度的耐壓值。基于上述過程，與現(xiàn)有SOI橫向超結(jié)功率MOSFET器件相比，本發(fā)明所述的SOI橫向超結(jié)功率MOSFET器件具備以下優(yōu)點(diǎn)一、本發(fā)明所述的SOI橫向超結(jié)功率MOSFET器件在絕緣埋層的上端面增設(shè)了 P型外延層和重?fù)诫s的η型埋層，相對(duì)于現(xiàn)有SOI橫向超結(jié)功率MOSFET器件能夠改變漂移區(qū)的縱向電場(chǎng)分布，有效緩解襯底輔助耗盡效應(yīng)，改善超結(jié)的電荷平衡，從而提高器件的耐壓。二、本發(fā)明所述的SOI橫向超結(jié)功率MOSFET器件采用了重?fù)诫s的η型埋層，在器件反向耐壓時(shí)，重?fù)诫s的η型埋層是非耗盡的，這可以最大程度地增強(qiáng)絕緣埋層的電場(chǎng)，在相同的絕緣埋層厚度下，器件的耐壓被顯著提高。因此，相對(duì)于現(xiàn)有SOI橫向超結(jié)功率MOSFET器件，絕緣埋層可以做得更薄，從而顯著減小了絕緣埋層的厚度，有效緩解了自熱效應(yīng)。通過進(jìn)行三維器件模擬仿真，可以看出現(xiàn)有SOI橫向超結(jié)功率MOSFET器件受襯底輔助耗盡效應(yīng)的影響，等勢(shì)線分布不均勻，器件耐壓不高，如圖5所示。而相對(duì)于現(xiàn)有SOI橫向超結(jié)功率MOSFET器件，本發(fā)明所述的SOI橫向超結(jié)功率MOSFET器件的等勢(shì)線分布更均勻，提高了器件耐壓，如圖6所示。綜上所述，本發(fā)明所述的SOI橫向超結(jié)功率MOSFET器件基于全新的器件結(jié)構(gòu)，有效緩解了現(xiàn)有SOI橫向超結(jié)功率MOSFET器件中存在的襯底輔助耗盡效應(yīng)，提高了器件的耐壓，同時(shí)其顯著減小了絕緣埋層的厚度，有效緩解了自熱效應(yīng)。本發(fā)明基于全新結(jié)構(gòu)，有效解決了現(xiàn)有SOI橫向超結(jié)功率MOSFET器件耐壓低、以及自熱效應(yīng)嚴(yán)重的問題，適于作為功率集成電路(Pic,Power Integrated Circuit)中的關(guān)鍵器件，并應(yīng)用于電機(jī)控制、平板顯示驅(qū)動(dòng)、電腦外設(shè)控制等領(lǐng)域。


圖I是現(xiàn)有SOI橫向超結(jié)功率MOSFET器件的結(jié)構(gòu)示意圖。圖2是本發(fā)明的第一種結(jié)構(gòu)示意圖。圖3是本發(fā)明的第二種結(jié)構(gòu)示意圖。圖4是本發(fā)明的第三種結(jié)構(gòu)示意圖。圖5是現(xiàn)有SOI橫向超結(jié)功率MOSFET器件的三維器件模擬仿真結(jié)果圖。圖6是本發(fā)明的三維器件模擬仿真結(jié)果圖。圖中l(wèi)-p型襯底，2-絕緣埋層，3-p型體區(qū)，4-n型源區(qū)，5-p型體接觸區(qū)，6-源電極，7-柵氧化層，8-多晶娃柵，9-超結(jié)η區(qū)，10-超結(jié)ρ區(qū)，11-漏電極，12_η型漏區(qū)，13-p型外延層，14-n型埋層。
具體實(shí)施例方式實(shí)施例一
SOI橫向超結(jié)功率MOSFET器件，包括P型襯底I、設(shè)于P型襯底I上端面的絕緣埋層2、以及由橫向交替分布的超結(jié)η區(qū)9和超結(jié)ρ區(qū)10構(gòu)成的超結(jié)結(jié)構(gòu)；超結(jié)結(jié)構(gòu)的一側(cè)端面設(shè)有P型體區(qū)3 ；ρ型體區(qū)3的上端面分別設(shè)有η型源區(qū)4、ρ型體接觸區(qū)5、以及柵氧化層7 ；η型源區(qū)4的上端面和ρ型體接觸區(qū)5的上端面共同設(shè)有源電極6 ;柵氧化層7的上端面設(shè)有多晶硅柵8 ;超結(jié)結(jié)構(gòu)的另一側(cè)端面設(shè)有η型漏區(qū)12 ；η型漏區(qū)12的上端面設(shè)有漏電極11 ;絕緣埋層2的上端面設(shè)有η型埋層14 ；η型埋層14的上端面設(shè)有ρ型外延層13 ；ρ型體區(qū)3和超結(jié)結(jié)構(gòu)均設(shè)于ρ型外延層13的上端面；
如圖2所示，在本實(shí)施例中，ρ型襯底I的上端面與絕緣埋層2的下端面全面接觸；絕緣埋層2的上端面與η型埋層14的下端面全面接觸；η型埋層14的上端面與ρ型外延層13的下端面全面接觸；
絕緣埋層2采用二氧化硅或氮化硅或藍(lán)寶石制成； η型埋層14為重?fù)诫s的η型埋層；
具體實(shí)施時(shí)，本發(fā)明所述的SOI橫向超結(jié)功率MOSFET器件是通過以下步驟制作而成的一、取P型硅襯底材料，生長(zhǎng)二氧化硅、平坦化，形成絕緣埋層，然后取另一 P型硅襯底材料，η型摻雜形成η型埋層，鍵合減薄形成SOI襯底材料，通過ρ阱光刻、注入、退火形成P型體區(qū)，通過離子注入形成超結(jié)P區(qū)，通過離子注入形成超結(jié)η區(qū)，接著進(jìn)行場(chǎng)氧生長(zhǎng)，調(diào)整溝道閾值電壓注入，柵氧化層生長(zhǎng)，淀積多晶硅形成多晶硅柵，通過注入形成η型源區(qū)和η型漏區(qū)，通過注入形成ρ型體接觸區(qū)。二、刻蝕氧化層形成P型體接觸區(qū)、η型源區(qū)和η型漏區(qū)的歐姆接觸，形成多晶硅柵的電極引出孔，淀積金屬、刻蝕金屬形成源電極、漏電極和柵電極，最后進(jìn)行鈍化處理，壓焊點(diǎn)。實(shí)施例二
SOI橫向超結(jié)功率MOSFET器件，包括P型襯底I、設(shè)于P型襯底I上端面的絕緣埋層2、以及由橫向交替分布的超結(jié)η區(qū)9和超結(jié)ρ區(qū)10構(gòu)成的超結(jié)結(jié)構(gòu)；超結(jié)結(jié)構(gòu)的一側(cè)端面設(shè)有P型體區(qū)3 ；ρ型體區(qū)3的上端面分別設(shè)有η型源區(qū)4、ρ型體接觸區(qū)5、以及柵氧化層7 ；η型源區(qū)4的上端面和ρ型體接觸區(qū)5的上端面共同設(shè)有源電極6 ;柵氧化層7的上端面設(shè)有多晶硅柵8 ;超結(jié)結(jié)構(gòu)的另一側(cè)端面設(shè)有η型漏區(qū)12 ;η型漏區(qū)12的上端面設(shè)有漏電極11 ;絕緣埋層2的上端面設(shè)有η型埋層14 ；η型埋層14的上端面設(shè)有ρ型外延層13 ；ρ型體區(qū)3和超結(jié)結(jié)構(gòu)均設(shè)于ρ型外延層13的上端面；
如圖3所示，在本實(shí)施例中，ρ型襯底I的漏端上端面與絕緣埋層2的下端面接觸；絕緣埋層2的上端面與η型埋層14的漏端下端面接觸；ρ型襯底I的源端上端面與η型埋層14的源端下端面接觸；η型埋層14的上端面與ρ型外延層13的下端面全面接觸；
絕緣埋層2采用二氧化硅或氮化硅或藍(lán)寶石制成； η型埋層14為重?fù)诫s的η型埋層；
具體實(shí)施時(shí)，本發(fā)明所述的SOI橫向超結(jié)功率MOSFET器件是通過以下步驟制作而成的一、取P型硅襯底材料，生長(zhǎng)二氧化硅、對(duì)二氧化硅在源端刻蝕，淀積硅，平坦化，然后取另一 P型娃襯底材料，η型摻雜形成η型埋層，鍵合減薄形成SOI襯底材料,通過P講光刻、注入、退火形成P型體區(qū)，通過離子注入形成超結(jié)P區(qū)，通過離子注入形成超結(jié)η區(qū)，接著進(jìn)行場(chǎng)氧生長(zhǎng)，調(diào)整溝道閾值電壓注入，柵氧化層生長(zhǎng)，淀積多晶硅形成多晶硅柵，通過注入形成η型源區(qū)和η型漏區(qū)，通過注入形成ρ型體接觸區(qū)。二、刻蝕氧化層形成P型體接觸區(qū)、η型源區(qū)和η型漏區(qū)的歐姆接觸，形成多晶硅柵的電極引出孔，淀積金屬、刻蝕金屬形成源電極、漏電極和柵電極，最后進(jìn)行鈍化處理，壓焊點(diǎn)。實(shí)施例三、SOI橫向超結(jié)功率MOSFET器件，包括P型襯底I、設(shè)于P型襯底I上端面的絕緣埋層2、以及由橫向交替分布的超結(jié)η區(qū)9和超結(jié)ρ區(qū)10構(gòu)成的超結(jié)結(jié)構(gòu)；超結(jié)結(jié)構(gòu)的一側(cè)端面設(shè)有P型體區(qū)3 ；ρ型體區(qū)3的上端面分別設(shè)有η型源區(qū)4、ρ型體接觸區(qū)5、以及柵氧化層7 ；η型源區(qū)4的上端面和ρ型體接觸區(qū)5的上端面共同設(shè)有源電極6 ;柵氧化層7的上端面設(shè)有多晶硅柵8 ;超結(jié)結(jié)構(gòu)的另一側(cè)端面設(shè)有η型漏區(qū)12 ;η型漏區(qū)12的上端面設(shè)有漏電極11 ;絕緣埋層2的上端面設(shè)有η型埋層14 ；η型埋層14的上端面設(shè)有ρ型外延層13 ；ρ型體區(qū)3和超結(jié)結(jié)構(gòu)均設(shè)于ρ型外延層13的上端面；
如圖4所示，在本實(shí)施例中，ρ型襯底I的上端面與絕緣埋層2的下端面全面接觸；絕緣埋層2的漏端上端面與η型埋層14的下端面接觸；η型埋層14的上端面與ρ型外延層13的漏端下端面接觸；絕緣埋層2的源端上端面與ρ型外延層13的源端下端面接觸；
絕緣埋層2采用二氧化硅或氮化硅或藍(lán)寶石制成； η型埋層14為重?fù)诫s的η型埋層；
具體實(shí)施時(shí)，本發(fā)明所述的SOI橫向超結(jié)功率MOSFET器件是通過以下步驟制作而成的一、取P型硅襯底材料，η型摻雜形成η型埋層，在源端刻蝕η型埋層，生長(zhǎng)二氧化硅、平坦化，形成絕緣埋層，然后取另一 P型硅襯底材料，鍵合減薄形成SOI襯底材料，通過ρ阱光亥IJ、注入、退火形成P型體區(qū)，通過離子注入形成超結(jié)P區(qū)，通過離子注入形成超結(jié)η區(qū)，接 著進(jìn)行場(chǎng)氧生長(zhǎng)，調(diào)整溝道閾值電壓注入，柵氧化層生長(zhǎng)，淀積多晶硅形成多晶硅柵，通過注入形成η型源區(qū)和η型漏區(qū)，通過注入形成ρ型體接觸區(qū)。二、刻蝕氧化層形成P型體接觸區(qū)、η型源區(qū)和η型漏區(qū)的歐姆接觸，形成多晶硅柵的電極引出孔，淀積金屬、刻蝕金屬形成源電極、漏電極和柵電極，最后進(jìn)行鈍化處理，壓焊點(diǎn)。
權(quán)利要求
1.一種SOI橫向超結(jié)功率MOSFET器件，包括P型襯底(I )、設(shè)于p型襯底(I)上端面的絕緣埋層(2)、以及由橫向交替分布的超結(jié)η區(qū)(9)和超結(jié)P區(qū)(10)構(gòu)成的超結(jié)結(jié)構(gòu)；超結(jié)結(jié)構(gòu)的一側(cè)端面設(shè)有P型體區(qū)(3) ；ρ型體區(qū)(3)的上端面分別設(shè)有η型源區(qū)(4)、ρ型體接觸區(qū)(5)、以及柵氧化層(7) ;η型源區(qū)(4)的上端面和P型體接觸區(qū)(5)的上端面共同設(shè)有源電極(6);柵氧化層(7)的上端面設(shè)有多晶硅柵(8);超結(jié)結(jié)構(gòu)的另一側(cè)端面設(shè)有η型漏區(qū)(12);η型漏區(qū)(12)的上端面設(shè)有漏電極(11);其特征在于絕緣埋層(2)的上端面設(shè)有η型埋層(14) ;η型埋層(14)的上端面設(shè)有ρ型外延層(13) ;ρ型體區(qū)(3)和超結(jié)結(jié)構(gòu)均設(shè)于P型外延層(13)的上端面。
2.根據(jù)權(quán)利要求I所述的SOI橫向超結(jié)功率MOSFET器件，其特征在于ρ型襯底(I)的上端面與絕緣埋層(2)的下端面全面接觸；絕緣埋層(2)的上端面與η型埋層(14)的下端面全面接觸；η型埋層(14)的上端面與ρ型外延層(13)的下端面全面接觸。
3.根據(jù)權(quán)利要求I所述的SOI橫向超結(jié)功率MOSFET器件，其特征在于ρ型襯底(I)的漏端上端面與絕緣埋層(2)的下端面接觸；絕緣埋層(2)的上端面與η型埋層(14)的漏端下端面接觸；Ρ型襯底(I)的源端上端面與η型埋層(14)的源端下端面接觸；η型埋層(14)的上端面與P型外延層(13)的下端面全面接觸。
4.根據(jù)權(quán)利要求I所述的SOI橫向超結(jié)功率MOSFET器件，其特征在于ρ型襯底(I)的上端面與絕緣埋層(2)的下端面全面接觸；絕緣埋層(2)的漏端上端面與η型埋層(14)的下端面接觸；η型埋層(14)的上端面與ρ型外延層(13)的漏端下端面接觸；絕緣埋層(2)的源端上端面與P型外延層(13)的源端下端面接觸。
5.根據(jù)權(quán)利要求I或2或3或4所述的SOI橫向超結(jié)功率MOSFET器件，其特征在于絕緣埋層(2)采用二氧化硅或氮化硅或藍(lán)寶石制成。
6.根據(jù)權(quán)利要求I或2或3或4所述的SOI橫向超結(jié)功率MOSFET器件，其特征在于η型埋層(14)為重?fù)诫s的η型埋層。
7.根據(jù)權(quán)利要求5所述的SOI橫向超結(jié)功率MOSFET器件，其特征在于η型埋層(14)為重?fù)诫s的η型埋層。
全文摘要
本發(fā)明涉及功率半導(dǎo)體器件，具體是一種SOI橫向超結(jié)功率MOSFET器件。本發(fā)明解決了現(xiàn)有SOI橫向超結(jié)功率MOSFET器件耐壓低、以及自熱效應(yīng)嚴(yán)重的問題。SOI橫向超結(jié)功率MOSFET器件包括p型襯底、設(shè)于p型襯底上端面的絕緣埋層、以及由橫向交替分布的超結(jié)n區(qū)和超結(jié)p區(qū)構(gòu)成的超結(jié)結(jié)構(gòu)；絕緣埋層的上端面設(shè)有n型埋層；n型埋層的上端面設(shè)有p型外延層；p型體區(qū)和超結(jié)結(jié)構(gòu)均設(shè)于p型外延層的上端面。本發(fā)明適于作為功率集成電路(PIC，PowerIntegratedCircuit)中的關(guān)鍵器件，并應(yīng)用于電機(jī)控制、平板顯示驅(qū)動(dòng)、電腦外設(shè)控制等領(lǐng)域。
文檔編號(hào)H01L29/78GK102637744SQ20121013895
公開日2012年8月15日 申請(qǐng)日期2012年5月8日 優(yōu)先權(quán)日2012年5月8日
發(fā)明者王文廉, 王玉 申請(qǐng)人:中北大學(xué)