專利名稱：改進(jìn)的集成電路接地屏蔽結(jié)構(gòu)的制作方法
改進(jìn)的集成電路接地屏蔽結(jié)構(gòu)技術(shù)領(lǐng)域
本發(fā)明一般地涉及半導(dǎo)體領(lǐng)域，更具體地來(lái)說(shuō)，涉及集成電路器件。
背景技術(shù)：
半導(dǎo)體集成電路(IC)工業(yè)經(jīng)歷了快速發(fā)展。IC材料和設(shè)計(jì)的技術(shù)進(jìn)步已經(jīng)產(chǎn)生了多個(gè)IC時(shí)代，其中，每一代都比前一代具有更小和更復(fù)雜的電路。然而，這些進(jìn)步增加了處理和制造IC的復(fù)雜性，并且對(duì)于這些將要實(shí)現(xiàn)的進(jìn)步，需要IC處理和制造的類似開發(fā)。在集成電路演進(jìn)的過(guò)程中，功能密度(即，單位芯片面積上的互連器件的數(shù)量)通常增加，而幾何尺寸(即，可使用制造工藝創(chuàng)建的最小元件(或線))減小。這種工藝可以被稱為縮小工藝。
可以在IC芯片上形成各種有源或無(wú)源電子元件。例如，可以在IC芯片上形成電感器、電阻器、電容器、晶體管等。還可以在IC芯片上實(shí)施屏蔽結(jié)構(gòu)以提供用于諸如電感器的器件隔離，從而減小噪聲和干擾的不利影響(尤其在高頻下)。然而，傳統(tǒng)的屏蔽結(jié)構(gòu)仍然會(huì)導(dǎo)致不期望的寄生電容，這會(huì)降低諸如電感器的器件的質(zhì)量因數(shù)，并且導(dǎo)致其性能劣化。此外，寄生電容問題會(huì)隨著縮小工藝的繼續(xù)而變得惡化。
因此，雖然現(xiàn)有IC上的屏蔽結(jié)構(gòu)通常足以達(dá)到其預(yù)期目的，但這些屏蔽結(jié)構(gòu)不能在每一方面都完全滿足要求。發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種裝置，包括:第一管芯，包含電子元件；第二管芯，包含接地屏蔽結(jié)構(gòu)；以及設(shè)置在所述第一管芯和所述第二管芯之間的層，其中，所述層將所述第一管芯和所述第二管芯連接在一起。
在該裝置中，所述電子元件和所述接地屏蔽結(jié)構(gòu)都包含導(dǎo)電材料；以及所述電子元件為電感器線圈。
在該裝置中，所述第一管芯和所述第二管芯都包括硅襯底或插入式襯底。
在該裝置中，所述插入式襯底包括:介電材料、高阻抗材料、或玻璃材料。
在該裝置中，所述層包括底部填充材料。
在該裝置中，所述層的厚度為至少十微米。
在該裝置中，所述層包含一個(gè)或多個(gè)微凸塊。
在該裝置中，所述第一管芯和所述第二管芯中的至少一個(gè)包含:一個(gè)或多個(gè)偽金屬器件。
在該裝置中，所述接地屏蔽結(jié)構(gòu)器件包括:第一部分和第二部分；所述第一部分和所述第二部分形成在不同的層中；所述第一部分和所述第二部分都具有彎曲形狀；以及自頂部向下看時(shí)，所述第一部分和所述第二部分被定位為相互偏移。
根據(jù)本發(fā)明的另一方面，提供了一種器件，包括:電感器線圈，形成在第一管芯中；圖案化接地屏蔽(PGS)器件，形成在與所述第一管芯分離的第二管芯中；底部填充材料，位于所述第一管芯和所述第二管芯之間。在該器件中，所述第一管芯和所述第二管芯中的一個(gè)包括硅襯底，并且所述第一管芯和所述第二管芯中的另一個(gè)包括插入式襯底。在該器件中，所述硅襯底包括形成在其中的多個(gè)微電子器件；以及所述插入式襯底包括:介電材料和玻璃材料中的一種。在該器件中，所述第一管芯和所述第二管芯中的一個(gè)包括至少一個(gè)偽金屬元件。在該器件中，所述底部填充材料包括至少一個(gè)偽微凸塊。在該器件中，自頂部向下看時(shí)，所述偽微凸塊被所述電感器線圈包圍。在該器件中，所述PGS器件包含形成在兩個(gè)獨(dú)立的金屬層中的第一伸長(zhǎng)的繞組部分和第二伸長(zhǎng)的繞組部分，自頂部向下看時(shí)，所述第一伸長(zhǎng)的繞組部分和所述第二伸長(zhǎng)的繞組部分相對(duì)于彼此沒有對(duì)準(zhǔn)。根據(jù)本發(fā)明的又一方面，提供了一種微電子器件，包括:第一管芯，包含多個(gè)第一互連層，其中，電感器線圈結(jié)構(gòu)設(shè)置在所述第一互連層的子集中；第二管芯，包含多個(gè)第二互連層，其中，圖案化接地屏蔽(PGS)結(jié)構(gòu)設(shè)置在所述第二互連層的子集中；以及底部填充層，設(shè)置在所述第一管芯和所述第二管芯之間，所述底部填充層包含一個(gè)或多個(gè)微凸塊。在該微電子器件中，所述第一管芯和所述第二管芯都包括作為硅襯底和插入式襯底中的一種的襯底。在該微電子器件中，所述第一管芯和所述第二管芯中的至少一個(gè)包含多個(gè)偽金屬元件；以及所述底部填充層包含多個(gè)偽微凸塊，自頂部向下看時(shí)，所述多個(gè)偽微凸塊被所述電感器線圈結(jié)構(gòu)包圍。在該微電子器件中，所述PGS結(jié)構(gòu)包括形成在所述第二互連層的不同層中的第一部分和第二部分，以及其中，自頂部向下看時(shí)，所述第一部分和所述第二部分都具有彎曲形狀并且相互沒有對(duì)準(zhǔn)。


當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)以下詳細(xì)描述更好地理解本公開內(nèi)容的多個(gè)方面。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)的標(biāo)準(zhǔn)實(shí)踐，各種部件沒有按比例繪制。實(shí)際上，為了討論的清楚，可以任意增大或減小各種部件的尺寸。圖1是示例性電感器件的透視圖。圖2是根據(jù)本公開內(nèi)容的各個(gè)方面的IC器件的截面圖。圖3A至圖3B以及圖4是根據(jù)本公開內(nèi)容的各個(gè)方面的屏蔽結(jié)構(gòu)的俯視圖。圖5至圖8是根據(jù)本公開內(nèi)容的各個(gè)方面的IC器件的截面圖。圖9是根據(jù)本公開內(nèi)容的各個(gè)方面的電感器結(jié)構(gòu)的俯視圖。圖10是示出根據(jù)實(shí)施例的制造變壓器件的方法的流程圖。
具體實(shí)施例方式應(yīng)該理解，以下公開內(nèi)容提供了用于實(shí)施各種實(shí)施例的不同特征的許多不同的實(shí)施例或?qū)嵗?。以下描述部件和配置的具體實(shí)例以簡(jiǎn)化本公開內(nèi)容。當(dāng)然，這些僅僅是實(shí)例而不用于限制。例如，以下第一部件形成在第二部件上方的描述可以包括以直接接觸的形式形成第一部件和第二部件被的實(shí)施例，并且還可以包括可以附加部件形成在第一部件和第二部件之間使得第一部件和第二部件沒有直接接觸的實(shí)施例。此外，本公開內(nèi)容可以在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字母。這種重復(fù)是為了簡(jiǎn)潔和清楚的目的，且其本身并不指定所討論的各個(gè)實(shí)施例和/或結(jié)構(gòu)之間的關(guān)系。在集成電路(IC)制造演進(jìn)的過(guò)程中，用于分立元件的電子元件(例如，電感器、電容器、電阻器、變壓器等)現(xiàn)在可以形成為IC芯片的一部分。例如，可以通過(guò)IC芯片的繞組互連金屬線來(lái)形成電感器。為了說(shuō)明，圖1是示例性電感器20的透視圖。電感器20包括伸長(zhǎng)的導(dǎo)電繞組線圈。當(dāng)電流流經(jīng)導(dǎo)線圈時(shí)，生成磁場(chǎng)。電感器20可以在具有多個(gè)互連層的互連結(jié)構(gòu)中實(shí)施，其中，每個(gè)互連層都包含通過(guò)介電材料隔離的多條金屬線。更具體地，電感器20的伸長(zhǎng)的導(dǎo)電繞組線圈可以利用一個(gè)或多個(gè)互連層的金屬線來(lái)實(shí)施?；ミB結(jié)構(gòu)形成在襯底上方，該襯底可以包含半導(dǎo)體材料或其他適當(dāng)材料。屏蔽結(jié)構(gòu)(圖1中未示出)可用于減小來(lái)自相鄰元件的噪聲并且使電感器20的電磁泄漏最小。例如，由多條導(dǎo)線組成的屏蔽結(jié)構(gòu)可以在電感器20下方的互連層中實(shí)現(xiàn)。然而，因?yàn)橥ㄟ^(guò)電感器20 ( S卩，導(dǎo)體)、屏蔽結(jié)構(gòu)(S卩，另一導(dǎo)體)和介于其間的介電材料有效地形成電容器，所以這種屏蔽結(jié)構(gòu)會(huì)導(dǎo)致不期望的電感器20的寄生電容。寄生電容會(huì)降低電感器20的質(zhì)量因數(shù)(Q)并影響包含電容器20的器件(例如，LC儲(chǔ)能電路)的諧振頻率。根據(jù)本公開內(nèi)容的各個(gè)方面，以下段落將描述克服上述寄生電容問題的屏蔽結(jié)構(gòu)。參考圖2，示出了 IC器件30的示意性部分截面?zhèn)纫晥D。IC器件30包括管芯40和管芯50。在圖2所示實(shí)施例中，管芯40為插入式管芯(interposer die)，以及管芯50為根據(jù)互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)制造工藝制造的娃管芯。更具體地，插入式管芯40包括襯底60，該襯底可以包含介電材料、玻璃材料、高阻抗材料或另一種適當(dāng)?shù)姆菍?dǎo)電材料。插入式管芯40還包括互連結(jié)構(gòu)70?；ミB結(jié)構(gòu)70包括:還可以稱為金屬層的多個(gè)圖案化互連導(dǎo)電層。每一個(gè)互連層都包括多個(gè)互連部件，該互連部件也被稱為金屬線。金屬線可以為鋁互連線或銅互連線，并且可以包括導(dǎo)電材料，諸如鋁、銅、鋁合金、銅合金、鋁/硅/銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶硅、金屬硅化物或其組合。金屬線可以通過(guò)包括物理汽相沉積(PVD)、化學(xué)汽相沉積(CVD)、濺射、電鍍或其組合的工藝來(lái)形成?；ミB結(jié)構(gòu)70還包括提供不同互連層之間的電連接的多個(gè)通孔/接觸件。在一些實(shí)施例中，襯底60和互連結(jié)構(gòu)70可以統(tǒng)一認(rèn)為是單個(gè)實(shí)體:即,襯底60可以被認(rèn)為是互連結(jié)構(gòu)70的一部分。或者換言之，互連結(jié)構(gòu)70形成在襯底60中，并且不需要互連結(jié)構(gòu)70和襯底60之間的清楚邊界。電子元件80形成在互連結(jié)構(gòu)70中。為了提供實(shí)例，在本文所示實(shí)施例中，電子元件80包括電感器結(jié)構(gòu)，并且在下文中可以稱為電感器結(jié)構(gòu)80。然而，在其他實(shí)施例中，電子元件80可以包括其他器件，諸如變壓器、電阻器、電容器等。電感器結(jié)構(gòu)80通過(guò)互連結(jié)構(gòu)70的金屬線和通孔/接觸件的子集來(lái)形成。在某些實(shí)施例中，電感器結(jié)構(gòu)80的金屬線形成螺旋狀線圈(在俯視圖中)。電感器結(jié)構(gòu)80可以跨越多個(gè)金屬層。管芯50包括襯底90。在一些實(shí)施例中，襯底90為摻雜有諸如硼的N型摻雜劑或摻雜有諸如砷或磷的N型摻雜劑的硅襯底。襯底90可以由以下材料制成，這些材料包括:一些其他適當(dāng)?shù)脑匕雽?dǎo)體(諸如金剛石或鍺)、適當(dāng)?shù)幕衔锇雽?dǎo)體(諸如碳化硅、砷化銦或磷化銦)；或適當(dāng)?shù)暮辖鸢雽?dǎo)體(諸如碳化硅鍺、鎵砷磷或磷化鎵銦)。此外，襯底90可以包括外延層Gpi layer)，可以發(fā)生應(yīng)變用于性能增強(qiáng)，并且可以包括絕緣體上硅(SOI)結(jié)構(gòu)。
盡管為了簡(jiǎn)化沒有具體示出，但可以在襯底中形成多個(gè)電子元件。例如，可以在襯底中形成場(chǎng)效應(yīng)晶體管(FET)器件的源極區(qū)域和漏極區(qū)域。源極區(qū)域和漏極區(qū)域可以通過(guò)一種或多種離子注入或擴(kuò)散工藝形成。作為另一實(shí)例，可以在襯底中形成諸如淺溝槽隔離(STI)結(jié)構(gòu)或深溝槽隔離(DTI)結(jié)構(gòu)的隔離結(jié)構(gòu)，以提供用于各種電子元件的隔離。這些隔離結(jié)構(gòu)可以通過(guò)以下工藝形成，在襯底40中蝕刻凹槽(或溝槽)且此后用諸如氧化硅、氮化硅、氮氧化硅、摻氟的硅酸鹽玻璃(FSG)和/或本領(lǐng)域已知的低k介電材料的介電材料填充凹槽來(lái)形成。為了簡(jiǎn)化，在本文沒有具體示出形成在襯底90中的各種電子元件。
管芯50包括互連結(jié)構(gòu)100。互連結(jié)構(gòu)100包括多個(gè)圖案化介電層和互連導(dǎo)電層。這些互連導(dǎo)電層提供形成在襯底40中的電路、輸入/輸出和各種摻雜部件之間的互連(例如，配線)。更具體地，互連結(jié)構(gòu)100可以包括多個(gè)互連層，也被稱為金屬層(例如，M1、M2、M3等)。每個(gè)互連層都包括多個(gè)互連部件，也被稱為金屬線。金屬線可以為鋁互連線或銅互連線，并且可以包括諸如鋁、銅、鋁合金、銅合金、鋁/硅/銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶硅、金屬硅化物或其組合的導(dǎo)電材料。金屬線可以通過(guò)包括PVD、CVD、濺射、電鍍或其組合的工藝來(lái)形成。
互連結(jié)構(gòu)100包括提供互連層之間的隔離的層間介電層(ILD)。ILD可以包括諸如氧化物材料的介電材料?；ミB結(jié)構(gòu)100還包括多個(gè)通孔/接觸件，通孔/接觸件提供襯底上的不同互連層和/或部件之間的電連接。為了簡(jiǎn)單，在本文沒有具體示出互連層中的金屬線、互連金屬線的通孔和將它們分離的介電材料。
屏蔽結(jié)構(gòu)110形成在互連結(jié)構(gòu)100中。在所示實(shí)施例中，屏蔽結(jié)構(gòu)110包括圖案化接地屏蔽(PGS)結(jié)構(gòu)。利用互連結(jié)構(gòu)100的金屬層中的圖案化金屬線形成屏蔽結(jié)構(gòu)110。屏蔽結(jié)構(gòu)110使電感器結(jié)構(gòu)80與源于襯底90中的微電子元件的電磁干擾隔離。
在一些實(shí)施例中，屏蔽結(jié)構(gòu)110可包括屬于不同層的部分，并且這些部分可以具有彎曲形狀。例如，圖3A至圖3B分別示出了屏蔽結(jié)構(gòu)110的兩個(gè)示例性部分IlOA和IlOB的示意性部分俯視圖。部分IlOA和IlOB為來(lái)自互連結(jié)構(gòu)100的不同金屬層的金屬線。例如，部分IIOA可以包含來(lái)自金屬I層的金屬線，以及部分IIOB可以包含來(lái)自金屬2層的金屬線，反之亦然。部分IlOA和IlOB分別具有彎曲形狀，例如圖3A和圖3B所示的形狀。在一些實(shí)施例中，彎曲形狀可以意味著部分IIOA和IIOB分別包含多個(gè)迂回，或者可以為Z字形狀。
參考圖4，根據(jù)某些實(shí)施例示出部分IlOA和IlOB的重疊俯視圖。部分IlOA和IlOB在俯視圖中未對(duì)準(zhǔn)(即，沒有對(duì)準(zhǔn))。換言之，部分IIOA和IlOB被定位為在俯視圖中相互偏移。在一些實(shí)施例中，部分IlOA和IlOB近似地相互補(bǔ)充-部分IlOA和IlOB的每一個(gè)都填充另一個(gè)的空隙。在其他實(shí)施例中，部分IlOA和IlOB在俯視圖中可以至少部分地相互重疊(但是它們沒有相互物理接觸)。在一些實(shí)施例中，部分IIOA和IlOB的總體面積還大于電感器結(jié)構(gòu)80的面積，因此在電感器結(jié)構(gòu)80的“示圖”中“遮蔽”襯底90。實(shí)施這些結(jié)構(gòu)以優(yōu)化為電感器結(jié)構(gòu)80所提供的屏蔽或隔離的數(shù)量。換句話說(shuō)，由于在特定實(shí)施例中電感器結(jié)構(gòu)80完全與襯底90隔離，所以使電感器結(jié)構(gòu)80和襯底90中的微電子元件之間的電磁泄漏或干擾最小，從而提高了電感器結(jié)構(gòu)80的性能。再次參考圖2，IC器件30還包括底部填充層120。底部填充層120將管芯40和管芯50連接在一起。底部填充層120可以包含一個(gè)或多個(gè)微凸塊(這里沒有示出)，該微凸塊為延伸穿過(guò)底部填充層120的導(dǎo)電器件。微凸塊允許管芯40上的器件與管芯50上的器件之間的電連接。底部填充層120還包含環(huán)繞微凸塊的電絕緣材料。例如，絕緣材料可以包含介電材料。底部填充層120具有厚度130。在一些實(shí)施例中，厚度130至少為10微米。在一些其他實(shí)施例中，厚度130在大約30微米至大約50微米之間的范圍內(nèi)。電感器結(jié)構(gòu)80通過(guò)底部填充層120與屏蔽結(jié)構(gòu)110分離。因此，電感器結(jié)構(gòu)80和屏蔽結(jié)構(gòu)Iio之間的間距至少和厚度130差不多。在傳統(tǒng)的IC器件中，通常將在與電感器(或任何其他適當(dāng)?shù)碾娮釉?相同的管芯(和相同互連結(jié)構(gòu))中實(shí)施屏蔽結(jié)構(gòu)。如此，傳統(tǒng)IC器件中的電感器和屏蔽結(jié)構(gòu)之間的間距通常較小，例如幾微米。如上所討論的，傳統(tǒng)IC器件中電感器和屏蔽結(jié)構(gòu)之間相對(duì)較小的間距可能產(chǎn)生過(guò)量的寄生電容，這是因?yàn)殡娙菖c兩個(gè)導(dǎo)電板之間的距離呈反相關(guān)。相比較，這里的電感器結(jié)構(gòu)80和屏蔽結(jié)構(gòu)110之間的間距較大，例如，在幾十微米(或更大)的范圍內(nèi)。從而，兩個(gè)導(dǎo)電板(即，電感器結(jié)構(gòu)80和屏蔽結(jié)構(gòu)110)之間的距離顯著增大，因此，大大減小了寄生電容。減小的寄生電容將提高電感器結(jié)構(gòu)80的質(zhì)量因數(shù)，并提高其相關(guān)聯(lián)的諧振頻率。圖5至圖8是IC器件30的各種可選實(shí)施例的示意性部分截面?zhèn)纫晥D。為了一致和清楚，圖2以及圖5至圖8中的類似元件標(biāo)號(hào)相同。參考圖5，IC器件30A包括插入式管芯40和使用CMOS制造工藝制造的硅管芯50。插入式管芯40和硅管芯50通過(guò)底部填充層120連接在一起。不同于圖2的IC器件30，IC器件30A在插入式管芯40中實(shí)施屏蔽結(jié)構(gòu)110，并且在硅管芯50中實(shí)施電感器結(jié)構(gòu)80。在又一些實(shí)施例中，電感器結(jié)構(gòu)80和屏蔽結(jié)構(gòu)110可以在兩個(gè)插入式管芯中實(shí)施，或者在使用CMOS制造工藝制造的兩個(gè)娃管芯中實(shí)施。參考圖6，IC器件30B包括插入式管芯40和使用CMOS制造工藝制造的硅管芯50。插入式管芯40和硅管芯50通過(guò)底部填充層120連接在一起。IC器件30B在硅管芯50的互連結(jié)構(gòu)100中還包括多個(gè)偽金屬器件200。在一些實(shí)施例中，出于工藝考慮而使用偽金屬器件200。例如，以控制成品率，這些偽金屬器件可以使得工藝角更容易到達(dá)。應(yīng)該理解，由于本文的PGS結(jié)構(gòu)使用薄器件(諸如多晶硅或金屬柵極)，所以該P(yáng)GS結(jié)構(gòu)作為彎曲類型的屏蔽結(jié)構(gòu)是有效的。 參考圖7，IC器件30C包括插入式管芯40和使用CMOS制造工藝制造的硅管芯50。插入式管芯40和硅管芯50通過(guò)底部填充層120連接在一起。IC器件30C在插入式管芯40的互連結(jié)構(gòu)70中還包括多個(gè)偽金屬器件200。參考圖8，IC器件30D包括插入式管芯40和使用CMOS制造工藝制造的硅管芯50。插入式管芯40和硅管芯50通過(guò)底部填充層120連接在一起。IC器件30D還包括多個(gè)偽微凸塊210。在一些實(shí)施例中，在俯視圖中電感器結(jié)構(gòu)80的線圈包圍偽微凸塊210。在圖9的俯視圖中示出了作為這種結(jié)構(gòu)的實(shí)例。在電感器結(jié)構(gòu)80的內(nèi)部設(shè)置微凸塊210(或者電感器結(jié)構(gòu)80包圍微凸塊210)提高了電感器結(jié)構(gòu)80的性能。
圖10示出了根據(jù)本發(fā)明的各個(gè)方面的用于制造上面在圖2至圖9中討論的IC器件的方法300的流程圖。方法300包括框310,其中,提供第一管芯。第一管芯包含電子器件。在一些實(shí)施例中，電子器件包括電感器線圈。方法300包括框320，其中，提供第二管芯。第二管芯包含屏蔽結(jié)構(gòu)。在一些實(shí)施例中，屏蔽結(jié)構(gòu)包括PGS結(jié)構(gòu)。PGS結(jié)構(gòu)可以包含均具有彎曲形狀的多個(gè)部分。多個(gè)部分可以在俯視圖中定位偏移(或未對(duì)準(zhǔn))?？梢栽诨ミB結(jié)構(gòu)的不同金屬層中實(shí)施多個(gè)部分。方法300包括框330，其中，第一管芯連接至第二管芯。在一些實(shí)施例中，第一管芯和第二管芯通過(guò)包含一個(gè)或多個(gè)微凸塊的底部填充層連接在一起。一些微凸塊可以為偽微凸塊，并且可以在俯視圖中被電感器線圈包圍。應(yīng)該理解，本文所討論的附圖被簡(jiǎn)化以更好地理解本公開內(nèi)容的發(fā)明概念。因此，應(yīng)該注意，可以在方法300之前、之間和之后提供額外工藝，并且可以僅在本文簡(jiǎn)要描述一些其他工藝。
上面討論的本發(fā)明的屏蔽結(jié)構(gòu)相對(duì)于傳統(tǒng)的屏蔽結(jié)構(gòu)提供了優(yōu)點(diǎn)。然而，應(yīng)該理解，不是所有優(yōu)點(diǎn)都必須在本文進(jìn)行討論，其他實(shí)施例可以提供不同的優(yōu)點(diǎn)，并且不是所有實(shí)施例都要求具備特定優(yōu)點(diǎn)。一個(gè)優(yōu)點(diǎn)是減小了寄生電容。如上所討論的，傳統(tǒng)的IC器件在相同的管芯上(通過(guò)在相同的互連結(jié)構(gòu)中)實(shí)施電感器(或其他適當(dāng)?shù)碾娮釉T如傳輸線或變壓器)和屏蔽結(jié)構(gòu)。因此，有效寄生電容具有隔離導(dǎo)電板(即，電感器和屏蔽結(jié)構(gòu))的較短距離。從而，寄生電容會(huì)比較顯著，這會(huì)使電感器的性能劣化(尤其在高頻下)。
相比之下，本公開內(nèi)容的電感器結(jié)構(gòu)和屏蔽結(jié)構(gòu)在兩個(gè)獨(dú)立的管芯上實(shí)施并且通過(guò)充分厚的底部填充層來(lái)分離。以這種方式，大大增加了有效寄生電容器的距離，從而減小了有效寄生電容。寄生電容的減小提高了電感器的質(zhì)量因數(shù)，并且可以改進(jìn)電感器的諧振頻率。
本公開內(nèi)容的另一優(yōu)點(diǎn)在于，彎曲屏蔽結(jié)構(gòu)在提供用于電感器的隔離方面更加有效。在屏蔽結(jié)構(gòu)的多個(gè)彎曲部分在不同層中實(shí)施且沒有對(duì)準(zhǔn)的實(shí)施例中，部分的總體面積可以有效地阻擋電感器和襯底的電子元件之間的電磁泄漏路徑。因此，可以更好地隔離電感器。
本公開內(nèi)容的一種寬泛形式涉及一種裝置。該裝置包括:第一管芯，包含電子元件；第二管芯，包含接地屏蔽結(jié)構(gòu)；以及層，設(shè)置在第一管芯和第二管芯之間，其中，該層將第一管芯和第二管芯連接在一起。
在一些實(shí)施例中，電子元件和接地屏蔽結(jié)構(gòu)都包含導(dǎo)電材料；以及電子元件為電感器線圈。
在一些實(shí)施例中,第一管芯和第二管芯都包括娃襯底或插入式襯底。
在一些實(shí)施例中，插入式襯底包括介電材料或玻璃材料。
在一些實(shí)施例中，層包括底部填充材料
在一些實(shí)施例中，層具有至少為十微米的厚度。
在一些實(shí)施例中，層包含一個(gè)或多個(gè)微凸塊。
在一些實(shí)施例中，第一管芯和第二管芯中的至少一個(gè)包含一個(gè)或多個(gè)偽金屬器件。
在一些實(shí)施例中，接地屏蔽結(jié)構(gòu)器件包括第一部分和第二部分；第一部分和第二部分形成在不同的層中；第一部分和第二部分都具有彎曲形狀；以及第一部分和第二部分被定位為在俯視圖中相互偏移。
本公開內(nèi)容的一種寬泛形式涉及一種器件。該器件包括:電感器線圈，形成在第一管芯中；圖案化接地屏蔽(PGS)器件，形成在與第一管芯分離的第二管芯中；底部填充材料，位于第一管芯和第二管芯之間。在一些實(shí)施例中，第一管芯和第二管芯中的一個(gè)包括硅襯底，第一管芯和第二管芯中的另一個(gè)包括插入式襯底。在一些實(shí)施例中，硅襯底包括形成在其中的多個(gè)微電子器件；以及插入式襯底包括介電材料和玻璃材料中的一種。在一些實(shí)施例中，第一管芯和第二管芯中的一個(gè)包括至少一個(gè)偽金屬器件。在一些實(shí)施例中，底部填充材料包括至少一個(gè)偽微凸塊。 在一些實(shí)施例中，偽微凸塊在俯視圖中被電感器線圈包圍。在一些實(shí)施例中，PGS器件包含形成在兩個(gè)獨(dú)立的金屬層中的第一伸長(zhǎng)的繞組部分和第二伸長(zhǎng)的繞組部分，第一伸長(zhǎng)的繞組部分和第二伸長(zhǎng)的繞組部分在俯視圖中相對(duì)于彼此沒有對(duì)準(zhǔn)。本公開內(nèi)容的又一寬泛形式涉及微電子器件。微電子器件包括:第一管芯，包含多個(gè)第一互連層，其中，電感器線圈結(jié)構(gòu)設(shè)置在第一互連層的子集中；第二管芯，包含多個(gè)第二互連層，其中，圖案化接地屏蔽(PGS)結(jié)構(gòu)設(shè)置在第二互連層的子集中；以及底部填充層，設(shè)置在第一管芯和第二管芯之間，底部填充層包含一個(gè)或多個(gè)微凸塊。在一些實(shí)施例中,第一管芯和第二管芯都包括作為娃襯底和插入式襯底中的一種的襯底。在一些實(shí)施例中，第一管芯和第二管芯中的至少一個(gè)包含多個(gè)偽金屬元件；以及底部填充層包含在俯視圖中被電感器線圈包圍的多個(gè)偽微凸塊。在一些實(shí)施例中，PGS結(jié)構(gòu)包括形成在第二互連層的不同層中的第一部分和第二部分，以及其中，第一部分和第二部分都具有彎曲形狀并且在俯視圖中相互沒有對(duì)準(zhǔn)。前面概述了多個(gè)實(shí)施例的特征，使得本領(lǐng)域的技術(shù)人員可以更好地理解以下具體描述。本領(lǐng)域的技術(shù)人員應(yīng)該意識(shí)到，他們可以容易地將本公開內(nèi)容作為基礎(chǔ)來(lái)設(shè)計(jì)或修改用于執(zhí)行與本文引入實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的其他工藝和結(jié)構(gòu)。本領(lǐng)域的技術(shù)人員還應(yīng)該意識(shí)到，這種等效構(gòu)造不背離本公開內(nèi)容的主旨和范圍，并且他們可以進(jìn)行各種改變、替換和修改而不背離本公開內(nèi)容的主旨和范圍。
權(quán)利要求
1.一種裝置，包括: 第一管芯，包含電子元件； 第二管芯，包含接地屏蔽結(jié)構(gòu)；以及 設(shè)置在所述第一管芯和所述第二管芯之間的層，其中，所述層將所述第一管芯和所述第二管芯連接在一起。
2.根據(jù)權(quán)利要求1所述的裝置，其中: 所述電子元件和所述接地屏蔽結(jié)構(gòu)都包含導(dǎo)電材料；以及 所述電子元件為電感器線圈。
3.根據(jù)權(quán)利要求1所述的裝置，其中，所述第一管芯和所述第二管芯都包括硅襯底或插入式襯底。
4.根據(jù)權(quán)利要求3所述的裝置，其中，所述插入式襯底包括:介電材料、高阻抗材料、或玻璃材料。
5.根據(jù)權(quán)利要求1所述的裝置，其中，所述層包括底部填充材料。
6.根據(jù)權(quán)利要求1所述的裝置，其中，所述層的厚度為至少十微米。
7.根據(jù)權(quán)利要求1所述的裝置，其中，所述層包含一個(gè)或多個(gè)微凸塊。
8.根據(jù)權(quán)利要求1所述的裝置，其中，所述第一管芯和所述第二管芯中的至少一個(gè)包含:一個(gè)或多個(gè)偽金屬器件。
9.一種器件，包括: 電感器線圈，形成在第一管芯中； 圖案化接地屏蔽(PGS)器件，形成在與所述第一管芯分離的第二管芯中； 底部填充材料，位于所述第一管芯和所述第二管芯之間。
10.一種微電子器件，包括: 第一管芯，包含多個(gè)第一互連層，其中，電感器線圈結(jié)構(gòu)設(shè)置在所述第一互連層的子集中； 第二管芯，包含多個(gè)第二互連層，其中，圖案化接地屏蔽(PGS)結(jié)構(gòu)設(shè)置在所述第二互連層的子集中；以及 底部填充層，設(shè)置在所述第一管芯和所述第二管芯之間，所述底部填充層包含一個(gè)或多個(gè)微凸塊。
全文摘要
本發(fā)明內(nèi)容提供了集成電路(IC)器件。IC器件包括包含電子元件的第一管芯。IC器件包括包含接地屏蔽結(jié)構(gòu)的第二管芯。IC器件包括設(shè)置在第一管芯和第二管芯之間的層。該層將第一管芯和第二關(guān)系連接在一起。本發(fā)明內(nèi)容還涉及微電子器件。微電子器件包括包含多個(gè)第一互連層的第一管芯。電感器線圈結(jié)構(gòu)設(shè)置在第一互連層的子集中。微電子器件包括包含多個(gè)第二互連層的第二管芯。圖案化接地屏蔽(PGS)結(jié)構(gòu)設(shè)置在第二互連層的子集中。微電子器件包括設(shè)置在第一管芯和第二管芯之間的底部填充層。底部填充層包含一個(gè)或多個(gè)微凸塊。本發(fā)明還提供了改進(jìn)的集成電路接地屏蔽結(jié)構(gòu)。
文檔編號(hào)H01L23/58GK103151338SQ20121006743
公開日2013年6月12日 申請(qǐng)日期2012年3月14日 優(yōu)先權(quán)日2011年12月7日
發(fā)明者林佑霖, 顏孝璁, 陳和祥, 周淳樸 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司