專利名稱：一種雙層多晶硅柵的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路制造技術(shù)領(lǐng)域，尤其涉及一種雙層多晶硅柵的制造方法。
背景技術(shù)：
專業(yè)術(shù)語說明:N阱:在襯底上擴(kuò)散N型區(qū)屮阱:在襯底上擴(kuò)散P型區(qū)；N+:N型重?fù)诫s區(qū)；P+:P型重?fù)诫s區(qū)；Fox:場氧化層；Pbody:P型摻雜體區(qū)。MOS管是構(gòu)成半導(dǎo)體集成電路的基本單元，MOS管由阱、源、漏和柵組成，多晶硅在半導(dǎo)體集成電路中常作為MOS管的柵極，即多晶硅柵。在某些類型的集成電路中，比如某些B⑶集成電路(雙極-互補(bǔ)型MOS-功率雙擴(kuò)散MOS集成電路)，包含有兩層多晶硅并且都作為MOS管的柵極，分別稱之為第一層多晶硅柵和第二層多晶硅柵。以下以B⑶集成電路為例，介紹雙層多晶硅柵的結(jié)構(gòu)，如圖1所示。在圖1中，列舉了 BCD集成電路中的一個低壓NMOS和一個功率LDNMOS共兩個MOS管，第一層多晶硅柵(圖1中的多晶一)為功率LDNMOS的柵，第二層多晶硅柵(圖1中的多晶二)為低壓NMOS的柵，其中的厚氧化層為Fox，F(xiàn)ox覆蓋的區(qū)域為場區(qū)，沒有Fox覆蓋的區(qū)域為有源區(qū)，有源區(qū)表面的薄氧化層為柵氧，多晶一下方和多晶二下方的柵氧分別稱之為第一層?xùn)叛鹾偷诙訓(xùn)叛酰琋+為MOS管的源、漏，Pbody為功率LDNMOS的體區(qū)。在現(xiàn)有技術(shù)中，制造雙層多晶硅柵的方法如圖2所示:步驟201:在襯底上制作N阱和P阱(請參考圖3)；步驟202:制作有源區(qū)和場區(qū)(請參考圖4，在圖4中被Fox覆蓋的區(qū)域即場區(qū)，沒被Fox覆蓋的即為有源區(qū))；步驟203:在有源區(qū)上生長第一層?xùn)叛?請參考圖5)；步驟204:淀積第一層多晶硅，并對第一層多晶硅進(jìn)行光刻和刻蝕形成第一層多晶娃棚(請參考圖6,即圖6中的多晶一)；步驟205:進(jìn)行Pbody摻雜(請參考圖7)；步驟206:低壓化學(xué)氣相淀積氧化硅(LPTEOS)(請參考圖8)；步驟207 =Pbody高溫推結(jié)(請參考圖9)；步驟208:氧化硅濕法刻蝕(請參考圖10)；步驟209:生長第二層?xùn)叛?請參考圖11)；步驟210:淀積第二層多晶硅(請參考圖12)；步驟211:對第二層多晶硅進(jìn)行光刻和刻蝕形成第二層多晶硅柵(請參考圖13，即圖13中的多晶二)。以上步驟完成后，已經(jīng)完成雙層多晶硅柵的制作，其他步驟都為本領(lǐng)域技術(shù)人員習(xí)知的標(biāo)準(zhǔn)工藝，比如制作N+和P+重?fù)诫s區(qū)(請參考圖14)。
本發(fā)明人在實現(xiàn)本發(fā)明的過程中發(fā)現(xiàn)，在上述制作方法中至少存在以下兩個很難克服的缺點(diǎn):第一是在步驟208中，當(dāng)進(jìn)行氧化硅濕法刻蝕時，是使用稀釋的氫氟酸把裸露的LPTEOS和第一層?xùn)叛醺g掉,多晶一下方的柵氧化層由于有多晶娃的遮蔽,不會被腐蝕掉，但是多晶一邊緣的第一層?xùn)叛鹾苋菀妆桓g液損傷到，導(dǎo)致器件的可靠性下降；第二是在步驟211中，預(yù)留第二層多晶硅柵的區(qū)域被光刻膠覆蓋，其他區(qū)域的光刻膠不被保留，然后采用干法刻蝕工藝把沒有光刻膠覆蓋的區(qū)域的多晶二刻蝕掉，然后去除光刻膠，這種刻蝕方法使得在多晶一的側(cè)壁區(qū)域，多晶二的厚度(特指縱向厚度，請參見圖12中的dl，下文同)比平坦區(qū)的多晶二的厚度d2大得多，所以刻蝕的工藝難度很大。

發(fā)明內(nèi)容
本發(fā)明提供一種雙層多晶硅柵的制造方法，用以解決現(xiàn)有技術(shù)中存在的第一層多晶硅柵的邊緣的第一層?xùn)叛鹾苋菀妆桓g液損傷到，導(dǎo)致器件的可靠性下降以及刻蝕第二層多晶硅的工藝難度大的問題。本發(fā)明提供一種雙層多晶硅柵的制造方法，應(yīng)用于一待處理集成電路，所述制造方法包括:在所述待處理集成電路的氧化硅上淀積氮化硅；各向異性刻蝕所述氮化硅，在所述待處理集成電路的第一層多晶硅柵側(cè)壁形成氮化硅側(cè)墻；制作第二層多晶硅柵；以及漂洗所述氮化硅側(cè)墻。優(yōu)選地，所述各向異性刻蝕所述氮化硅具體為使用等離子體干法垂直向下刻蝕。優(yōu)選地，所述氮化硅的厚度為1000 3000埃。優(yōu)選地，所述制作第二層多晶硅柵具體包括:在所述待處理集成電路的有源區(qū)的表面和所述第一層多晶硅柵上生長第二層?xùn)叛酰辉谒龅诙訓(xùn)叛跎系矸e第二層多晶硅；以及刻蝕所述第二層多晶硅形成所述第二層多晶硅柵。優(yōu)選地，在所述各向異性刻蝕所述氮化硅之前還對所述待處理集成電路的摻雜區(qū)進(jìn)行熱處理。優(yōu)選地，所述熱處理為高溫推結(jié)。優(yōu)選地，所述高溫推結(jié)的溫度為1050 1150攝氏度。本發(fā)明有益效果如下: 本發(fā)明一實施例中采用了在氧化硅上淀積氮化硅，各向異性刻蝕氮化硅后在第一層多晶硅柵側(cè)壁形成氮化硅側(cè)墻，所以在進(jìn)行氧化硅刻蝕時第一層多晶硅柵下方的第一層?xùn)叛醪粫粨p傷到，器件的可靠性提高，另外，由于氮化硅側(cè)墻可以減緩第一層多晶硅柵產(chǎn)生的臺階，從而降低了第二層多晶硅刻蝕的工藝難度。


圖1為理想狀態(tài)的雙層多晶硅柵的結(jié)構(gòu)圖；圖2為現(xiàn)有技術(shù)中制造雙層多晶硅柵的方法流程圖；圖3-圖14分別為圖2中的制造方法中各步驟完成之后的結(jié)構(gòu)圖；圖15為本發(fā)明一實施例中雙層多晶硅柵的制造方法流程圖；圖16-圖24分別為圖15中的制造方法中各步驟完成之后的結(jié)構(gòu)圖。
具體實施例方式本發(fā)明一實施例中提供一種雙層多晶硅柵的制造方法，用于處理一待處理集成電路，在本實施例中，以BCD集成電路為例。該待處理集成電路包括:襯底；N阱和P阱，形成于襯底上(請參考圖3);場氧化層，設(shè)置于N阱和P阱上，形成有源區(qū)和場區(qū)，其中場氧化層覆蓋的區(qū)域為場區(qū)，沒有被場氧化層覆蓋的區(qū)域為有源區(qū)(請參考圖4);第一層?xùn)叛?，形成于有源區(qū)上(請參考圖5);第一層多晶硅柵，形成于第一層?xùn)叛跎?請參見圖6);摻雜區(qū)，形成于N阱上，其中在本實施例中摻雜區(qū)以Pbody為例，但是在實際運(yùn)用中，可以按照器件結(jié)構(gòu)和參數(shù)要求進(jìn)行摻雜(請參考圖7);氧化硅，覆蓋于場氧化層、第一層?xùn)叛鹾偷谝粚佣嗑Ч钖?，其中該氧化硅為低壓化學(xué)氣相淀積氧化硅，即LPTEOS (請參考圖8)，LPTEOS的厚度一般為200 600埃,其作用是防止娃表面和第一層多晶娃柵的表面在后續(xù)的熱處理過程中被氮化。請參考圖15，圖15為該制造方法的流程圖，如圖15所示，該方法包括:步驟1501:在待處理集成電路的氧化硅上淀積氮化硅；步驟1502:各向異性刻蝕氮化硅，在第一層多晶硅柵側(cè)壁形成氮化硅側(cè)墻；步驟1503:制作第二層多晶硅柵；步驟1504:漂洗氮化硅側(cè)墻。其中，步驟1501完成之后的結(jié)構(gòu)圖請參見圖16，LPSIN代表低壓化學(xué)氣相淀積氮化硅，LPSIN的厚度為1000 3000埃，LPSIN可以防止硅表面和多晶一(即第一層多硅晶柵，下文同)的表面在后續(xù)的熱處理過程中被氮化。在步驟1501之后和步驟1502之前，還將摻雜區(qū)進(jìn)行熱處理，如圖17所示，在本實施例中摻雜區(qū)以Pbody為例，而熱處理以對Pbody高溫推結(jié)為例，但是在實際運(yùn)用中，可以按照器件結(jié)構(gòu)和參數(shù)要求進(jìn)行摻雜，并按照器件結(jié)構(gòu)和參數(shù)要求進(jìn)行熱處理，本發(fā)明不作限制。高溫推結(jié)在高溫設(shè)備中進(jìn)行，溫度一般為1050 1150攝氏度。在步驟1502中，各向異性刻蝕氮化硅，直至有源區(qū)的表面和場氧化層的表面上的氮化硅被刻蝕完，請參見圖18，在本實施例中，使用等離子體干法刻蝕設(shè)備，垂直向下刻蝕LPSIN,當(dāng)有源區(qū)表面和場氧化層表面的LPSIN被刻蝕完，即停止刻蝕，由于在多晶一的側(cè)壁區(qū)域，LPSIN的厚度(特指縱向厚度，如圖17中的dl，下文同)比平坦區(qū)的LPSIN厚度(圖17中的d2)大得多，因此當(dāng)完成刻蝕之后，多晶一側(cè)壁區(qū)域的LPSIN被自動保留了下來，稱之為氮化硅側(cè)墻。進(jìn)一步，刻蝕氧化硅和第一層?xùn)叛酰垍⒖紙D19，在本實施例中，使用稀釋的氫氟酸把圖18中裸露的LPTEOS和第一層?xùn)叛醺g掉，由于有氮化硅側(cè)墻的掩蔽，多晶一的邊緣的第一層?xùn)叛醪粫桓g液損傷到，因此器件的可靠性高。步驟1503中，制作第二層多晶硅柵的具體過程為:在有源區(qū)的表面和第一層多晶硅柵上生長第二層?xùn)叛?，請參考圖20，如圖20所示，在本實施例中，在有源區(qū)的表面和多晶一的表面，生成了第二層?xùn)叛酰辉诘诙訓(xùn)叛跎虾蛨鲅趸瘜由系矸e第二層多晶硅，請參考圖21，如圖21所示，在本實施例中，在第二層?xùn)叛鹾蛨鲅趸瘜由系矸e第二層多晶硅；刻蝕第二層多晶硅形成第二層多晶硅柵，第二層多晶硅柵位于第二層?xùn)叛醯纳戏?，請參考圖22，在本實施例中，預(yù)留第二層多晶硅柵的區(qū)域被光刻膠覆蓋，其他區(qū)域的光刻膠不被保留，然后采用干法刻蝕工藝把沒有光刻膠覆蓋的區(qū)域的第二層多晶硅刻蝕掉，然后去除光刻膠。如圖22所示，第二層多晶硅柵(即圖22中的多晶二)位于第二層?xùn)叛醯纳戏?。而且由于有氮化硅?cè)墻的過渡作用，即減緩多晶一產(chǎn)生的陡直臺階，在多晶一側(cè)壁區(qū)域的第二層多晶硅厚度(參見圖21中的d3)與平坦區(qū)的第二層多晶硅的厚度(參見圖21中的d4)之比不再像傳統(tǒng)制造方法中那么大，刻蝕工藝的難度大大降低。步驟1504中漂洗氮化硅側(cè)墻具體請參見圖23，使用熱磷酸把氮化硅側(cè)墻清洗掉。以上步驟完成后，已經(jīng)完成雙層多晶硅柵的制作，其他步驟都為本領(lǐng)域技術(shù)人員習(xí)知的標(biāo)準(zhǔn)工藝，比如制作N+和P+重?fù)诫s區(qū)(請參考圖24)。本發(fā)明一實施例中采用了在氧化硅上淀積氮化硅，各向異性刻蝕氮化硅后在第一層多晶硅柵側(cè)壁形成氮化硅側(cè)墻，所以在進(jìn)行氧化硅刻蝕時第一層多晶硅柵下方的第一層?xùn)叛醪粫粨p傷到，器件的可靠性提高，另外，由于氮化硅側(cè)墻可以減緩第一層多晶硅柵產(chǎn)生的臺階，從而降低了第二層多晶硅刻蝕的工藝難度。顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
權(quán)利要求
1.一種雙層多晶硅柵的制造方法，應(yīng)用于一待處理集成電路，其特征在于，所述制造方法包括: 在所述待處理集成電路的氧化硅上淀積氮化硅； 各向異性刻蝕所述氮化硅，在所述待處理集成電路的第一層多晶硅柵側(cè)壁形成氮化硅側(cè)墻； 制作第二層多晶硅柵；以及 漂洗所述氮化硅側(cè)墻。
2.如權(quán)利要求1所述的制造方法，其特征在于，所述各向異性刻蝕所述氮化硅具體為使用等離子體干法垂直向下刻蝕。
3.如權(quán)利要求1所述的制造方法，其特征在于，所述氮化硅的厚度為1000 3000埃。
4.如權(quán)利要求1所述的制造方法，其特征在于，所述制作第二層多晶硅柵具體包括: 在所述待處理集成電路的有源區(qū)的表面和所述第一層多晶硅柵上生長第二層?xùn)叛酰? 在所述第二層?xùn)叛跎系矸e第二層多晶硅；以及 刻蝕所述第二層多晶硅形成所述第二層多晶硅柵。
5.如權(quán)利要求1所述的制造方法，其特征在于，在所述各向異性刻蝕所述氮化硅之前還對所述待處理集成電路的摻雜區(qū)進(jìn)行熱處理。
6.如權(quán)利要求5所述的制造方法，其特征在于，所述熱處理為高溫推結(jié)。
7.如權(quán)利要求6所述的制造方法，其特征在于，所述高溫推結(jié)的溫度為1050 1150攝氏度。
全文摘要
本發(fā)明公開了一種雙層多晶硅柵的制造方法。所述制造方法包括在所述待處理集成電路的氧化硅上淀積氮化硅；各向異性刻蝕所述氮化硅，在所述待處理集成電路的第一層多晶硅柵側(cè)壁形成氮化硅側(cè)墻；制作第二層多晶硅柵；以及漂洗所述氮化硅側(cè)墻。
文檔編號H01L21/28GK103187254SQ20111044835
公開日2013年7月3日 申請日期2011年12月28日 優(yōu)先權(quán)日2011年12月28日
發(fā)明者潘光燃 申請人:北大方正集團(tuán)有限公司, 深圳方正微電子有限公司