專利名稱：以空氣為側(cè)墻的圍柵硅納米線晶體管的制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于CMOS超大規(guī)模集成電路(ULSI)制造技術(shù)領(lǐng)域，具體涉及一種以空氣為側(cè)墻的圍柵硅納米線晶體管的制備方法。
背景技術(shù)：
隨著器件尺寸縮小到深亞微米，傳統(tǒng)平面晶體管的柵控能力減弱，短溝道效應(yīng)越來越明顯，導(dǎo)致一系列問題，如閾值電壓漂移、亞閾值斜率增加、亞閾區(qū)泄漏電流增加、漏致勢壘降低效應(yīng)等等。為了抑制日益惡化的短溝道效應(yīng)，可以采用多柵結(jié)構(gòu)，增加?xùn)艑系赖目刂颇芰?。多柵結(jié)構(gòu)的極致為圍柵硅納米線結(jié)構(gòu)，由于圍柵結(jié)構(gòu)優(yōu)秀的柵控能力和一維準(zhǔn)彈道輸運潛力，圍柵硅納米線晶體管能夠獲得非常好的亞閾值特性、提高電流開關(guān)比、增強電流驅(qū)動能力。另外，還具有良好的CMOS工藝兼容能力，因此圍柵硅納米線晶體管被認為是一種未來有希望取代平面晶體管的器件。但是由于其圍柵、納米級溝道的結(jié)構(gòu)特點，其本征電容較小，柵和源漏之間的邊緣 (fringing)寄生電容不可忽略，如圖1所示，從而嚴(yán)重影響器件的瞬態(tài)響應(yīng)特性。為了減小寄生電容，可以采用較低介電常數(shù)的材料作為側(cè)墻，能夠減小柵和源漏之間的電容耦合效應(yīng)，從而減小邊緣寄生電容。空氣具有極低的介電常數(shù)，以空氣為側(cè)墻的圍柵硅納米線器件沿著溝道方向的剖面圖如圖2所示。由于納米線獨特的三維結(jié)構(gòu)，如何形成空氣側(cè)墻需要特殊的工藝流程設(shè)計，這方面的研究目前未見報道。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種以空氣為側(cè)墻的圍柵硅納米線晶體管的制備方法。該晶體管在SOI (Silicon-On-Insulator,絕緣襯底上的硅)襯底上制備。本發(fā)明提供的技術(shù)方案如下一種以空氣為側(cè)墻的圍柵硅納米線晶體管的制備方法，其特征在于，在SOI襯底上制備，包括如下步驟1)隔離工藝；2)淀積與Si有較高刻蝕選擇比的材料A (如SiN、SiO2等)；3)光刻定義硬掩膜；4)通過刻蝕將光刻膠上的圖形轉(zhuǎn)移到材料A硬掩膜上，再通過刻蝕，將圖形從硬掩膜轉(zhuǎn)移到Si上，形成Si Fin (鰭狀Si細線條)條；5)淀積多晶硅；6)注入多晶硅；7)淀積 SiN;8)光刻定義溝道和大源漏區(qū)；9)刻蝕SiN，刻蝕多晶硅，形成Si Fin和大源漏；
10)淀 積 SiN;11)刻蝕SiN,形成SiN側(cè)墻；12)氧化，形成納米線；13)濕法去除氧化層，形成懸空納米線；14)形成柵氧化層；15)淀積多晶硅；16)注入多晶硅；17)光刻定義柵線條；18)通過刻蝕將光刻膠上的圖形轉(zhuǎn)移到多晶硅上；19)濕法腐蝕 SiN ；20)淀積SiO2,形成空氣側(cè)墻；21)退火激活雜質(zhì)；22)采用常規(guī)CMOS后端工藝完成后續(xù)流程，完成器件制備。所述步驟1)采用硅島隔離或硅的局部氧化隔離(LOCOS)。所述步驟2)采用的淀積材料是SiN或Si02，或者其他與Si有較高刻蝕選擇比的材料。所述步驟4)、18)均采用的是各向異性干法刻蝕技術(shù)。所述步驟2)、5)、7)、10)、15)、20)采用的是化學(xué)氣相淀積方法。所述步驟9)采用的是各向異性干法刻蝕技術(shù)，Si Fin周圍的多晶硅被刻蝕掉，而 Si Fin由于其頂部的SiN硬掩模而得以保留。所述步驟11)采用的是各向異性干法刻蝕，要保證源漏上方仍然有SiN保留而不是全部被刻蝕掉。所述步驟12)采用的是干氧氧化或氫氧合成氧化。所述步驟13)采用的是氫氟酸去掉氧化層。所述步驟14)采用的是干氧氧化形成SiO2介質(zhì)層或采用其他高介電常數(shù)的介質(zhì)層。所述步驟19)采用的是用170°C濃磷酸去除SiN。本發(fā)明的有益效果本發(fā)明提供的以空氣為側(cè)墻的硅納米線晶體管的制備方法， 與CMOS工藝流程相兼容，空氣側(cè)墻的引入能有效減小器件的寄生電容，提高器件瞬態(tài)響應(yīng)特性，適用于高性能邏輯電路應(yīng)用。


圖1圍柵硅納米線器件邊緣電容示意2Si02和空氣側(cè)墻的圍柵硅納米線器件沿著溝道方向的截面3到圖13是實施實例的工藝流程圖，圖中各層材料的說明如下I-Si2-埋氧化層3-SiN 4-多晶硅5-Si026-空氣
具體實施方式
下面結(jié)合附圖和具體實施例對本發(fā)明作進一步闡述。實施例1 空氣側(cè)墻的圍柵硅納米線器件的工藝制備流程如下從SOI襯底(埋氧化層上的Si厚度為2500 A )出發(fā)1.采用硅島隔離方法2.低壓化學(xué)氣相淀積(LPCVD)SiN 500 A3.光刻定義Fin條硬掩膜4.采用反應(yīng)離子刻蝕技術(shù)(RIE)刻蝕SiN 500 A，并去膠清洗，如圖3所示5.感應(yīng)耦合等離子(ICP)刻蝕Si2 500 A，形成Si Fin條，如圖4所示6.低壓化學(xué)氣相淀積(LPCVD)多晶硅2500A7. As注入，能量50keV，劑量4X 1015cnT2，如圖5所示8.低壓化學(xué)氣相淀積(LPCVD)SiN 2000A，如圖6所示9.光刻定義溝道和大源漏區(qū)10.采用反應(yīng)離子刻蝕技術(shù)(RIE)刻蝕SiN 2000A11.感應(yīng)耦合等離子(ICP)刻蝕多晶硅4000A，形成Si Fin和大源漏，并去膠清洗，如圖7所示12.低壓化學(xué)氣相淀積(LPCVD)SiN 2000A13.采用反應(yīng)離子刻蝕技術(shù)(RIE)刻蝕SiN 3500A，形成SiN側(cè)墻，如圖8所示14.干氧氧化，形成硅納米線15.采用緩沖氫氟酸(BHF)將干氧氧化的SiO2腐蝕掉，形成懸空納米線，如圖9所示16.柵氧氧化，形成5納米柵氧化層17.低壓化學(xué)氣相淀積(LPCVD)多晶硅2000A，如圖10所示18.八8注入，能量501(^，劑量4\1015，如圖11所示19.光刻定義柵線條20.感應(yīng)耦合等離子(ICP)刻蝕多晶硅2000A，形成多晶硅柵線條，并去膠清洗， 如圖12所示21. 170°C濃磷酸選擇腐蝕SiN，將源漏上方的SiN和SiN側(cè)墻去除干凈22.低壓化學(xué)氣相淀積(LPCVD) SiO2 4000A形成空氣側(cè)墻，如圖13所示23.氮氣中1050°C快速熱退火(RTP) 5秒鐘，激活雜質(zhì)24.光刻金屬接觸孔25.采用反應(yīng)離子刻蝕技術(shù)(RIE)刻蝕SiO2 3000A，采用緩沖氫氟酸(BHF)將孔內(nèi)剩余的氧化硅腐蝕干凈，去膠清洗26.濺射 Ti/Al，700Α/1μιη27.光刻金屬引線28. RIE 刻蝕 Al/Ti 1 μ m/ 700A，去膠清洗29. N2+H2中430°C下退火30分鐘，合金化，器件制備完成實施例2 如實施實例1，不同之處在于下面幾個步驟1.采用LOCOS隔離方法2.低壓化學(xué)氣相淀積(LPCVD) SiO2 500A
4.采用反應(yīng)離子刻蝕技術(shù)(RIE)刻蝕SiO2 500 A，并去膠清洗14.采用氫氧合成氧化，形成納米線 15.采用緩沖氫氟酸(BHF)將氫氧合成氧化的SiO2腐蝕掉，形成懸空納米線。
權(quán)利要求
1.一種以空氣為側(cè)墻的圍柵硅納米線晶體管的制備方法，其特征在于，在SOI襯底上制備，包括如下步驟1)隔離工藝；2)淀積與Si有較高刻蝕選擇比的材料A；3)光刻定義硬掩膜；4)通過刻蝕將光刻膠上的圖形轉(zhuǎn)移到材料A硬掩膜上，再通過刻蝕，將圖形從硬掩膜轉(zhuǎn)移到Si上，形成Si Fin條；5)淀積多晶硅；6)注入多晶硅；7)淀積SiN；8)光刻定義溝道和大源漏區(qū)；9)刻蝕SiN，刻蝕多晶硅，形成SiFin和大源漏；10)淀積SiN ；11)刻蝕SiN，形成SiN側(cè)墻；12)氧化，形成納米線；13)濕法去除氧化層，形成懸空納米線；14)形成柵氧化層；15)淀積多晶硅；16)注入多晶硅；17)光刻定義柵線條；18)通過刻蝕將光刻膠上的圖形轉(zhuǎn)移到多晶硅上；19)濕法腐蝕SiN；20)淀積SiO2，形成空氣側(cè)墻；21)退火激活雜質(zhì)；22)采用常規(guī)CMOS后端工藝完成后續(xù)流程，完成器件制備。
2.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟1)采用硅島隔離或硅的局部氧化隔離。
3.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟4)、18)均采用的是各向異性干法刻蝕技術(shù)。
4.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟2)、5)、7)、10)、15)、20)采用的是化學(xué)氣相淀積方法。
5.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟9)采用的是各向異性干法刻蝕技術(shù)，Si Fin周圍的多晶硅被刻蝕掉，而Si Fin由于其頂部的SiN硬掩模而得以保留。
6.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟11)采用的是各向異性干法刻蝕，要保證源漏上方仍然有SiN保留而不是全部被刻蝕掉。
7.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟12)采用的是干氧氧化或氫氧合成氧化。
8.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟13)采用的是氫氟酸去掉氧化層。
9.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟14)采用的是干氧氧化形成 SiO2介質(zhì)層。
10.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟19)采用的是用170°C濃磷酸去除SiN。
全文摘要
本發(fā)明公布了一種以空氣為側(cè)墻的圍柵硅納米線晶體管的制備方法。包括隔離并淀積與Si有高刻蝕選擇比的材料；定義Fin硬掩膜；形成Si Fin條；淀積多晶硅；注入多晶硅；淀積SiN；定義溝道和大源漏區(qū)；形成Si Fin和大源漏；淀積SiN；刻蝕SiN形成SiN側(cè)墻；氧化形成納米線；形成懸空納米線；形成柵氧化層；淀積多晶硅；注入多晶硅；光刻定義柵線條；通過刻蝕將光刻膠上的圖形轉(zhuǎn)移到多晶硅上；腐蝕SiN；淀積SiO2，形成空氣側(cè)墻；退火激活雜質(zhì)；采用常規(guī)CMOS后端工藝完成后續(xù)流程，完成器件制備。本發(fā)明提供的方法與CMOS工藝流程相兼容，空氣側(cè)墻的引入能有效減小器件的寄生電容，提高器件瞬態(tài)響應(yīng)特性，適用于高性能邏輯電路應(yīng)用。
文檔編號H01L21/762GK102214611SQ20111013930
公開日2011年10月12日 申請日期2011年5月27日 優(yōu)先權(quán)日2011年5月27日
發(fā)明者樊捷聞, 王潤聲, 艾玉杰, 諸葛菁, 黃如, 黃欣 申請人:北京大學(xué)