專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有電熔絲電路的半導(dǎo)體裝置。
背景技術(shù)：
以往，在系統(tǒng)LSI等半導(dǎo)體裝置中，作為用于解決存儲器冗余等的程序器件而有效利用了電熔絲。在電熔絲的程序動作中，在熔絲元件中流過充分大的電流，通過使其中一部分?jǐn)嗑€，由此使熔絲元件從低電阻變化為高電阻。在專利文獻(xiàn)1中公開了具有熔絲元件的電熔絲電路的構(gòu)成和動作的一例。另外， 在專利文獻(xiàn)2中公開了在系統(tǒng)LSI的電源接通/斷開時、電源或地線的一部分?jǐn)嗦穮?、以及從斷路狀態(tài)恢復(fù)吋，未對熔絲元件錯誤地程序化的電熔絲電路?，F(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)1 日本特開2006-114804號公報專利文獻(xiàn)2 日本特開2008-153588號公報

發(fā)明內(nèi)容
(發(fā)明要解決的課題)在近年來的數(shù)碼產(chǎn)品中，ESD(Electrostatic discharge)對策極其重要。S卩、在將系統(tǒng)LSI組合為成套產(chǎn)品的エ序或芯片的檢查エ序中，有可能因ESD導(dǎo)致在電源與地線之間施加浪涌，從而流動較大的過電流。并且，在具備電熔絲電路的半導(dǎo)體裝置中，若從用于程序化熔絲元件的程序電源施加浪涌電流，則在熔絲元件中會流動較大的電流，故存在著會誤程序化的問題。本發(fā)明的目的在干在具備電熔絲電路的半導(dǎo)體裝置中，即便從程序電源施加了浪涌也可防止熔絲元件的誤程序化。(用于解決課題的方法)本發(fā)明的ー個方式采用下述構(gòu)成，作為半導(dǎo)體裝置而具備電熔絲電路，其具有 在程序電源與地線之間串聯(lián)連接地設(shè)置的熔絲元件及晶體管、和控制所述晶體管的柵極電位的控制部；和程序防止電路，其在所述程序電源與所述地線之間與所述電熔絲電路并聯(lián)地設(shè)置，并且當(dāng)在所述程序電源與所述地線之間施加了浪涌時按照流動浪涌電流的一部分的方式構(gòu)成。根據(jù)該方式，在程序電源與地線之間與電熔絲電路并聯(lián)地設(shè)置了程序防止電路， 該程序防止電路當(dāng)在程序電源與地線之間施加了浪涌時按照流動浪涌電流的一部分的方式構(gòu)成。因此，即便在從程序電源施加了浪涌的情況下，浪涌電流也被分散至電熔絲電路和程序防止電路，所以能夠抑制在電熔絲電路的熔絲元件中流動的電流。因此，可以防止熔絲元件的誤程序化。發(fā)明效果
根據(jù)本發(fā)明，在具備電熔絲電路的半導(dǎo)體裝置中，即便在從程序電源施加了浪涌的情況下，也能避免對熔絲元件錯誤地程序化的問題。


圖1是表示實(shí)施方式涉及的半導(dǎo)體裝置的構(gòu)成的俯視圖。圖2是圖1中的電熔絲電路和程序電路的電路構(gòu)成例。圖3是圖2的電路構(gòu)成的變形例。圖4是圖2的電路構(gòu)成的變形例。圖5是圖2的電路構(gòu)成的變形例。圖6是圖2的電路構(gòu)成的變形例。圖7是表示實(shí)施方式涉及的半導(dǎo)體裝置的其他構(gòu)成的俯視圖。圖8是圖7中的電熔絲電路和程序電路的電路構(gòu)成例。圖9是圖2的電路構(gòu)成的變形例。圖10是表示實(shí)施方式涉及的半導(dǎo)體裝置的其他構(gòu)成的俯視圖。圖11是表示實(shí)施方式涉及的半導(dǎo)體裝置的其他構(gòu)成的俯視圖。圖12是表示實(shí)施方式涉及的半導(dǎo)體裝置的其他構(gòu)成的俯視圖。圖13是表示實(shí)施方式涉及的半導(dǎo)體裝置的其他構(gòu)成的俯視圖。圖14是表示實(shí)施方式涉及的半導(dǎo)體裝置的其他構(gòu)成的俯視圖。圖15是表示實(shí)施方式涉及的半導(dǎo)體裝置的其他構(gòu)成的俯視圖。圖16是表示實(shí)施方式涉及的半導(dǎo)體裝置的其他構(gòu)成的俯視圖。圖17是表示實(shí)施方式涉及的半導(dǎo)體裝置的其他構(gòu)成的俯視圖。圖18是表示實(shí)施方式涉及的半導(dǎo)體裝置的其他構(gòu)成的俯視圖。圖19是表示實(shí)施方式涉及的半導(dǎo)體裝置的其他構(gòu)成的俯視圖。圖20是表示實(shí)施方式涉及的半導(dǎo)體裝置的其他構(gòu)成的俯視圖。圖21是電熔絲電路和程序電路的其他電路構(gòu)成例。圖22是電熔絲電路和程序電路的其他電路構(gòu)成例。圖ぬ是電熔絲電路和程序電路的其他電路構(gòu)成例。圖M是電熔絲電路和程序電路的其他電路構(gòu)成例。
具體實(shí)施例方式以下，參照附圖，說明本發(fā)明的實(shí)施方式。圖1是表示作為實(shí)施方式涉及的半導(dǎo)體裝置的系統(tǒng)LSI的構(gòu)成的俯視圖。在圖1 所示的系統(tǒng)LSI中，具備多個IO単元(輸入輸出単元)的IO単元區(qū)域(輸入輸出単元區(qū)域)2配置在芯片的周圍。此外，在IO単元區(qū)域2中，除了配置IO単元以外，還配置電源單元、虛擬單元等其他単元。在IO単元區(qū)域2內(nèi)，設(shè)置有程序電源供給單元6 (電源電壓VDD_ C)和地線單元7 (接地電壓GND)。并且，在IO単元區(qū)域2的內(nèi)側(cè)的中央?yún)^(qū)域8，配置有存儲器電路4等的邏輯電路。在本申請的說明書中，將被配置于芯片周邊的IO単元區(qū)域所包圍的區(qū)域稱為半導(dǎo)體裝置或系統(tǒng)LSI的“中央?yún)^(qū)域”。其中，該“中央?yún)^(qū)域”并不限定于芯片表面區(qū)域的中心部，是指從IO単元區(qū)域附近的區(qū)域到中心部的較寬范圍的區(qū)域。
并且，對應(yīng)于各存儲器電路4，設(shè)置有被用作用于解決存儲器冗余的程序器件的電熔絲電路3 (FUSE)。電熔絲電路3具有在程序電源與地線之間設(shè)置的熔絲元件。而且，設(shè)置有當(dāng)在程序電源與地線之間施加了浪涌時按照流動浪涌電流的一部分的方式構(gòu)成的程序防止電路5。程序防止電路5在程序電源與地線之間與電熔絲電路3并聯(lián)地設(shè)置。圖2表示電熔絲電路3和程序防止電路5的電路構(gòu)成的一例。在圖2中，電熔絲電路3具備在程序電源6與地線7之間串聯(lián)連接地設(shè)置的熔絲元件11及NMOS晶體管12 ； 輸出與NMOS晶體管12的柵極連接的反相器電路13 ；和用于選擇進(jìn)行程序化的熔絲元件11 的控制電路14。通過控制電路14和反相器電路13構(gòu)成了用于根據(jù)是否需要進(jìn)行熔絲元件 11的程序動作來控制NMOS晶體管12的柵極電位的控制部。程序防止電路5具有多個電路単元5-1。各電路單元5-1具備在程序電源6與地線7之間串聯(lián)連接地設(shè)置的作為第2熔絲元件的熔絲元件21及作為第2晶體管的NMOS 晶體管22 ；輸出與NMOS晶體管22的柵極連接的反相器電路23 ；和由與控制電路14相同的結(jié)構(gòu)構(gòu)成的控制電路對。通過控制電路M及反相器電路23構(gòu)成了用于控制NMOS晶體管22的柵極電位的第2控制部。在控制電路M中，為使反相器電路23的輸出被固定為將 NMOS晶體管22設(shè)定成截止?fàn)顟B(tài)(非導(dǎo)通狀態(tài))的電位(例如接地電位)，其輸入與地線連接。此外，如圖3所示，也可將規(guī)定電位VCl提供給控制電路24，反相器電路23的輸出固定為將NMOS晶體管22設(shè)定成截止?fàn)顟B(tài)的電位。另外，浪涌保護(hù)用的NMOS晶體管8設(shè)置在程序電源6與地線7之間。其中，反相器電路13、23和控制電路14、24由邏輯晶體管構(gòu)成，并作為電源而供給程序電源。在圖2的構(gòu)成中，在對熔絲元件11進(jìn)行程序化的情況下，控制電路14按照從反相器電路13輸出將NMOS晶體管12設(shè)定成導(dǎo)通狀態(tài)(ON狀態(tài))的電位的方式輸出規(guī)定電位。 由此，NMOS晶體管12導(dǎo)通，電流從程序電源流向熔絲元件11，熔絲元件11的一部分?jǐn)嗑€。 之后，熔絲元件11的電阻值不可逆地變化。這樣ー來，進(jìn)行了熔絲元件11的程序動作。另一方面，在未對熔絲元件11進(jìn)行程序化的情況下，控制電路14按照從反相器電路13輸出將NMOS晶體管12保持在截止?fàn)顟B(tài)的電位的方式固定輸出電位。由此，避免了對熔絲元件 11錯誤地進(jìn)行程序化。另ー方面，在程序防止電路5中，控制電路M的輸入被固定為將NMOS晶體管22 保持在截止?fàn)顟B(tài)的電位。因此，不會對熔絲元件21錯誤地進(jìn)行程序化。在此，設(shè)在程序電源與地線之間施加了浪涌。這種情況下，浪涌保護(hù)用的NMOS晶體管8處于導(dǎo)通狀態(tài)，而放電浪涌電流。其中，若追隨浪涌施加，則在電熔絲電路3的NMOS 晶體管12的柵極電位超過了閾值時，NMOS晶體管12處于導(dǎo)通狀態(tài)，由此在熔絲元件11中也會流過電流。之后，在熔絲元件11中流動的電流超過切斷開始電流、即熔絲元件的程序化所需的電流，則會對熔絲元件11錯誤地程序化。然而，根據(jù)本實(shí)施方式，因?yàn)樵诔绦螂娫?與地線7之間與電熔絲電路3并聯(lián)地設(shè)置了程序防止電路5，所以浪涌電流的一部分在程序防止電路5中流動。即、浪涌電流被分散，所以在電熔絲電路3的熔絲元件11中流過的電流，與未設(shè)置程序防止電路5的構(gòu)成相比變得格外少。因此，通過設(shè)置程序防止電路5，將產(chǎn)生浪涌時在熔絲元件11中流過的電流減少到不超過切斷開始電流的程度，由此能夠防止熔絲元件11的誤切斷、即對熔絲元件11 錯誤地程序化。
此外，程序防止電路5的電路單元5-1的個數(shù)、即熔絲元件21和NMOS晶體管22的組數(shù)越多，防止熔絲元件的誤切斷的效果越大。其中，若電路單元5-1的個數(shù)過多，則在成本及電路面積方面不優(yōu)選。因此，基于NMOS晶體管8的浪涌施加特性，在NMOS晶體管12、 22導(dǎo)通而在熔絲元件11、21中流動電流時，按照在熔絲元件11中流過的電流小于切斷開始電流的方式設(shè)定電路單元5-1的個數(shù)即可。根據(jù)本申請發(fā)明者們的研究可知，若在通常的系統(tǒng)LSI中設(shè)置10個以上的電路單元5-1，則能可靠地防止熔絲元件的誤切斷。圖4 圖6表示電熔絲電路3和程序防止電路5的電路構(gòu)成的一例，各自的程序防止電路5的電路單元5-1的構(gòu)成與圖2、圖3的不同。在圖4的構(gòu)成中，從電路単元5-1中省略了控制電路24，按照將NMOS晶體管12 保持在截止?fàn)顟B(tài)的電位提供給其柵極的方式，向反相器電路23輸入程序電源的電源電壓 VDD_C。根據(jù)該構(gòu)成，除了獲得浪涌施加時的程序防止效果之外，還獲得了電路面積的削減效果。在圖5的構(gòu)成中，從電路単元5-1中省略了熔絲元件21。在該構(gòu)成中也可獲得浪涌施加時的程序防止效果。在圖6的構(gòu)成中，從電路元件単元5-1中省略了熔絲元件21和控制電路24，按照將NMOS晶體管12保持在截止?fàn)顟B(tài)的電位提供給其柵極的方式，向反相器電路23輸入程序電源的電源電壓VDD_C。此外，在圖2 圖4的構(gòu)成中，也可取代熔絲元件21而設(shè)置其他種類的電阻元件。 在這種情況下，同樣地也能夠獲得浪涌施加時的程序防止效果。另外，在圖2 圖4的電路構(gòu)成中，優(yōu)選電熔絲電路3的熔絲元件11和程序防止電路5的熔絲元件21的材料及包括尺寸的構(gòu)造相同。由此，能夠符合相對于熔絲元件11、 21的浪涌電流的平衡特性，能夠可靠地分散浪涌電流。另外，在圖2 圖6的電路構(gòu)成中，優(yōu)選程序防止電路5的NMOS晶體管22的尺寸與電熔絲電路3的NMOS晶體管12的尺寸相等、或者比電熔絲電路3的NMOS晶體管12的尺寸大。由此，浪涌電流能夠可靠地流過程序防止電路5，能夠可靠地分散浪涌電流。另外，在圖2 圖6的電路構(gòu)成中，優(yōu)選程序防止電路5的NMOS晶體管22的閾值與電熔絲電路3的NMOS晶體管12的閾值相等、或者比電熔絲電路3的NMOS晶體管12的閾值低。由此，浪涌電流能夠可靠地流過程序防止電路5，能夠可靠地分散浪涌電流。另外，在圖2 圖6的電路構(gòu)成中，優(yōu)選電熔絲電路3的反相器電路13和程序防止電路5的反相器電路23的晶體管尺寸相同。由此，符合電熔絲電路3的NMOS晶體管12 和程序防止電路5的NMOS晶體管22的、相對于浪涌施加的動作變動特性，故能夠可靠地分散浪涌電流。此外，在上述的構(gòu)成中，程序防止電路5作為與電熔絲電路3獨(dú)立的電路塊而構(gòu)成。另ー方面，也可將程序防止電路組裝到與電熔絲電路相同的電路塊中而構(gòu)成。圖7是表示實(shí)施方式涉及的系統(tǒng)LSI的其他構(gòu)成的俯視圖。在圖7的系統(tǒng)LSI中， 程序防止電路被組裝到與電熔絲電路相同的電路塊3’中而構(gòu)成。另外，圖8表示圖7的系統(tǒng)LSI中的電路塊3’的電路構(gòu)成的一例。此外，在圖8中也可將程序防止電路的電路單元 5-1的構(gòu)成如上述的圖3 圖6所示那樣進(jìn)行變更。另外，在上述的電路構(gòu)成中，在電熔絲電路3及程序防止電路5中，雖然在程序電源與地線之間設(shè)置了 NMOS晶體管，但是也可取而代之設(shè)置PMOS晶體管。圖9是電熔絲電路3和程序防止電路5的電路構(gòu)成的其他例，表示采用了 PMOS晶體管的構(gòu)成。在圖9中，電熔絲電路3A具備在程序電源6與地線7之間串聯(lián)連接地設(shè)置的熔絲元件15及PMOS晶體管16 ；輸出與PMOS晶體管16的柵極連接的反相器電路17 ；和用于選擇進(jìn)行程序化的熔絲元件15的控制電路18。另外，程序防止電路5A的各電路單元 5-1A具備在程序電源6與地線7之間串聯(lián)連接地設(shè)置的熔絲元件25及PMOS晶體管沈； 輸出與PMOS晶體管沈的柵極連接的反相器電路27 ；和由與控制電路18相同的結(jié)構(gòu)構(gòu)成的控制電路觀。此外，關(guān)于圖9的構(gòu)成，也可如上述的圖4 圖6所示那樣變更電路単元5-1A的構(gòu)成，也可如圖8所示那樣將程序防止電路組裝到與電熔絲電路相同的電路塊中而構(gòu)成。 另外，也可電熔絲電路3和程序防止電路5的一方采用NMOS晶體管，另一方采用PMOS晶體管。此外，在圖2 圖6及圖8中，優(yōu)選NMOS晶體管8由柵極氧化膜厚與NMOS晶體管 12、22相同的晶體管構(gòu)成?！床季值钠渌祱D10 圖20是表示本實(shí)施方式涉及的作為半導(dǎo)體裝置的系統(tǒng)LSI的其他構(gòu)成的俯視圖。在圖10 圖20中，對與圖1共通的構(gòu)成要素賦予與圖1相同的符號，在此省略其詳細(xì)說明。在圖10 圖14的系統(tǒng)LSI中，在IO単元區(qū)域2外的區(qū)域(這里是指中央?yún)^(qū)域 8)，多個電熔絲電路3被劃分成塊來配置。即、在芯片上邊的程序電源供給單元6及地線單元7的附近配置了 2個電熔絲電路3，在芯片下邊的程序電源供給單元6及地線單元7的附近配置了 4個電熔絲電路3。并且，在圖10的系統(tǒng)LSI中，按電熔絲電路3的每個配置塊，程序防止電路5與電熔絲電路3相鄰地配置。另外，在圖10中，電熔絲電路3和程序防止電路5作為獨(dú)立的電路塊而構(gòu)成，與之相対，在圖11的系統(tǒng)LSI中，程序防止電路被組裝到與電熔絲電路相同的電路塊3’中而構(gòu)成。另外，在圖12的系統(tǒng)LSI中，按電熔絲電路3的每個配置塊，程序防止電路5配置在程序電源供給單元6的附近。在圖13的系統(tǒng)LSI中，按電熔絲電路3的每個配置塊，程序防止電路5配置在地線單元7的附近。在圖14的系統(tǒng)LSI中，按電熔絲電路3的每個配置塊，程序防止電路5配置在程序電源供給單元6和地線單元7的雙方的附近。這樣，通過按電熔絲電路3的每個配置塊配置程序防止電路5，由此能夠更可靠地防止浪涌施加時的誤程序化。由此，浪涌電流的電流通路的電阻根據(jù)程序電源供給單元6、 地線單元7及電熔絲電路3的配置位置等的布局而不同。然而，如圖12 圖14所示，通過在成為浪涌電流的電流通路的基點(diǎn)的程序電源供給單元6附近及地線單元7附近配置程序防止電路5，從而與布局無關(guān)地，能夠更有效地獲得熔絲元件的誤程序防止效果。此外，在圖10 圖14的系統(tǒng)LSI中，電熔絲電路3及程序防止電路5配置在中央?yún)^(qū)域8中的IO単元區(qū)域2的附近。與之相対，在圖15的系統(tǒng)LSI中，電熔絲電路3及程序防止電路5配置在中央?yún)^(qū)域8的中心部附近、和IO単元區(qū)域2與中心部之間的附近。另外，在圖16 圖18的系統(tǒng)LSI中，也在IO単元區(qū)域2外的區(qū)域(這里是指中央?yún)^(qū)域8)，多個電熔絲電路3被劃分成塊來配置。即、在芯片上邊的程序電源供給單元6及地線單元7的附近配置有2個電熔絲電路3，在芯片下邊的程序電源供給單元6及地線單元 7的附近配置有4個電熔絲電路3。并且，在圖16 圖18的系統(tǒng)LSI中，程序防止電路5在IO単元區(qū)域2中配置在程序電源供給單元6與地線單元7之間。在圖16的系統(tǒng)LSI中，程序防止電路5配置在程序電源供給單元6的附近。在圖17的系統(tǒng)LSI中，程序防止電路5配置在地線單元7的附近。在圖18的系統(tǒng)LSI中，程序防止電路5配置在程序電源供給單元6和地線單元7的附近。這樣，通過將程序防止電路5配置在IO単元區(qū)域2內(nèi)，從而能夠有效地利用IO單元區(qū)域2以外的區(qū)域。并且，通過將程序防止電路5配置在程序電源供給單元6與地線單元7之間，從而能夠更可靠地防止浪涌施加時的誤程序化。而且，通過在成為浪涌電流的電流通路的基點(diǎn)的程序電源供給單元6附近及地線單元7附近配置程序防止電路5，從而與布局無關(guān)地，能夠更有效地獲得熔絲元件的誤程序防止效果。另外，在圖19的系統(tǒng)LSI中，在芯片上邊，電熔絲電路3及程序防止電路5的雙方配置于IO単元區(qū)域2內(nèi)，在芯片下邊，程序防止電路5配置于IO単元區(qū)域2內(nèi)、且電熔絲電路3配置于中央?yún)^(qū)域8。另外，在圖20的系統(tǒng)LSI中，在芯片上邊，電熔絲電路3配置于 IO単元區(qū)域2內(nèi)、且程序防止電路5配置于中央?yún)^(qū)域8。此外，本實(shí)施方式中示出的電熔絲電路的構(gòu)成只是一例，關(guān)于具有其他構(gòu)成的電熔絲電路也可應(yīng)用本發(fā)明。圖21 圖M是表示其他構(gòu)成的電熔絲電路和與其對應(yīng)的程序防止電路的電路構(gòu)成例的圖。在圖21 圖M中，電熔絲電路加具備在程序電源6與地線7之間串聯(lián)連接地設(shè)置的熔絲元件31及NMOS晶體管32 ；輸出與NMOS晶體管32的柵極連接的電平移位器33 ；和用于選擇進(jìn)行程序化的熔絲元件31的控制電路34?？刂齐娐?4通過與程序電源 VDD_I不同的邏輯電路用電源VDD_C動作。電平移位器33對控制電路34的輸出電壓進(jìn)行電平變換(將低電位VDD_C變換成高電位VDD_I)，并提供給NMOS晶體管32的柵極。通過控制電路34及電平移位器33構(gòu)成了控制部。另外，程序防止電路5B的各電路單元5-1B具備在程序電源6與地線7之間串聯(lián)連接地設(shè)置的作為第2熔絲元件的熔絲元件41及作為第2晶體管的NMOS晶體管42 ；輸出與NMOS晶體管42的柵極連接的電平移位器43 ；和由與控制電路34相同的結(jié)構(gòu)構(gòu)成的控制電路44。此外，為使電平移位器43的輸出被固定為將NMOS晶體管42設(shè)定成截止?fàn)顟B(tài)的電位，規(guī)定電位VC3被提供給控制電路44。通過控制電路44及電平移位器43構(gòu)成了第2 控制部。另外，在圖22中，在電路單元5-1B中省略了控制電路44及電平移位器43，取而代之設(shè)置了反相器電路45。在反相器電路45中，按照將NMOS晶體管42保持在截止?fàn)顟B(tài)的電位提供給其柵極的方式，輸入程序電源的電源電壓VDD_I。另外，在圖ぬ中，在電路單元5-1B中省略了熔絲元件41。另外，在圖M中，在電路單元5-1B中省略了控制電路44、電平移位器43及熔絲元件41，取而代之設(shè)置了反相器電路45。在反相器電路45中，按照將NMOS晶體管42保持在截止?fàn)顟B(tài)的電位提供給其柵極的方式，輸入程序電源的電源電壓VDD_I。
此外，在圖21 圖M中，優(yōu)選NMOS晶體管8由柵極氧化膜厚與NMOS晶體管32、 42相同的晶體管而構(gòu)成。另外，在圖21 圖M中，由于一般情況下電源電壓VDD_I與電源電壓VDD_C相比為高電位，所以一般而言晶體管32、42的膜厚比構(gòu)成控制電路34、44的晶體管(邏輯晶體管)要厚。關(guān)于晶體管8，與晶體管32、42同樣地，一般而言膜厚比邏輯晶體管要厚。此外，本發(fā)明涉及的半導(dǎo)體裝置并不限于圖示那樣的IO単元區(qū)域配置于周邊的系統(tǒng)LSI。另外，電熔絲電路的用途并不限于解決存儲器冗余的問題。產(chǎn)業(yè)上的可利用性在本發(fā)明的半導(dǎo)體裝置中，即便在從程序電源施加浪涌的情況下，也未產(chǎn)生熔絲元件的誤程序化，所以例如在成套裝置的成本削減及品質(zhì)提高方面有效。符號說明2 IO單元區(qū)域3.3A.3B 電熔絲電路5、5A、5B 程序防止電路6程序電源供給單元7 地線單元8 中央?yún)^(qū)域11 熔絲元件12 NMOS晶體管(晶體管)13反相器電路14 控制電路15 熔絲元件16 PMOS晶體管(晶體管)17反相器電路18 控制電路21熔絲元件(第2熔絲元件)22 NMOS晶體管(第2晶體管)23反相器電路24 控制電路25熔絲元件(第2熔絲元件)26 PMOS晶體管(第2晶體管)27反相器電路28 控制電路31 熔絲元件32 NMOS 晶體管33 電平移位器34 控制電路41 熔絲元件42 NMOS 晶體管
43 電平移位器44控制電路
權(quán)利要求
1.一種半導(dǎo)體裝置，其具備電熔絲電路，其具有在程序電源與地線之間串聯(lián)連接地設(shè)置的熔絲元件及晶體管、和控制所述晶體管的柵極電位的控制部；和程序防止電路，其在所述程序電源與所述地線之間與所述電熔絲電路并聯(lián)地設(shè)置，并且當(dāng)在所述程序電源與所述地線之間施加了浪涌時按照流動浪涌電流的一部分的方式構(gòu)成。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在干，所述程序防止電路具有在所述程序電源與所述地線之間串聯(lián)連接的電阻元件及第2晶體管。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在干，所述電阻元件是第2熔絲元件。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在干，被串聯(lián)連接的所述第2熔絲元件及所述第2晶體管設(shè)置有至少10組以上。
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在干，所述熔絲元件和所述第2熔絲元件的材料及構(gòu)造相同。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在干，所述程序防止電路在所述程序電源與所述地線之間具有第2晶體管且不具有熔絲元件。
7.根據(jù)權(quán)利要求2或6所述的半導(dǎo)體裝置，其特征在干，所述程序防止電路具備控制所述第2晶體管的柵極電位的第2控制部，所述第2控制部由與所述電熔絲電路的所述控制部相同的結(jié)構(gòu)構(gòu)成，并且按照作為所述第2晶體管的柵極電位而供給所述第2晶體管為非導(dǎo)通狀態(tài)的電位的方式設(shè)定。
8.根據(jù)權(quán)利要求2或6所述的半導(dǎo)體裝置，其特征在干，所述程序防止電路按照作為所述第2晶體管的柵極電位而供給所述第2晶體管為非導(dǎo)通狀態(tài)的電位的方式構(gòu)成。
9.根據(jù)權(quán)利要求2或6所述的半導(dǎo)體裝置中，其特征在干，所述第2晶體管的尺寸與所述晶體管的尺寸相等、或比所述晶體管的尺寸大。
10.根據(jù)權(quán)利要求2或6所述的半導(dǎo)體裝置，其特征在干，所述第2晶體管的閾值與所述晶體管的閾值相等、或比所述晶體管的閾值低。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在干，所述程序防止電路作為與所述電熔絲電路獨(dú)立的電路塊而構(gòu)成。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在干，所述程序防止電路被組裝到與所述電熔絲電路相同的電路塊中而構(gòu)成。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在干，在輸入輸出元件區(qū)域內(nèi)設(shè)置有程序電源供給單元和地線單元，多個所述電熔絲電路配置在所述程序電源供給單元及地線單元的附近。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其特征在干，所述程序防止電路在所述輸入輸出單元區(qū)域外，與所述多個電熔絲電路相鄰地配置。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其特征在干，所述程序防止電路在所述輸入輸出單元區(qū)域外，被組裝到所述多個電熔絲電路的任意一個電路中而構(gòu)成。
16.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其特征在干，所述程序防止電路在所述輸入輸出單元區(qū)域外，配置在所述程序電源供給單元和所述地線単元中的至少任意一個單元的附近。
17.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其特征在干，所述程序防止電路在所述輸入輸出單元區(qū)域內(nèi)，配置在所述程序電源供給單元與所述地線単元之間。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置，其特征在干，所述程序防止電路在所述輸入輸出單元區(qū)域內(nèi)，配置在所述程序電源供給單元和所述地線単元中的至少任意一個單元的附近。
19.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在干，在構(gòu)成了該半導(dǎo)體裝置的芯片的周邊所配置的輸入輸出単元區(qū)域內(nèi)，設(shè)置有程序電源供給單元和地線單元，多個所述電熔絲電路配置在被所述輸入輸出單元區(qū)域包圍的中央?yún)^(qū)域。
20.根據(jù)權(quán)利要求19所述的半導(dǎo)體裝置，其特征在干，所述程序防止電路在所述中央?yún)^(qū)域，與所述多個電熔絲電路相鄰地配置。
21.根據(jù)權(quán)利要求19所述的半導(dǎo)體裝置，其特征在干，所述程序防止電路在所述中央?yún)^(qū)域內(nèi)被組裝到所述多個電熔絲電路的任意一個電路中而構(gòu)成。
22.根據(jù)權(quán)利要求19所述的半導(dǎo)體裝置，其特征在干，所述程序防止電路在所述中央?yún)^(qū)域，配置在所述程序電源供給單元和所述地線単元中的至少任意一個單元的附近。
23.根據(jù)權(quán)利要求19所述的半導(dǎo)體裝置，其特征在干，所述程序防止電路在所述輸入輸出單元區(qū)域內(nèi)，配置在所述程序電源供給單元與所述地線単元之間。
24.根據(jù)權(quán)利要求23所述的半導(dǎo)體裝置，其特征在干，所述程序防止電路在所述輸入輸出單元區(qū)域內(nèi)，配置在所述程序電源供給單元和所述地線単元中的至少任意一個單元的附近。
25.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其特征在干，所述輸入輸出單元區(qū)域配置在構(gòu)成了該半導(dǎo)體裝置的芯片的周邊，所述程序防止電路配置在被所述輸入輸出單元區(qū)域包圍的中央?yún)^(qū)域。
26.根據(jù)權(quán)利要求25所述的半導(dǎo)體裝置，其特征在干，所述程序防止電路在所述中央?yún)^(qū)域，與所述多個電熔絲電路相鄰地配置。
27.根據(jù)權(quán)利要求25所述的半導(dǎo)體裝置，其特征在干，所述程序防止電路在所述中央?yún)^(qū)域內(nèi)被組裝到所述多個電熔絲電路的任意一個電路中而構(gòu)成。
28.根據(jù)權(quán)利要求25所述的半導(dǎo)體裝置，其特征在干，所述程序防止電路在所述中央?yún)^(qū)域，配置在所述程序電源供給單元和所述地線単元中的至少任意一個單元的附近。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置。電熔絲電路(3)具有在程序電源(6)與地線(7)之間串聯(lián)連接地設(shè)置的熔絲元件(11)及晶體管(12)、和控制晶體管(12)的柵極電位的控制部(13、14)。程序防止電路(5)在程序電源(6)與地線(7)之間與電熔絲電路(3)并聯(lián)地設(shè)置，并且當(dāng)在程序電源(6)與地線(7)之間施加浪涌時按照流動浪涌電流的一部分的方式構(gòu)成。
文檔編號H01L21/82GK102576690SQ20108004713
公開日2012年7月11日 申請日期2010年10月22日 優(yōu)先權(quán)日2009年10月29日
發(fā)明者縣泰宏, 川崎利昭, 甲上歲浩, 白濱政則, 荒井勝也 申請人:松下電器產(chǎn)業(yè)株式會社