專利名稱：含擴散緩沖層的新a p d制造方法
技術領域：
本發(fā)明有關一種含擴散緩沖層的新雪崩光電二極管(A P D, Avalanche Photo Diodes)制造方法，主要提供A P D的制程，藉由其結構改良來減少作業(yè)程序，進而得以節(jié)省成本，以符合其產業(yè)利用性。
背景技術：
目前所知的APD芯片制程，[請參閱圖1]該制程首先必須建構一所需的芯片晶膜結構1，并于上方設置光掩膜2，[請參閱圖2]在半導體區(qū)進行第一次黃光擴散技術，達到該區(qū)域所須的深度后結束此步驟，[請參閱圖3]再讓擴散深度需為較深的區(qū)域進行第二次黃光擴散技術，亦在達到必須的深度后結束此步驟，藉以形成擴散深度不一的芯片制程， [請參閱圖4]而在芯片晶膜結構1上下表層分別完成后續(xù)加工制程后便可完成一A P D芯片，[請參閱圖5]此制程所完成的芯片，其產生的光電流(位于上方的曲線)在電壓初期皆相當低，需待達擊穿電壓(Punch-through voltage)產生光電流才逐漸提高，另外，為使元件在電壓初期即能產生光電流，該芯片制程中改變部分半導體區(qū)擴散的區(qū)域與深度，為達成此結果，[請參閱圖6]該制程首先亦必須建構一所需的芯片晶膜結構1，并于上方設置光掩膜2，[請參閱圖7]進行第一次黃光擴散技術，達到必須的深度后結束此步驟，[請參閱圖8]變更光掩膜2位置并進行第二次黃光擴散技術，亦在達到必須的深度后結束此步驟， 藉以形成另一型式的芯片制程，[請參閱圖9]而在芯片晶膜結構1上下表層分別完成后續(xù)加工制程后便可完成該APD芯片，[請參閱圖10]此制程所完成的元件，由于兩側擴散深度達到芯片晶膜結構1內的光吸收層，因此其元件在電壓初期即能產生光電流(位于上方的曲線)。上述的芯片制程，雖制作出的芯片各有優(yōu)劣處，但二者皆同時為形成出不同的擴散深度，必須先后完成至少二次的擴散作業(yè)，且擴散作業(yè)前更必須設置光掩膜，故每增加了一次擴散作業(yè)，等于增加了至少二個程序，作業(yè)后若需變更光掩膜則又再增加一道程序，故整體的作業(yè)流程顯得相當耗費時間及成本。有鑒于上述缺失弊端，本發(fā)明人認為其有待改正的必要，遂以其從事相關產品設計制造的多年經驗，及其一貫秉持具有的優(yōu)良設計理念，針對以上不良處加以研究創(chuàng)作，在經過不斷的努力后，終乃推出本發(fā)明含擴散緩沖層的新A P D制造方法，其以更加優(yōu)良的產品結構提升產品的功效。

發(fā)明內容
本發(fā)明的主要目的在于，提供一種通過結構改良來減少作業(yè)程序的A P D制造方法。本發(fā)明的含擴散緩沖層的新A P D制造方法，其步驟包含建構基本晶膜結構；建構薄半導體層，于該基本晶膜結構上設置薄半導體層；
擴散形成P型半導體區(qū)，擴散源經由薄半導體層而減少了擴散材料擴散能力，以于上方設置有薄半導體層的基本晶膜結構中形成的擴散深度會較于他處沒有薄半導體層的擴散深度來的淺，繼以在一次的擴散作業(yè)中可完成二種不同擴散深度；建構芯片表層，在完成其他制程后，于基本晶膜結構上下表層進行加工制程來完成一 A P D芯片。其中，該薄半導體層所使用的材料可為二元(磷化銦hP)材料。其中，該薄半導體層所使用的材料可為四元(砷磷化銦鎵MGaAsP)材料。其中，該薄半導體層設置于基本晶膜結構的厚度為可介于0. 1 Ιμπι之間。本發(fā)明的有益效果在于，本發(fā)明含擴散緩沖層的新A P D制造方法，其步驟包含有建構基本晶膜結構、建構薄半導體層、擴散形成P型半導體區(qū)、建構芯片表層，其中， 基本晶膜結構由下而上依序為N型基板(N-InP Substrate)、N型緩沖層(N_hP buffer layer)、i 型光吸收層(U-InGaAs absorption layer)、i 型漸變層(U-InGaAsP)、N 型場控層(N-charge layer)、i 型光倍增層(U-InP multiplication layer)、i 型金屬接觸層 (U-InGaAs(P))所組成，其中本發(fā)明乃于未擴散的i型金屬接觸層上方成長二元QnP)或四元(InGaAsP)薄半導體層，此相較于習知的芯片結構，比較如下表
習知APD芯片MaterialThickness(am)InGaAs0. 1InP3. 0(—3. 5)InP FC layer0. 25InGaAsPO g=l. lura)0. 04InGaASP(λ g=l. 24um)0. 04InGaAsP(入 g=l. 43咖)0.04InGaAs1. 5InP0. 6Substrate本發(fā)明A P D芯片MaterialThickness(um)InP or InGaAsP0. 3InGaAs0. 1InP3. 0(—3. 5)InP FC layer0. 25InGaAsP( λ g=l. lura)0.04InGaASP ( λ g=1.24um)0. 04InGaAsP ( λ g=1.43ura)0. 04InGaAs1. 5InP0. 6Substrate 本發(fā)明于金屬接觸層上方成長二元(磷化銦hP)或四元(砷磷化銦鎵InGaAsP) 薄半導體層，故在芯片制程中，該薄半導體層可令擴散材料擴散能力減少，可于部分位置形成較為低淺的擴散深度，進而讓制程作業(yè)可一次完成深淺不一的結果，由此一來，可減少至少一次的芯片整體制作流程，以達到節(jié)省成本、符合經濟效益以及節(jié)省時間，提升生產效率，且符合其產業(yè)利用性的進步性。


圖1習用A I)D芯片的芯片晶膜結構示意圖。
圖2習用A I)D芯片的進行第一次擴散示意圖。
圖3習用A I)D芯片的進行第二次擴散示意圖。
圖4習用A I)D芯片的完成示意圖。
圖5=A P D芯片擴散深度影響電流的曲線圖，其顯示了元件照光(在上的曲線)
與沒照光(在下的曲線)時加上反偏電壓時的電流特性。
5
圖6 另一習用APD芯片的芯片晶膜結構示意圖。圖7 另一習用APD芯片的進行第一次擴散示意圖。圖8 另一習用APD芯片的進行第二次擴散示意圖。圖9 另一習用APD芯片的完成示意圖。圖10 另一 A P D芯片擴散深度影響電流的曲線圖，其顯示了元件照光(在上的曲線)與沒照光(在下的曲線)時加上反偏電壓時的電流特性。圖11 本發(fā)明A P D芯片制作的流程圖。圖12 本發(fā)明APD芯片基本晶膜結構制作的示意圖。圖13 本發(fā)明APD芯片設置薄半導體層的示意圖。圖14 本發(fā)明APD芯片的進行擴散示意圖。圖15 本發(fā)明APD芯片的完成示意圖。圖16 另一本發(fā)明APD芯片基本晶膜結構制作的示意圖。圖17 另一本發(fā)明APD芯片設置薄半導體層的示意圖。圖18 另一本發(fā)明APD芯片的進行擴散示意圖。圖19 另一本發(fā)明APD芯片的完成示意圖。
具體實施例方式本發(fā)明有關一種含擴散緩沖層的新A P D制造方法，即雪崩光電二極管，其步驟包含有建構基本晶膜結構3，[請參閱圖11]建構一 A P D芯片的基本晶膜結構，繼可進行該芯片的制作，而在芯片基本晶膜結構上建構薄半導體層4 ；建構薄半導體層4，于該基本晶膜結構上需擴散的部分設置薄半導體層(UHnP)， 薄半導體層41則被安排設置在擴散深度較淺的位置上方，藉以通過該薄半導體層41來減少擴散的深度；擴散形成P型半導體區(qū)5，經黃光制程開孔后將部分薄半導體層材料蝕刻掉，以形成P型半導體區(qū)，在設置有薄半導體層處的下方處減少了擴散材料擴散能力，所以該處的擴散深度會較于他處沒有薄半導體層的擴散深度來的淺，使擴散形成深度不一的效果；建構芯片表層6，在完成蝕刻擴散后，于基本晶膜結構上下表層分別蒸鍍P型金屬層(P-MetaKN-Metal)及AR涂蓋等加工作業(yè)來完成一 A P D芯片；經此，本發(fā)明的芯片制程僅需通過一次的黃光擴散作業(yè)便能制作出擴散深度不一的效果，此可有效節(jié)省成本與作業(yè)時間。為能更完整地說明本發(fā)明含擴散緩沖層的新A P D制造方法，以下配合逐步的作業(yè)示意圖及二個實施例做說明假設該芯片欲形成中間擴散深度較深，二側擴散深度較淺的效果，[請參閱圖11、 圖12、圖13]首先建構基本晶膜結構3，該基本晶膜結構可由下而上依序為N型基板(N4nP Substrate) 31、N 型緩沖層(N-InP buffer layer) 32、i 型光吸收層(U-InGaAs absorption layer) 33、i 型漸變層(U-InGaAsP) 34、N 型場控層(N-charge layer) 35、i 型光倍增層 (U-InP multiplication layer) 36, i 型金屬接觸層(U-InGaAs (P)) 37，繼而于該基本晶膜結構上需擴散的部分設置薄半導體層(U-InP)41，所述的薄半導體層41可為二元(磷化銦InP)或四元(砷磷化銦鎵InGaAsP)材料，且該設置的厚度可介于0. 1 1 μ m之間，該配合設置在基本晶膜結構上預定位置，依照該芯片的需求，薄半導體層41須安排設置在擴散深度較淺的位置上方，即芯片中心的二側處，[請參閱圖14]再經黃光制程開孔后將部分薄半導體層材料蝕刻掉，以在基本晶膜結構的i型光倍增層36中形成P型半導體區(qū)51，由于部份含有薄半導體層41，在設置有薄半導體層41處的下方處由于擴散材料經由薄半導體層41而減少了擴散材料擴散能力，所以該處的擴散深度會較于他處沒有薄半導體層41的擴散深度來的淺，使之擴散形成深度不一的效果，[請參閱圖15]最后再完成其它制程后， 并于基本晶膜結構上下表層分別蒸鍍P型金屬層(P-Metal、N-Metal) 61及AR抗反射層等制程作業(yè)來完成一A P D芯片，此擴散便可形成中間擴散深度較深，二側擴散深度較淺的效果，[請參閱圖5]此制程所完成的芯片，其產生的光電流在電壓初期皆相當低。另外，若假設該芯片欲形成中間擴散深度較淺，且二側擴散深度較深的效果，[請參閱圖11、圖16、圖17]首先亦建構基本晶膜結構3，繼而于該基本晶膜結構上需擴散的部分設置薄半導體層(U-InP)41，依照該芯片的需求，薄半導體層41須安排設置在擴散深度較淺的位置上方，即芯片中心處，[請參閱圖18]再經黃光制程開孔后將部分薄半導體層材料蝕刻掉，在基本晶膜結構的i型光倍增層36中形成P型半導體區(qū)51，由于部份含有薄半導體層41，在設置有薄半導體層41處的下方處由于擴散材料經由薄半導體層41而減少了擴散材料擴散能力，以該處的擴散深度會較于他處沒有薄半導體層41的擴散深度來的淺， 而此步驟在芯片二側處的擴散深度需達至基本晶膜結構的i型光吸收層33，以達到擴散形成深度不一的效果，[請參閱圖19]再完成其它制程后，并于基本晶膜結構上下表層分別蒸鍍P型金屬層(P-MetaKN-Metal) 61及AR抗反射層等制程作業(yè)來完成一 A P D芯片，此擴散便可形成中間擴散深度較淺，二側擴散深度較深的效果，[請參閱圖10]，由于兩側P型擴散深度即達到i型光吸收層33，因此其元件在電壓初期即能產生光電流。本發(fā)明含擴散緩沖層的新A P D制造方法，其主要優(yōu)點在于，為制造出擴散深度不一的芯片，以往必須進行二次或多次的黃光制程才可完成，而本發(fā)明在配合該制程的過程中，增設有薄半導體層，藉此，該薄半導體層可令擴散材料擴散能力減少，可于部分位置形成較為低淺的擴散深度，進而讓制程作業(yè)可一次完成深淺不一的結果，由此一來，可減少至少一次的芯片整體制作流程，以達到節(jié)省成本以及時間并提高良率，且符合其產業(yè)利用性的進步性。唯以上所述者，僅為本發(fā)明的一較佳實施例而已，當不能以之限定本發(fā)明的范圍。 即大凡依本發(fā)明申請專利范圍所作的均等變化與修飾，皆應仍屬本發(fā)明專利涵蓋的范圍內。
權利要求
1.一種含擴散緩沖層的新A P D制造方法，其特征在于，其步驟包含建構基本晶膜結構；建構薄半導體層，于該基本晶膜結構上設置薄半導體層；擴散形成P型半導體區(qū)，擴散源經由薄半導體層而減少了擴散材料擴散能力，以于上方設置有薄半導體層的基本晶膜結構中形成的擴散深度會較其它沒有設置薄半導體層的基本晶膜結構中形成的擴散深度來的淺，繼以在一次的擴散作業(yè)中完成二種不同擴散深度；建構芯片表層，在完成其他制程后，于基本晶膜結構上下表層進行加工制程來完成一 A P D芯片。
2.如權利要求1所述的含擴散緩沖層的新AP D制造方法，其特征在于，該薄半導體層所使用的材料為二元材料。
3.如權利要求2所述的含擴散緩沖層的新AP D制造方法，其特征在于，該薄半導體層所使用的材料為磷化銦。
4.如權利要求1所述的含擴散緩沖層的新AP D制造方法，其特征在于，該薄半導體層所使用的材料為四元材料。
5.如權利要求4所述的含擴散緩沖層的新AP D制造方法，其特征在于，該薄半導體層所使用的材料為砷磷化銦鎵。
6.如權利要求1所述的含擴散緩沖層的新AP D制造方法，其特征在于，該薄半導體層設置于基本晶膜結構的厚度為介于0. 1 ιμπι之間。
全文摘要
本發(fā)明有關一種含擴散緩沖層的新APD(Avalanche Pho to Diodes)制造方法，該APD的基本晶膜結構包含N型基板、N型緩沖層、i型光吸收層、i型漸變層、N型場控層、i型光倍增層、i型金屬接觸層所組成，其中本發(fā)明于未擴散的i型金屬接觸層上方成長二元(磷化銦InP)或四元(砷磷化銦鎵InGaAsP)薄半導體層，經黃光制程開孔后將部分薄半導體層材料蝕刻掉，由于i型金屬接觸層上方部分含有薄半導體層，使開孔后欲進行P型擴散材料與厚度不同，進而于基本晶膜內形成擴散深度不一的效果，使之減少至少一次的芯片整體制作流程，藉以節(jié)省成本與提高良率。
文檔編號H01L31/18GK102544194SQ201010617670
公開日2012年7月4日 申請日期2010年12月31日 優(yōu)先權日2010年12月31日
發(fā)明者林蔚, 王永升 申請人:聯(lián)亞光電工業(yè)股份有限公司