專利名稱：制造一半導體結構的方法及一種垂直通道記憶結構的制作方法
技術領域：
本發(fā)明涉及一種形成集成電路裝置的工藝，特別是涉及一種避免記憶陣列中程序化干擾的制造一半導體結構的方法及一種垂直通道記憶結構。
背景技術：
在半導體產(chǎn)業(yè)中，現(xiàn)今的趨勢是持續(xù)不斷地在電子裝置的制作工藝中微縮各方面的元件尺寸。當兩者具有大致相同的功能時，較小的電子裝置會比較大的更受歡迎。因此，為了制造更小的裝置當然也需要將這些裝置中所使用的元件變得更小。然而，將元件尺寸變小的同時也代表其間的距離也需變小，這就會導致隔離的問題。在包含緊密封裝的記憶胞陣列的記憶裝置中，程序化干擾及第二位元效應是一種會對儲存于記憶胞中的位元造成影響的現(xiàn)象。改善隔離機制可以降低這些現(xiàn)象的影響。然而，當具有更小的元件尺寸時，隔離機制也必須跟著調整。因為裝置整合的復雜程度及單一芯片中的電路數(shù)目很多，互連線通常不再使用單層互連線的方式進行。而是，在至少兩層或是更多層的導體互連方式下進行，每一層中具有導線溝渠的圖案且其彼此間由絕緣層所分隔。溝渠也可以作為隔離之用。然而，在某些溝渠尺寸也變小的情況下，如何填入此小空間內(nèi)也變得困難。由此可見，上述現(xiàn)有的半導體結構的制造方法及記憶結構在產(chǎn)品結構、制造方法與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決上述存在的問題，相關廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設計被發(fā)展完成，而一般產(chǎn)品及方法又沒有適切的結構及方法能夠解決上述問題，此顯然是相關業(yè)者急欲解決的問題。因此如何能創(chuàng)設一種新的制造一半導體結構的方法及一種垂直通道記憶結構，實屬當前重要研發(fā)課題之一，亦成為當前業(yè)界極需改進的目標。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的半導體結構的制造方法及記憶結構存在的缺陷，而提供一種新的制造一半導體結構的方法及一種垂直通道記憶結構，所要解決的技術問題是使其可以提供相對簡單及省錢的方式以填充一記憶陣列中的小空間，更可以用來填充一介于垂直通道記憶陣列的主動結構之間的實體隔離溝渠，非常適于實用。本發(fā)明的目的及解決其技術問題是采用以下技術方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種制造一半導體結構的方法，該方法包括以下步驟準備一垂直通道記憶結構以填充一定義于其間的實體隔離溝渠，該實體隔離溝渠是定義于相鄰的主動結構之間且在一第一方向上延伸，該主動結構也定義位于鄰接該主動結構相對于該實體隔離溝渠的兩側的通道；以及施加介電材料以填充該實體隔離溝渠。本發(fā)明的目的及解決其技術問題還可采用以下技術措施進一步實現(xiàn)。前述的制造一半導體結構的方法，更包含圖案化多條字元線于該垂直通道記憶結構之上，該些字元線彼此平行在一與該第一方向大致垂直的第二方向上延伸，該些字元線延伸于該主動結構及該實體隔離溝渠之上且填充對應的通道部分。前述的制造一半導體結構的方法，其中所述的圖案化多條字元線是在填充該實體隔離溝渠之后進行以防止該些字元線因為實體隔離溝渠開口條件所造成的字元線橋接。前述的制造一半導體結構的方法，其中所述的介電材料是氧化硅-氮化硅-氧化硅(ONO)層。前述的制造一半導體結構的方法，其中所述的填充該實體隔離溝渠包含在該氧化硅-氮化硅-氧化硅(ONO)層形成時以該氧化硅-氮化硅-氧化硅(ONO)層填充該實體隔離溝渠。前述的制造一半導體結構的方法，其中在該氧化硅-氮化硅-氧化硅(ONO)層形成時以該氧化硅-氮化硅-氧化硅(ONO)層填充該實體隔離溝渠更包含進行一清潔工藝于進行再氧化層之前，且實行埋藏擴散布植于主動結構的上方及通道的底部，且之后，在形成氧化硅-氮化硅-氧化硅(ONO)層之前進行一氧化硅-氮化硅-氧化硅(ONO)清潔工藝。前述的制造一半導體結構的方法，其中在該氧化硅-氮化硅-氧化硅(ONO)層形成時以該氧化硅-氮化硅-氧化硅(ONO)層填充該實體隔離溝渠包含以氧化硅-氮化硅-氧化硅、能隙工程硅-氧化硅-氮化硅-氧化硅-硅(BE-SONOS)或納米晶體的至少一者填入實體隔離溝渠內(nèi)。前述的制造一半導體結構的方法，其中填充該實體隔離溝渠包含以氧化硅填充該實體隔離溝渠。前述的制造一半導體結構的方法，其中以氧化硅填充該實體隔離溝渠包含以高溫氧化、四乙氧基硅烷(TEOS)或同位蒸氣生成(ISSG)的至少一者填入實體隔離溝渠內(nèi)。前述的制造一半導體結構的方法，其中以氧化硅填充該實體隔離溝渠包含提供氧化硅薄膜填入實體隔離溝渠具有高密度等離子體沉積的氧化物于該主動結構的上方及氧化物薄膜于實體隔離溝渠內(nèi)。前述的制造一半導體結構的方法，其中填充該實體隔離溝渠包含以多晶硅墊層填充該實體隔離溝渠。前述的制造一半導體結構的方法，其中以多晶硅墊層填充該實體隔離溝渠包含以非晶硅、多晶硅或單晶硅的至少一者填入實體隔離溝渠內(nèi)。前述的制造一半導體結構的方法，其中所述的以多晶硅墊層填充該實體隔離溝渠包含提供氧化硅薄膜于主動結構及通道的上方，然后再形成一多晶硅墊層于該氧化硅薄膜之上及填入該實體隔離溝渠內(nèi)；進行化學干蝕刻工藝以將該多晶硅墊層在該垂直通道記憶結構中除了在該實體隔離溝渠內(nèi)的大致所有的部分回蝕刻。前述的制造一半導體結構的方法，其中以多晶硅墊層填充該實體隔離溝渠更包含進行一清潔工藝于進行再氧化層之前，且實行埋藏擴散布植于該主動結構的上方及該通道的底部，且之后，在形成氧化硅-氮化硅-氧化硅(ONO)層之前進行一氧化硅-氮化硅-氧化硅(ONO)清潔工藝。本發(fā)明的目的及解決其技術問題還采用以下技術方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種垂直通道記憶結構，其包含至少一組主動結構在一第一方向上延伸，該主動結構彼此鄰接的放置且具有一實體隔離溝渠于其間，該實體隔離溝渠也在該第一方向上延伸；通道放置于鄰接該主動結構的側邊，其是位于鄰接該主動結構相對于該實體隔離溝渠的兩側；以及一填充材料填充于該實體隔離溝渠內(nèi)，其搭配施加多層介電層、多晶硅墊層及/或氧化物薄膜。本發(fā)明的目的及解決其技術問題還可采用以下技術措施進一步實現(xiàn)。前述的垂直通道記憶結構，更包含圖案化多條字元線，該些字元線彼此平行在一與該第一方向大致垂直的第二方向上延伸，該些字元線延伸于該主動結構及該實體隔離溝渠之上且填充對應的通道部分。前述的垂直通道記憶結構，其中所述的填充材料包含氧化硅-氮化硅-氧化硅、能隙工程硅-氧化硅-氮化硅-氧化硅-硅(BE-SONOS)或納米晶體的至少一者于施加該多層介電層時填入該實體隔離溝渠內(nèi)。前述的垂直通道記憶結構，其中所述的填充材料包含以高溫氧化、四乙氧基硅烷(TEOS)或同位蒸氣生成(ISSG)的至少一者于施加該多層介電層之前沉積于該實體隔離溝渠內(nèi)。前述的垂直通道記憶結構，其中所述的填充材料包含非晶硅、多晶硅或單晶硅于施加該多層介電層之前沉積于該實體隔離溝渠內(nèi)。本發(fā)明的目的及解決其技術問題另外再采用以下技術方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種制造一半導體結構的方法，該方法包括以下步驟形成一垂直通道記憶陣列于一半導體裝置的一第一部分，該第一部分具有與即將形成垂直通道區(qū)域對應的一暗調；以及形成一平面周邊于該半導體裝置的一第二部分，該第二部分具有與該平面周邊的一主動結構區(qū)域對應的一暗調。本發(fā)明的目的及解決其技術問題還可采用以下技術措施進一步實現(xiàn)。前述的制造一半導體結構的方法，更包含同時形成溝渠結構于該第一部分)及該第二區(qū)域中。前述的制造一半導體結構的方法，其中形成該垂直通道記憶陣列及形成該平面周邊的每一個更包括提供氮化硅沉積于該第一部分及該第二部分中，使得該溝渠結構形成介于所沉積的該氮化硅之間。前述的制造一半導體結構的方法，其中形成該垂直通道記憶陣列及形成該平面周邊的每一個更包括提供氧化硅材料填充于該溝渠結構中，且除去介于該氧化硅材料所裸露部分之間的該氮化硅。前述的制造一半導體結構的方法，其中形成該垂直通道記憶陣列包括形成垂直通道在一個與定義該第一部分及該第二部分交點的一邊界大致平行的一第一方向上延伸。前述的制造一半導體結構的方法，其中形成該垂直通道記憶陣列包括形成字元線于一個在與該第一方向上進入及穿出該垂直通道大致垂直的一第二方向上縱向延伸。本發(fā)明與現(xiàn)有技術相比具有明顯的優(yōu)點和有益效果。由以上技術方案可知，本發(fā)明的主要技術內(nèi)容如下為達到上述目的，本發(fā)明提供了一種制造一半導體結構的方法。該方法包含準備一垂直通道記憶結構以填充一定義于其間的實體隔離溝渠，該實體隔離溝渠是定義于相鄰的主動結構之間且在一第一方向上延伸，該主動結構也定義位于鄰接該主動結構相對于該實體隔離溝渠的兩側的通道。該方法也包含施加多層介電層(例如氧化硅-氮化硅-氧化硅(ONO)層)、多晶硅墊層及/或氧化物薄膜以填充該實體隔離溝渠。
另外，為達到上述目的，本發(fā)明還提供了一種垂直通道記憶結構。此垂直通道記憶結構包含至少一組主動結構在一第一方向上延伸，該主動結構彼此鄰接的放置且具有一實體隔離溝渠于其間，該實體隔離溝渠也在該第一方向上延伸；通道放置于鄰接該主動結構的側邊，其是鄰接該主動結構相對于該實體隔離溝渠的兩側。一填充材料填充于該實體隔離溝渠內(nèi)，其可為多層介電材料(例如硅-氮化硅-氧化硅(ONO)層)、多晶硅墊層及/或氧化硅薄膜。借由上述技術方案，本發(fā)明制造一半導體結構的方法及一種垂直通道記憶結構至少具有下列優(yōu)點及有益效果本發(fā)明可以提供相對簡單及省錢的方式以填充一記憶陣列中的小空間，特別的是可以用來填充一介于垂直通道記憶陣列的主動結構之間的實體隔離溝渠，以避免記憶陣列中程序化干擾。綜上所述，本發(fā)明是有關于一種制造一半導體結構的方法及一種垂直通道記憶結構。該方法包含準備一垂直通道記憶結構以填充一定義于其間的實體隔離溝渠，該實體隔離溝渠是定義于相鄰的主動結構之間且在一第一方向上延伸，該主動結構也定義位于鄰接該主動結構相對于該實體隔離溝渠的兩側的通道。該方法也包含施加多層介電層(例如氧化硅-氮化硅-氧化硅(ONO)層)、多晶硅墊層及/或氧化物薄膜以填充該實體隔離溝渠。本發(fā)明在技術上有顯著的進步，具有明顯的積極效果，誠為一新穎、進步、實用的新設計。上述說明僅是本發(fā)明技術方案的概述，為了能夠更清楚了解本發(fā)明的技術手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。


圖1包括圖IA 圖1E，是顯示一實施例的可以用來填充實體隔離溝渠的操作的示意圖。圖2是顯示根據(jù)一實施例的垂直通道陣列的俯視圖，其會造成相鄰字元線間產(chǎn)生字元線橋接的風險。圖3包括圖3A 圖3E，是顯示根據(jù)本發(fā)明一實施例的可以用來填充實體隔離溝渠的操作的示意圖，其可以減少實體隔離溝渠開口的風險。圖4包括圖4A 圖4C，是顯示根據(jù)本發(fā)明一實施例的可以用來填充實體隔離溝渠的操作的示意圖，其可以減少實體隔離溝渠開口的風險。圖5是顯示根據(jù)一實施例形成一半導體結構的一工藝操作的流程圖。圖6包括圖6A 圖6B，是顯示一實施例的半導體裝置中介于一垂直通道陣列部分及一周邊部分交會處的側視剖面圖(圖6A)及俯視圖(圖6B)。圖7是顯示一實施例在進行周邊氧化層沉積及蝕刻操作之后的半導體裝置中介于一垂直通道陣列部分及一周邊部分交會處的剖面圖。圖8包括圖8A 圖8B，是顯示一實施例同時定義與實體隔離溝渠及淺溝渠隔離相關的溝渠的側視剖面圖(圖8A)及附視圖(圖8B)。圖9是顯示根據(jù)一實施例利用氧化物進行實體隔離溝渠及周邊溝渠的剖面圖。圖10是顯示根據(jù)一實施例移除氮化硅的剖面圖。圖11包括圖IlA 圖11B，是顯示一實施例形成垂直通道的側視剖面圖(圖11A)及俯視圖(圖11B)。圖12包括圖12A 圖12B，是顯示一實施例封閉實體隔離溝渠及形成埋藏擴散區(qū)域操作后的側視剖面圖(圖12A)及俯視圖(圖12B)。圖13是顯示一實施例在進行字元線的圖案化及金屬化工藝之前的剖面圖。圖14是顯示根據(jù)一實施例的半導體裝置中并沒有實體隔離溝渠的垂直通道陣列部分及周邊部分的剖面圖。圖15是顯示將垂直通道陣列與一平面通道周邊整合在一起的實施方法的示意
圖。
10 主動結構13 氧化層
15,106,236 再氧化層18,240 高密度等離子體(HDP)沉積層
20 實體隔離溝渠22 通道
26 埋藏擴散布植(BD)區(qū)域28 字元線
30、110、244、520 :0N0 層100 薄氧化層
102多晶娃層104 多晶硅墊層
200氧化物層226 底部埋藏擴散布植(BBD)區(qū)域
228頂部埋藏擴散布植(TBD)區(qū)域450 垂直通道陣列部分
460周邊部分470 氮化硅層
480硬式幕罩485 實體隔離溝渠
486周邊溝渠490、492 光阻層
498氧化材料500 通道
510埋藏擴散(BD)區(qū)域530 井區(qū)
具體實施例方式為更進一步闡述本發(fā)明為達成預定發(fā)明目的所采取的技術手段及功效，以下結合附圖及較佳實施例，對依據(jù)本發(fā)明提出的制造一半導體結構的方法及一種垂直通道記憶結構其具體實施方式
、方法、步驟、特征及其功效，詳細說明如后。有關本發(fā)明的前述及其他技術內(nèi)容、特點及功效，在以下配合參考圖式的較佳實施例的詳細說明中將可清楚呈現(xiàn)。通過具體實施方式
的說明，當可對本發(fā)明為達成預定目的所采取的技術手段及功效獲得一更加深入且具體的了解，然而所附圖式僅是提供參考與說明之用，并非用來對本發(fā)明加以限制。本發(fā)明是揭露一種垂直通道N位元技術，其允許提供進一步的元件微縮。此微縮可以提供裝置儲存更多的資料，舉例而言，四位元在一記憶胞中，且在可預見的未來可以有進一步的微縮。為了提供改良的程序化干擾，實體隔離溝渠(PIT)被提出以與垂直通道結構搭配使用。此垂直通道結構使用主動堆疊結構沿著形成通道的第一方向對準。字元線沿著大致與通道垂直且具有一部分延伸于通道中。在某些實施例中，儲存記憶胞形成介于字元線與主動結構之間。實體隔離溝渠(PIT)可以牽涉于主動結構內(nèi)的溝渠隔離。然而，因為實體隔離溝渠(PIT)相對小的尺寸(例如某些情況小于30納米)填充實體隔離溝渠(PIT)會變得困難。因此，此處所提供的某些實施例可以提供低成本及簡易工藝以利用介電或半導體材料來填充實體隔離溝渠(PIT)。
請參閱圖1所示，圖1包括圖IA 圖1E，是顯示一實施例的可以用來填充實體隔離溝渠的操作的示意圖。其中，主動結構10形成于一包含N型材料層或P型材料層的基底之上。在一實施例中，實體隔離溝渠20可以形成于主動結構10之間以提供其間的隔離。 此主動結構10可以線性地延伸進出圖1的頁面方向，且具有線性地延伸的通道22于兩側。 此通道22可以形成于主動結構10的每一例，其是在主動結構10與實體隔離溝渠20的相對側。圖IA是顯示在用來形成一垂直通道陣列的蝕刻工藝后此主動結構10與實體隔離溝渠20的剖面示意圖。如圖IA所示，一氧化層13最初放置于此主動結構10與實體隔離溝渠20之上，且一高密度等離子體(HDP)氧化物18可以沉積于實體隔離溝渠20之上。一清潔工藝可以用來除去氧化層13及高密度等離子體(HDP)氧化物18，留下主動結構10沿著實體隔離溝渠20與通道22裸露出，如圖IB所示。然后可以使用一氧化工藝與埋藏擴散 (BD)布植搭配。在剛開始時，氧化材料15可以填入實體隔離溝渠20之內(nèi)及覆蓋主動區(qū)域的裸露區(qū)域和底部以保護通道22的區(qū)域如圖IC所示。之后，埋藏擴散(BD)布植材料沈可以形成于主動結構的上方及通道22的底部，也如圖IC所示。之后，可以進行一清潔工藝以除去主動結構側壁的氧化物，如圖ID所示，而保留在主動結構的上方及通道22的底部的埋藏擴散(BD)布植材料沈。圖IE顯示氧化硅-氮化硅-氧化硅(ONO)沉積于實體隔離溝渠 20內(nèi)及裸露的主動結構及埋藏擴散(BD)布植材料沈上方的完成結構；之后再形成字元線觀于主動結構之上及填入通道22之中。所沉積的氧化硅-氮化硅-氧化硅(ONO)大致填充實體隔離溝渠20如圖IE所示。必須注意的是，字元線觀可以是縱向延伸且與縱向延伸的通道22垂直(正交)。在某些實施例中，字元線觀可以覆蓋例如是化學氣相沉積或是其他半集成電路工藝中金屬化工藝(例如與集成電路的接觸墊或是其他部分連接的工藝中) 所形成的鎢化硅(WSi)。在某些情況下，假如在圖IE中沉積氧化硅-氮化硅-氧化硅(ONO)未良好地填入實體隔離溝渠20，此實體隔離溝渠20或許沒有完全由如氧化硅-氮化硅-氧化硅(ONO)填充。假如此情況發(fā)生的話，會造成實體隔離溝渠20某種程度開口的風險。因此，舉例而言， 字元線觀中的多晶硅或許會在形成字元線時形成在一部分的實體隔離溝渠20中。此狀況會在字元線圖案化后產(chǎn)生字元線橋接的風險。在此情況下，如圖2所示，延伸于第一方向上的垂直通道22其上方及主動結構10上方有字元線觀。圖2中也顯示出實體隔離溝渠20， 且假如一部分的實體隔離溝渠20并未完全填充，多晶硅或許會填入此區(qū)域中而在字元線觀之間產(chǎn)生橋接。為了防止如此的字元線觀橋接形成，某些實施例可以包括多晶硅(PL)墊層及/ 或氧化物薄膜于實體隔離溝渠20中以幫助填充此實體隔離溝渠20及減少實體隔離溝渠開路的風險。請參閱圖3所示，圖3包括圖3A 圖3E，是顯示根據(jù)本發(fā)明一實施例的可以用來填充實體隔離溝渠的操作的示意圖，其可以減少實體隔離溝渠開口的風險。圖3A是顯示在用來形成類似于圖IA的主動結構10與實體隔離溝渠20的剖面示意圖。如圖:3B所示， 一個薄氧化層100可以形成于裸露的主動結構10及通道22表面之上以及實體隔離溝渠20 之內(nèi)的表面。一多晶硅層102則隨后形成于薄氧化層100之上并包括完全填充整個實體隔離溝渠20。圖3C則是顯示進行用來除去裸露的多晶硅層102(例如實體隔離溝渠20外的多晶硅層102部分)的化學干蝕刻回蝕刻工藝后的結果，僅保留實體隔離溝渠20內(nèi)的多晶硅墊層104。如第3C圖所示，在某些情況下，多晶硅墊層104或許不會完全填滿實體隔離溝渠20。然而，在某些情況下，并不需要將多晶硅墊層104完全填滿實體隔離溝渠20。之后，進行一氧化工藝與埋藏擴散(BD)布植搭配，埋藏擴散(BD)布植材料沈可以形成于主動結構10的上方及通道22的底部，且多晶硅墊層104仍是填充于實體隔離溝渠20之內(nèi)及一氧化物層106整個覆蓋于裸露的表面，如圖3D所示。氧化硅-氮化硅-氧化硅(ONO)層110可以沉積于裸露的表面且因此包覆實體隔離溝渠20之內(nèi)的多晶硅墊層 104。如此，當字元線觀形成在與通道22大致垂直的方向上時，此實體隔離溝渠20也大致被填滿而不會有實體隔離溝渠開口的問題發(fā)生，且因此字元線之間產(chǎn)生橋接的機率也減少了。然后可以進行金屬化工藝而不必擔心字元線橋接的問題，如圖3E所示。使用多晶硅墊層104僅是用來減少字元線橋接機率的機制的一個范例。在某些實施例中(例如圖4中的范例)，是使用氧化物薄膜200而不是多晶硅(PL)墊層104來大致填滿實體隔離溝渠20。舉例而言，最初用來填充實體隔離溝渠20的氧化物薄膜200可以保留，以使用高密度等離子體氧化物240來覆蓋實體隔離溝渠20的開口區(qū)域以減少字元線橋接或消除實體隔離溝渠開口的問題。請參閱圖4所示，圖4包括圖4A 圖4C，是顯示根據(jù)本發(fā)明一實施例的可以用來填充實體隔離溝渠的操作的示意圖，其可以減少實體隔離溝渠開口的風險。圖4A是顯示在用來形成類似于圖IA和圖3A的主動結構10與實體隔離溝渠20的剖面示意圖。此處，頂部埋藏擴散(TBD)布植材料2 是在垂直通道工藝之前形成。如圖4B所示，進行一氧化工藝與埋藏擴散(BD)布植搭配，如此底部埋藏擴散(BBD)布植材料2 可以沉積于通道22的底部。一氧化物層236可以整個覆蓋裸露的表面，如圖4B 所示，包括填充實體隔離溝渠20 (利用氧化材料200及覆蓋高密度等離子體沉積的氧化物 240)。之后，如圖4C所示，氧化硅-氮化硅-氧化硅(ONO) 244沉積于裸露的表面，以包覆整個高密度等離子體沉積的氧化物240 (例如在一清潔工藝之后其并未在圖4C顯示)。此 ONO層244可以具有字元線形成于其上且在與通道22大致垂直的方向上，及此實體隔離溝渠20也大致被填滿而不會有實體隔離溝渠開口的問題發(fā)生。因此字元線之間產(chǎn)生橋接的機率也減少了。然后可以進行金屬化工藝而不必擔心字元線橋接的問題。此處所描述的實施例，以及之后其他的范例，可以使得記憶體的工藝中填入小區(qū)域而以相對便宜及可靠的方式有效地填入這樣區(qū)域中。例如形成于一垂直通道記憶陣列主動結構中的實體隔離溝渠的小空間，可以利用ONO沉積填充、一多晶硅墊層及/或氧化硅薄膜。在此例示的實施例的內(nèi)容中，ONO沉積可以包括氧化硅-氮化硅-氧化硅、能隙工程硅-氧化硅-氮化硅-氧化硅-硅(BE-S0N0Q、納米晶體及/或其他可能的儲存媒體等材料。同時，此多晶硅墊層可以使用舉例而言非晶硅、多晶硅及/或單晶硅等材料。此氧化硅薄膜可以使用舉例而言高溫氧化、四乙氧基硅烷(TEOS)、同位蒸氣生成(ISSG)及/或其他具有階梯覆蓋能力的氧化薄膜等材料。在本發(fā)明的某些實施例中可以提供一種改善例如是多階記憶胞(MLC)的記憶陣列中所遭遇的程序化干擾機制。在此狀況下，某些實施例中可以提供一種介于主動結構之間的隔離改善，其可以達成電荷儲存(及其記憶功能)。圖5是顯示根據(jù)一實施例形成一半導體結構的一工藝操作的流程圖。此方法可以包括準備一垂直通道記憶結構以填充實體隔離溝渠。此實體隔離溝渠是形成于主動結構之間以提供其間的隔離，此主動結構可以在一第一方向上延伸且具有通道位于鄰接實體隔離溝渠相對的兩側。此方法更包含利用ONO層來填充實體隔離溝渠。
在某些實施例中，某些操作可以被調整及進一步如以下被簡化。此外，在某些實施例中，額外的選擇性操作也可以被包括(一范例顯示這些操作在圖5中的虛線)?？梢岳斫獾氖?，以下的每一種調整、加強或是額外的選擇性操作可以與之前所描述的操作單獨搭配或是組合使用。在此狀況下，舉例而言，此方法更包含圖案化垂直通道記憶結構的字元線。 這些字元線可以在一個與可以在一第一方向垂直的一第二方向上延伸。此字元線可以延伸于主動結構與實體隔離溝渠的上方，且填充進入通道對應的部分。在某些實施例中，其中圖案化字元線是在實體隔離溝渠填充之后進行以防止因為實體隔離溝渠開口條件所造成的字元線橋接。在一實施例中，實體隔離溝渠的填充可以包括在形成ONO層時使用ONO填入實體隔離溝渠。在這樣的范例中，在形成ONO層時使用ONO 填入實體隔離溝渠可以包括進行一清潔工藝于再氧化層之前且實行埋藏擴散布植于主動結構的上方及通道的底部。之后，可以在形成ONO層之前進行一 ONO清潔工藝。在某些情況下，在形成ONO層時使用ONO填入實體隔離溝渠可以包括利用氧化硅-氮化硅-氧化硅、 能隙工程硅-氧化硅-氮化硅-氧化硅-硅(BE-SONOS)或納米晶體填入實體隔離溝渠內(nèi)。在某些實施例中，實體隔離溝渠的填充可以包括使用氧化物薄膜填入實體隔離溝渠。在這樣的范例中，使用氧化物薄膜填入實體隔離溝渠可以包括使用高溫氧化、四乙氧基硅烷(TE0Q或同位蒸氣生成(ISSG)。在某些情況下，使用氧化物薄膜填入實體隔離溝渠可以包括提供氧化物薄膜填入實體隔離溝渠具有高密度等離子體沉積的氧化物于主動結構的上方及氧化物薄膜于實體隔離溝渠內(nèi)。在某些實施例中，實體隔離溝渠的填充可以包括使用多晶硅墊層填入實體隔離溝渠。在這樣的范例中，使用多晶硅墊層填入實體隔離溝渠可以包括使用非晶硅、多晶硅或單晶硅。在一實施例中，使用多晶硅墊層填入實體隔離溝渠可以包括提供氧化物薄膜于主動結構及通道的上方，然后再形成一多晶硅墊層于氧化物薄膜之上及填入實體隔離溝渠內(nèi)， 之后再進行化學干蝕刻工藝以將多晶硅墊層在垂直通道記憶結構中除了在實體隔離溝渠內(nèi)的幾乎所有部分回蝕刻。在某些實施例中，使用多晶硅墊層填入實體隔離溝渠可以更包括進行清潔工藝于再氧化層之前且實行埋藏擴散布植于主動結構的上方及通道的底部，且之后可以在形成ONO層之前進行一 ONO清潔工藝。如同之前所描述的，或許會希望在某些情況下將垂直通道陣列與一平面通道周邊整合在一起。在一實施例中，垂直通道陣列部分可以使用化學機械研磨及氮化硅除去工藝處理以達成垂直通道定義的反調(reversetone)。因此，陣列的暗調(dark tone)變成垂直通道。對一平面通道金屬氧化物半導體(M0Q裝置而言，可以使用目前的平面化技術使得在周邊區(qū)域的暗調(dark tone)變成主動區(qū)域。請參閱圖6所示，圖6包括圖6A 圖6B，是顯示一實施例的半導體裝置中介于一垂直通道陣列部分450及一周邊部分460交會處的側視剖面圖(圖6A)及俯視圖(圖6B)。 在此垂直通道陣列部分450，可以進行光阻微影及布植操作以提供臨界電壓Vt控制和熱載子產(chǎn)生及擊穿的抑制。之后，進行氮化硅沉積及氧化硅沉積。此硬式幕罩480的執(zhí)行可以防止氮化硅層470在后續(xù)間隔物蝕刻工藝時受到傷害。圖7是顯示一實施例在進行周邊氧化層沉積及蝕刻操作之后的半導體裝置中介于一垂直通道陣列部分450及一周邊部分460交會處的剖面圖，此步驟是用來打開間隔物的空間以進行定義實體隔離溝渠。請參閱圖8所示，圖8包括圖8A 圖8B是顯示一實施例同時定義與實體隔離溝渠及周邊溝渠相關的溝渠的側視剖面(圖8A)及俯視圖(圖8B)。 因此，某些實施例提供同時在垂直通道陣列部分450及一周邊部分460形成溝渠結構(如實體隔離溝渠485及周邊溝渠486)。圖8A所示，在垂直通道陣列部分450中介于暗調區(qū)域之間形成的實體隔離溝渠485，其中光阻490會放置在鄰接周邊部分460的陣列的一部分區(qū)域之上。如圖9所示，是顯示根據(jù)一實施例利用氧化物進行實體隔離溝渠及周邊溝渠的剖面圖。其中，單層或多層氧化材料498可以用來同時填充任何垂直通道陣列部分450及一周邊部分460中的實體隔離溝渠及/或淺溝渠隔離。可以進行淺溝渠隔離化學機械研磨工藝，但是停止于當?shù)诌_氮化硅層470時以將氮化硅層470裸露出來。如圖10所示，圖10是顯示根據(jù)一實施例移除氮化硅的剖面圖，之后可以除去氮化硅層470。請參閱圖11所示，圖 11包括圖IlA 圖11B，是顯示一實施例形成垂直通道500的側視剖面圖(圖11A)及俯視圖(圖11B)，其具有光阻492施加于周邊部分460及鄰接周邊部分460的陣列部分450 — 部分區(qū)域之上。之后進行垂直通道清潔和再氧化層以保護垂直通道500的側壁及封住實體隔離溝渠485(例如之前圖1 圖5中所描述的)。請參閱圖12所示，圖12包括圖12A 圖 12B，是顯示埋藏擴散(BD)微影及布植工藝后定義出埋藏擴散(BD)區(qū)域510的側視剖面圖 (圖12A)及俯視圖(圖12B)。之后，如圖13所示，是顯示一實施例在進行字元線的圖案化及金屬化工藝之前的剖面圖。(例如之前圖1 圖5中關于垂直通道陣列部分450所描述的一般)，進行ONO清潔、沉積、致密化、微影及蝕刻工藝以提供ONO層520于垂直通道陣列部分450之上。之后，在周邊部分460進行ONO后蝕刻，進行許多光阻微影、布植及退火工藝用以定義井區(qū)及控制金屬氧化物半導體晶體管的臨界電壓。在某些實施例中，也可以進行柵氧化層、多晶硅沉積及鎢化硅沉積操作，之后進行字元線的圖案化及金屬化工藝。上述的實施例僅是用來顯示某些可以使用的工藝范例而非用來限制本發(fā)明。因此在某些實施例中，某些額外操作可以被實施。此外，在某些實施例中，某些操作可以被進一步調整或省略。舉例而言，在某些情況下，如圖14所示并沒有實體隔離溝渠(例如藉由跳過間隔物及實體隔離溝渠蝕刻工藝)形成。在某些實施例中，MOS及多晶硅兩者可以用來幫助電流流動。電阻因此則是在一電路裝置中對于MOS及多晶硅的一個通稱。此外，如之前所描述過的，暗調可以作為垂直通道陣列部分的垂直通道的通稱，且作為周邊部分的主動區(qū)域的通稱。圖15是顯示將垂直通道陣列與一平面通道周邊整合在一起的實施方法的示意圖。此方法包括形成一垂直通道記憶陣列于一半導體裝置的一第一部分，該第一部分具有與即將形成垂直通道區(qū)域對應的一暗調。此方法也包括形成一平面周邊于該半導體裝置的一第二部分，該第二部分具有與該平面周邊的一主動結構區(qū)域對應的一暗調。在某些實施例中，此方法還包括同時形成溝渠結構于該第一區(qū)域及該第二區(qū)域中。在一實施例中，形成該垂直通道記憶陣列及形成該平面周邊的每一個更包括提供氮化硅沉積于該第一部分及該第二部分中，使得該溝渠結構形成介于所沉積的該氮化硅之間。在某些情況下，形成該垂直通道記憶陣列及形成該平面周邊的每一個更包括提供氧化硅材料填充于該溝渠結構中， 且除去介于該氧化硅材料所裸露部分之間的該氮化硅。在一實施例中，形成該垂直通道記憶陣列包括形成垂直通道于一個與定義該第一部分及該第二部分交點的一邊界大致平行的一第一方向上延伸。在某些實施例中，形成該垂直通道記憶陣列包括形成字元線于一個在與該第一方向上進入及穿出該垂直通道大致垂直的一第二方向上縱向延伸。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術人員，在不脫離本發(fā)明技術方案范圍內(nèi)，當可利用上述揭示的技術內(nèi)容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術方案內(nèi)容，依據(jù)本發(fā)明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術方案的范圍內(nèi)。
權利要求
1.一種制造一半導體結構的方法，其特征在于該方法包括以下步驟準備一垂直通道記憶結構以填充一定義于其間的實體隔離溝渠，該實體隔離溝渠是定義于相鄰的主動結構之間且在一第一方向上延伸，該主動結構也定義位于鄰接該主動結構相對于該實體隔離溝渠的兩側的通道；以及施加介電材料以填充該實體隔離溝渠。
2.根據(jù)權利要求1所述的制造一半導體結構的方法，其特征在于更包含圖案化多條字元線于該垂直通道記憶結構之上，該些字元線彼此平行在一與該第一方向垂直的第二方向上延伸，該些字元線延伸于該主動結構及該實體隔離溝渠之上且填充對應的通道部分。
3.根據(jù)權利要求2所述的制造一半導體結構的方法，其特征在于其中所述的圖案化多條字元線是在填充該實體隔離溝渠之后進行以防止該些字元線因為實體隔離溝渠開口條件所造成的字元線橋接。
4.根據(jù)權利要求1所述的制造一半導體結構的方法，其特征在于其中所述的介電材料是氧化硅-氮化硅-氧化硅層。
5.根據(jù)權利要求4所述的制造一半導體結構的方法，其特征在于其中所述的填充該實體隔離溝渠包含在該氧化硅-氮化硅-氧化硅層形成時以該氧化硅-氮化硅-氧化硅層填充該實體隔離溝渠。
6.根據(jù)權利要求5所述的制造一半導體結構的方法，其特征在于其中在該氧化硅-氮化硅-氧化硅層形成時以該氧化硅-氮化硅-氧化硅層填充該實體隔離溝渠更包含進行一清潔工藝于進行再氧化層之前，且實行埋藏擴散布植于主動結構的上方及通道的底部，且之后，在形成氧化硅-氮化硅-氧化硅層之前進行一氧化硅-氮化硅-氧化硅清潔工藝。
7.根據(jù)權利要求5所述的制造一半導體結構的方法，其特征在于其中在該氧化硅-氮化硅-氧化硅層形成時以該氧化硅-氮化硅-氧化硅層填充該實體隔離溝渠包含以氧化硅-氮化硅-氧化硅、能隙工程硅-氧化硅-氮化硅-氧化硅-硅或納米晶體的至少一者填入實體隔離溝渠內(nèi)。
8.根據(jù)權利要求1所述的制造一半導體結構的方法，其特征在于其中填充該實體隔離溝渠包含以氧化硅填充該實體隔離溝渠。
9.根據(jù)權利要求8所述的制造一半導體結構的方法，其特征在于其中以氧化硅填充該實體隔離溝渠包含以高溫氧化、四乙氧基硅烷或同位蒸氣生成的至少一者填入實體隔離溝渠內(nèi)。
10.根據(jù)權利要求8所述的制造一半導體結構的方法，其特征在于其中以氧化硅填充該實體隔離溝渠包含提供氧化硅薄膜填入實體隔離溝渠具有高密度等離子體沉積的氧化物于該主動結構的上方及氧化物薄膜于實體隔離溝渠內(nèi)。
11.根據(jù)權利要求1所述的制造一半導體結構的方法，其特征在于其中填充該實體隔離溝渠包含以多晶硅墊層填充該實體隔離溝渠。
12.根據(jù)權利要求11所述的制造一半導體結構的方法，其特征在于其中以多晶硅墊層填充該實體隔離溝渠包含以非晶硅、多晶硅或單晶硅的至少一者填入實體隔離溝渠內(nèi)。
13.根據(jù)權利要求11所述的制造一半導體結構的方法，其特征在于其中所述的以多晶硅墊層填充該實體隔離溝渠包含提供氧化硅薄膜于主動結構及通道的上方，然后再形成一多晶硅墊層于該氧化硅薄膜之上及填入該實體隔離溝渠內(nèi)；進行化學干蝕刻工藝以將該多晶硅墊層在該垂直通道記憶結構中除了在該實體隔離溝渠內(nèi)的所有的部分回蝕刻。
14.根據(jù)權利要求11所述的制造一半導體結構的方法，其特征在于其中以多晶硅墊層填充該實體隔離溝渠更包含進行一清潔工藝于進行再氧化層之前，且實行埋藏擴散布植于該主動結構的上方及該通道的底部，且之后，在形成氧化硅-氮化硅-氧化硅層之前進行一氧化硅-氮化硅-氧化硅清潔工藝。
15.一種垂直通道記憶結構，其特征在于其包含至少一組主動結構在一第一方向上延伸，該主動結構彼此鄰接的放置且具有一實體隔離溝渠于其間，該實體隔離溝渠也在該第一方向上延伸；通道于放置鄰接該主動結構的側邊，其是位于鄰接該主動結構相對于該實體隔離溝渠的兩側；以及一填充材料填充于該實體隔離溝渠內(nèi)，其搭配施加多層介電層、多晶硅墊層及/或氧化物薄膜。
16.根據(jù)權利要求15所述的垂直通道記憶結構，其特征在于更包含圖案化多條字元線，該些字元線彼此平行在一與該第一方向垂直的第二方向上延伸，該些字元線延伸于該主動結構及該實體隔離溝渠之上且填充對應的通道部分。
17.根據(jù)權利要求15所述的垂直通道記憶結構，其特征在于其中所述的填充材料包含氧化硅-氮化硅-氧化硅、能隙工程硅-氧化硅-氮化硅-氧化硅-硅或納米晶體的至少一者于施加該多層介電層時填入該實體隔離溝渠內(nèi)。
18.根據(jù)權利要求15所述的垂直通道記憶結構，其特征在于其中所述的填充材料包含以高溫氧化、四乙氧基硅烷或同位蒸氣生成的至少一者于施加該多層介電層之前沉積于該實體隔離溝渠內(nèi)。
19.根據(jù)權利要求15所述的垂直通道記憶結構，其特征在于其中所述的填充材料包含非晶硅、多晶硅或單晶硅于施加該多層介電層之前沉積于該實體隔離溝渠內(nèi)。
20.一種制造一半導體結構的方法，其特征在于該方法包括以下步驟形成一垂直通道記憶陣列于一半導體裝置的一第一部分，該第一部分具有與即將形成垂直通道區(qū)域對應的一暗調；以及形成一平面周邊于該半導體裝置的一第二部分，該第二部分具有與該平面周邊的一主動結構區(qū)域對應的一暗調。
21.根據(jù)權利要求20所述的制造一半導體結構的方法，其特征在于更包含同時形成溝渠結構于該第一部分)及該第二區(qū)域中。
22.根據(jù)權利要求21所述的制造一半導體結構的方法，其特征在于其中形成該垂直通道記憶陣列及形成該平面周邊的每一個更包括提供氮化硅沉積于該第一部分及該第二部分中，使得該溝渠結構形成介于所沉積的該氮化硅之間。
23.根據(jù)權利要求22所述的制造一半導體結構的方法，其特征在于其中形成該垂直通道記憶陣列及形成該平面周邊的每一個更包括提供氧化硅材料填充于該溝渠結構中，且除去介于該氧化硅材料所裸露部分之間的該氮化硅。
24.根據(jù)權利要求23所述的制造一半導體結構的方法，其特征在于其中形成該垂直通道記憶陣列包括形成垂直通道在一個與定義該第一部分及該第二部分交點的一邊界平行的一第一方向上延伸。
25.根據(jù)權利要求M所述的制造一半導體結構的方法，其特征在于其中形成該垂直通道記憶陣列包括形成字元線于一個在與該第一方向上進入及穿出該垂直通道垂直的一第二方向上縱向延伸。
全文摘要
本發(fā)明是有關于一種制造一半導體結構的方法及一種垂直通道記憶結構。該方法包含準備一垂直通道記憶結構以填充一定義于其間的實體隔離溝渠，該實體隔離溝渠是定義于相鄰的主動結構之間且在一第一方向上延伸，該主動結構也定義位于鄰接該主動結構相對于該實體隔離溝渠的兩側的通道。該方法也包含施加多層介電層(例如氧化硅-氮化硅-氧化硅(ONO)層)、多晶硅墊層及/或氧化物薄膜以填充該實體隔離溝渠。本發(fā)明還提供了一種垂直通道記憶結構。因此藉由本發(fā)明可以提供相對簡單及省錢的方式以填充一記憶陣列中的小空間，特別的是可以用來填充一介于垂直通道記憶陣列的主動結構之間的實體隔離溝渠，以避免記憶陣列中程序化干擾。
文檔編號H01L27/105GK102569199SQ20101061761
公開日2012年7月11日 申請日期2010年12月29日 優(yōu)先權日2010年12月29日
發(fā)明者韓宗廷, 黃育峰 申請人:旺宏電子股份有限公司