專利名稱：器件及制造方法
技術領域：
本發(fā)明涉及一種包含半導體芯片、放在半導體芯片上的第一金屬層和放在半導體 芯片上的第二金屬層的器件。而且，本發(fā)明涉及一種制造這種器件的方法。
背景技術：
晶片級包裝正在引起整個半導體工業(yè)的興趣。使用導體線來提供晶片級包裝中的 重新分布層(redistribution layer)。包含兩個或更多金屬化層的重新分布層可特別用于復雜廣品。針對這些和其它原因，存在對本發(fā)明的需要。

發(fā)明內容
本發(fā)明一方面涉及一種器件，包括半導體芯片；第一金屬層，在所述半導體芯片 上橫向延伸，第一金屬層具有第一厚度；介電層，橫向延伸第一金屬層；以及第二金屬層， 在所述介電層上橫向延伸，第二金屬層具有至少是第一厚度四倍的第二厚度。本發(fā)明另一方面涉及一種器件，包括半導體芯片；第一金屬層，在所述半導體芯 片上橫向延伸，第一金屬層具有小于300nm的第一厚度；介電層，在第一金屬層上橫向延 伸；以及第二金屬層，在所述介電層上橫向延伸，第二金屬層具有大于4μπι的第二厚度。本發(fā)明又一方面涉及一種器件，包括半導體芯片；封裝材料，使所述半導體芯片 嵌入；第一金屬層，在所述半導體芯片和所述封裝材料上橫向延伸，第一金屬層具有第一厚 度；介電層，在第一金屬層上橫向延伸；以及第二金屬層，在所述介電層上橫向延伸，第二 金屬層具有至少是第一厚度四倍的第二厚度。本發(fā)明又一方面涉及一種方法，包括提供第一半導體芯片；將第一金屬層放在 第一半導體芯片上，第一金屬層具有第一厚度；將介電層放在第一金屬層上；以及將第二 金屬層放在所述介電層上，第二金屬層具有至少是第一厚度四倍的第二厚度。本發(fā)明又一方面涉及一種方法，包括提供半導體芯片；通過使用濺射、蒸發(fā)和無 電沉積之一將第一金屬層沉積在所述半導體芯片上；將介電層直接沉積在第一金屬層上； 以及通過使用電流沉積將第二金屬層沉積在所述介電層上。


附圖被包括用以提供對本實施例的進一步的理解并且被并入和構成該說明書的 一部分。這些圖示出實施例并且與描述一起用來解釋實施例的原理。當通過參考以下詳細 描述實施例變得更好理解時，將容易領會實施例的多個預期的優(yōu)點和其他實施例。這些圖 的元件不一定相對于彼此按比例繪制。相似的參考數(shù)字表示相應的相似部分。圖1示意性示出了包含半導體芯片、第一金屬層、介電層和第二金屬層的器件的 一個實施例的截面圖。圖2Α到2D示意性示出了制造包含半導體芯片、第一金屬層、介電層和第二金屬層的器件的方法的一個實施例的截面圖。圖3A到3S示意性示出了制造包含嵌入封裝材料中的半導體芯片、兩個金屬化層 和沉積在外部接觸焊盤上的焊球的器件的方法的一個實施例的截面圖。圖4示意性示出了包含嵌入封裝材料中的半導體芯片和三個金屬化層的器件的 一個實施例的截面圖。圖5示意性示出了包含部分暴露的半導體芯片和放在半導體芯片上的兩個金屬 化層的器件的一個實施例的截面圖。圖6示意性示出了包含電路板和安裝在電路板上的器件的系統(tǒng)的一個實施例的 截面圖。
具體實施例方式在下面的詳細描述中，參考附圖，這些附圖構成了說明書的一部分，在這些圖中借 助圖示示出了可以實施本發(fā)明的特定實施例。在這方面，方向性的術語，例如“頂部”、“底 部”、“前”、“后”、“前面”、“后面”等等，是參考所描述的圖的方向來使用的。由于本發(fā)明的 實施例的部件可以以許多不同的取向定位，因此方向性的術語僅用于說明的目的，并且決 不是用于限制。應當理解也可以利用其它實施例，并且可以在不脫離本發(fā)明的范圍的情況 下做出結構或邏輯改變。因此，下面的詳細描述不是在限制的意義上進行的，并且本發(fā)明的 范圍將由所附權利要求來限定。要理解到，本文描述的各種實施例的特征可彼此組合，除非另外明確指出。這個說明書中所采用的術語“耦合”和/或“電耦合”不打算指這些元件必須直接 耦合在一起；在“耦合”或“電耦合”的元件之間可提供中間元件。下面描述包含半導體芯片的器件。半導體芯片可具有不同類型，可通過不同技術 制造，并且可包含例如集成電、光電或機電電路或無源電路(passive)。集成電路例如可被 設計成邏輯集成電路、模擬集成電路、混合信號集成電路、功率集成電路、存儲電路或集成 無源電路。而且，半導體芯片可配置為MEMS (微機電系統(tǒng))，并可包含微機械結構，諸如橋、 隔膜或舌形結構。半導體芯片可配置為傳感器或致動器，例如壓力傳感器、加速傳感器、旋 轉傳感器、傳聲器等。半導體芯片可配置為天線和/或分立無源電路和/或芯片堆疊。嵌入 有這種功能元件的半導體芯片一般含有用于驅動這些功能元件或由這些功能元件所生成 的其它處理信號的電子電路。半導體芯片不需要由特定半導體材料(例如Si、SiC、SiGe, GaAs)制造，并且還可包含不是半導體的無機和/或有機材料，諸如分立無源電路、天線、絕 緣體、塑料或金屬。半導體芯片可具有接觸焊盤(或電極)，它們允許與包含在半導體芯片中的集成 電路進行電接觸。一個或多個金屬層可施加到半導體芯片的接觸焊盤?？捎萌魏纹谕膸?何形狀和任何期望的材料成分制造金屬層。金屬層例如可以是覆蓋一區(qū)域的層形式?？墒?用任何期望的金屬或金屬合金，例如鋁、鈦、金、銀、銅、鈀、鉬、鎳、鉻或鎳釩作為該材料。金 屬層不必是同質的或只由一種材料制造，換句話說，金屬層中含有的多種成分和濃度的材 料都是可能的。接觸焊盤可位于半導體芯片的活性主表面上，或半導體芯片的其它表面上。下面描述的器件包含可以是任何形狀和大小的外部接觸焊盤(或外部接觸元 件)。外部接觸焊盤可以從器件外部到達(或者焊料沉積物可放在外部接觸焊盤上)，并且由此可允許從器件外部與半導體芯片進行電接觸。而且，外部接觸焊盤可以是導熱的，并且 可用作用于耗散由半導體芯片所生成的熱的熱沉。外部接觸焊盤可由任何期望的導電材料 (例如金屬，諸如銅、鋁、鎳或金，金屬合金或導電有機材料)構成。焊料材料，諸如焊球或焊 塊，可沉積在外部接觸焊盤上。兩個或更多金屬層可放在半導體芯片上。金屬層可在半導體芯片上橫向延伸或在 被布置在半導體芯片與金屬層(諸如介電層)之間的其它層上橫向延伸。一個或多個金屬 層可部分位于半導體芯片輪廓外部。還可規(guī)定，一個或多個金屬層不位于半導體芯片輪廓 外部，意味著這些金屬層位于半導體輪廓之內。金屬層例如可用于產生重新分布層。金屬層 可用作布線層以從器件外部與半導體芯片進行電接觸和/或與包含在器件中的其它半導 體芯片和/或部件進行電接觸。金屬層可將半導體芯片的接觸焊盤耦合到外部接觸焊盤。 金屬層還可具有其它功能，例如它們可用作接地層或電屏蔽層?？捎萌魏纹谕膸缀涡螤?和任何期望的材料成分制造金屬層。例如，金屬層可以被結構化，并且可具有導體線(或導 體跡線)的形狀，而且可以是覆蓋區(qū)域的層的形式?？墒褂萌魏纹谕慕饘?例如鋁、鎳、 鈀、鈦、鈦鎢、銀、錫、金或銅)或金屬合金來作為該材料。金屬層不必是同質的或只由一種 材料制造，換句話說，金屬層中含有的多種成分和濃度的材料都是可能的。而且，金屬層可 布置在電絕緣層之上或之下或之間。金屬層可具有不同的厚度。例如，鄰近半導體芯片的 金屬層可具有比放在這個金屬層上的其中至少一個金屬層小的厚度。半導體芯片或半導體芯片的至少多個部分可覆蓋有封裝材料。封裝材料可以是電 絕緣的，并且可以是任何適當?shù)挠操|塑料(duroplastic)、熱塑或熱固材料或層壓材料(預 浸料(pr印reg))并可包含填充材料。可采用多種技術用電絕緣材料覆蓋半導體芯片，例如 壓縮成型、注入成型、粉末成型、液體成型或層壓?？墒褂梅庋b材料制作扇出型包裝。在扇出型包裝中，至少其中一些外部接觸焊盤 和/或將半導體芯片連接到外部接觸焊盤的金屬層橫向位于半導體芯片輪廓外部或至少 與半導體芯片的輪廓相交。由此，在扇出型包裝中，半導體芯片的包裝的周圍外側部分通常 (附加地)用于將包裝電結合到外部應用，諸如應用板等。包圍半導體芯片的包裝的這個外 側部分有效地擴大了包裝的與半導體芯片的占位面積相關的接觸區(qū)域，由此鑒于相對于隨 后處理(例如第二級組裝)的包裝焊盤大小和節(jié)距，導致約束放松。圖1示意性示出了器件100的一個實施例的截面。器件100包含半導體芯片10、 在半導體芯片10上橫向延伸的第一金屬層11、在第一金屬層11上橫向延伸的介電層12和 在介電層12上橫向延伸的第二金屬層13。第一金屬層11具有厚度Cl1，并且第二金屬層13 具有厚度d2。厚度d2至少是厚度Cl1的四倍。圖2A到2D示意性示出了制作器件200的方法的一個實施例。圖2D中示出了通 過該方法獲得的器件200的截面。首先，提供半導體芯片10 (見圖2A)。第一金屬層11放 在半導體芯片10上(見圖2B)。第一金屬層11具有厚度屯。介電層12放在第一金屬層 11上(見圖2C)，并且第二金屬層13放在介電層12上(見圖2D)。第二金屬層13的厚度 d2至少是厚度Cl1的四倍。圖3A到3S示意性示出了用于制作器件300的方法的一個實施例，圖3S中示出了 器件300的截面。器件300是器件100和200的實施方式。下面描述的器件300的細節(jié)因 此可同樣應用于器件100和200。而且，圖3A到3S中示出的方法是圖2A到2D中示出的方法的實施方式。下面描述的產生方法的細節(jié)因此可同樣應用于圖2A到2D的方法。為了制造器件300，提供載體20，如圖3A中所示出的。載體20可以是由剛性材料 (例如金屬，諸如鎳、鋼或不銹鋼，層壓材料，薄膜或材料堆疊)制成的板。載體20可具有器 件300的部件可放在其上的至少一個平表面。載體20的形狀不限于任何幾何形狀，例如， 載體20可以是圓形或方形的。載體20可具有任何適當?shù)拇笮　Ｕ辰Y帶21，例如雙面粘性帶，可層壓在載體20的表面上，如圖:3B中所示出的。粘 結帶21層壓在其上的載體20的表面是器件300的部件隨后放在其上的表面。如圖3C中所示出的，第一半導體I0和第二半導體芯片22以及可能另外的半導體 芯片放在載體20上。半導體芯片10和22可固定在粘結帶21上。為了將半導體芯片10 和22附連到載體20上，在一個實施例中可以使用其它種類的附連材料。半導體芯片10和 22以及另外的半導體芯片可布置成陣列(圖3C中僅示出了其中兩個半導體芯片)。當半導體芯片10和22已經處于晶片結合時，半導體芯片10和22以較大的間距 重新定位在載體20上。半導體芯片10和22可能已經制造在同一半導體晶片上，但是在一 個實施例中可能已經制造在不同晶片上。而且，半導體芯片10和22在物理上可以相同，但 是也可包含不同的集成電路和/或表示其它部件。在半導體芯片10和22放在載體20上 之前，例如可通過將它們的背面研磨降至范圍從30到300 μ m的厚度來使它們變薄。半導 體芯片10的功能和尺度可不同于半導體芯片22的功能和尺度，然而半導體芯片10和22 也可具有相同的功能和尺度。半導體芯片10和22具有活性主表面23，并且可布置在載體20上，其中它們的活 性主表面23面對載體20。半導體芯片10和22可具有位于它們的活性主表面23上的接觸 焊盤M。嵌入半導體芯片10和22中的集成電路可經接觸焊盤M被電接近。接觸焊盤對 可由金屬(例如鋁或銅)制成。在半導體芯片10和22已經安裝在載體20上之后，它們通過電絕緣封裝材料 25(例如模制材料(mold material))封裝，由此形成電絕緣材料層25，如圖3D中所示出 的。例如，電絕緣材料25可以是硬質塑料或熱固模制材料。半導體芯片10與22之間的間 隙還填充有模制材料25，使得模制材料25覆蓋半導體芯片10和22的側表面。模制材料 25可基于環(huán)氧樹脂材料，并且可包含由小顆粒玻璃(SiO2)或其它電絕緣礦物填充材料(如 AL2O3)或有機填充材料構成的填充材料。作為模制材料的備選，可使用另一種材料(例如聚合物材料)作為電絕緣材料25 以封裝半導體芯片10和22。聚合物材料25可具有電絕緣箔或薄片的形狀，其層壓在半導 體芯片10和22以及載體20之上?？墒┘訜岷蛪毫_適合于將聚合物箔或薄片25附連到 底層結構的時間。半導體芯片10與22之間的間隙還填充有聚合物材料25。聚合物材料25 可以例如是預浸料(對于預浸漬纖維是短的)，其是纖維氈(fiber mat)(例如玻璃或碳纖 維)與樹脂(例如硬質塑料材料)的組合。通常使用預浸材料制造PCB (印刷電路板)。這 里可用作聚合物材料25的已知的預浸材料是FR-2、FR-3、FR-4、FR-5、FR-6、G-10、CEM-1、 CEM-2、CEM-3、CEM-4和CEM-5。預浸材料是雙級材料，它們當被施加在半導體芯片10和22 上并在熱處理期間硬化時是柔性的。對于預浸料的層壓，在PCB制造時可使用相同或類似 的工藝。覆蓋有電絕緣材料25的半導體芯片10和22從載體20釋放，并且粘結帶21從半導體芯片10和22以及電絕緣材料25剝離，如在圖3E中示出的。粘結帶21可具有熱釋放 屬性，這允許在熱處理期間去除粘結帶21。在適當?shù)臏囟葓?zhí)行從載體20去除粘結帶21，該 溫度取決于粘結帶21的熱釋放屬性，并且通常高于150°C。在釋放載體20和粘結帶21之后，半導體芯片10和22的活性主表面23以及電絕 緣材料25的下表面形成公共平面表面沈。如在下面所描述的，可將重新分布層施加到表面 26。在圖3E到3R中，以放大視圖示出了電絕緣層25、半導體芯片10和重新分布層的 一部分。在圖3E中，這部分由虛線指示。重新分布層可放在半導體芯片10、22和電絕緣材料25的公共平面表面沈上。為 此，介電層30可沉積在表面沈上，如圖3F中所示出的?？捎枚喾N方法制作介電層30。例如， 介電層30可由汽相或溶液沉積，或可層壓在表面沈上。而且，薄膜技術方法或標準PCB工 業(yè)工藝流程可用于施加介電層30。介電層30可由聚合物(諸如聚對二甲苯(parylene))、 光致抗蝕劑材料、酰亞胺(imide)、環(huán)氧樹脂、硬質塑料、硅酮、氮化硅或無機物、類陶瓷材料 (諸如硅酮-碳復合物)制作。介電層30的厚度可高達10 μ m或更高。為了與嵌入半導體芯片10和22中的集成電路進行電接觸，介電層30可在布置了 接觸焊盤M的區(qū)域開口，如圖3F中所示出的。介電層30中的開口 31例如可通過使用光 刻法和/或蝕刻法產生。也可以省略介電層30。在半導體芯片10和22的電極(在一個實施例中是背面電 極)到達半導體芯片10和22的側表面的情況下，介電層30可防止與重新分布層的金屬層短路。第一金屬層11放在介電層30上。第一金屬層11還覆蓋由介電層30中的開口 31暴露的接觸焊盤M。第一金屬層11的厚度Cl1可小于500nm或450nm或400nm或350nm 或300nm或250nm或200nm或150nm?？梢栽诘谝唤饘賹?1橫向延伸到表面26的區(qū)域中 測量第一金屬層11的厚度屯。厚度Cl1可以是在這個區(qū)域中測量的厚度值的均值，或者可 以是在這個區(qū)域中測量的厚度值的最大值。第一金屬層11例如可通過使用濺射、無電沉積 (electroless d印osition)、蒸發(fā)或任何其它適當?shù)募夹g沉積。濺射是一種由于高能粒子 (例如離子)對靶的轟擊而從固體靶材料噴射出小顆粒(例如原子)的工藝。無電沉積(也 稱為無電電鍍或化學電鍍或自動催化電鍍或非電流鍍(non-galvanic plating))涉及在表 面上從溶液沉積金屬顆粒，而無需使用外部電力。那意味著，含有金屬顆粒的溶液被施加到 涂覆有金屬的表面，并且金屬顆粒然后粘附到該表面，而無需向溶液和表面施加外部電壓。 蒸發(fā)涉及在真空中蒸發(fā)源材料。真空允許蒸汽顆粒直接穿過要覆蓋的表面，在此蒸汽顆粒 冷凝回固態(tài)。根據(jù)一個實施例，第一金屬層11可由一個堆疊在另一個之上的兩個薄金屬層構 成。首先，鈦、鈦鎢、鉻或任何其它適當?shù)慕饘倩蚪饘俸辖饘涌沙练e在暴露的接觸焊盤對和 介電層30的上表面上。在一個實施例中，這個層的厚度可小于lOOnm，并且在一個實施例 中約為50nm。這個層的功能可以促進另外的金屬層的粘合，并防止金屬顆粒擴散到半導體 芯片10和22中。另外的金屬層，例如銅層，可沉積在粘合促進劑(promoter)/擴散阻擋層 上。在一個實施例中，這個層的厚度可小于200nm，并且在一個實施例中約為150nm。這個 層的功能可以是提供足夠的電導率。粘合促進劑/擴散阻擋層以及提供電導率的層可通過使用濺射、無電沉積、蒸發(fā)或任何其它適當?shù)募夹g沉積?？刮g劑層33，例如光致抗蝕劑層，可旋涂在第一金屬層11的頂部上。通過暴露于 通過掩模的具有適當波長的光并隨后顯影，抗蝕劑層33被有選擇地去除，如在圖3H中所示 出的。代替旋涂、暴露于光和顯影，抗蝕劑層33還可通過使用印刷技術來沉積。第一金屬層11未覆蓋有抗蝕劑層33的部分可通過蝕刻工藝去除，由此產生結構 化的第一金屬層11，如在圖31中所示出的。如果第一金屬層11由多于一個金屬層(例如 粘合促進劑/擴散阻擋層和提供電導率的層)構成，則可能需要多于一個蝕刻步驟去除第 一金屬層11。隨后，通過使用適當?shù)娜軇﹦冸x掉蝕刻抗蝕劑層33，如圖3J中所示出的。介電層12可沉積在第一金屬層11的頂部上，并且其它層可沉積在表面沈上，并 且可在外部接觸焊盤隨后布置在其上并且半導體芯片10和22的接觸焊盤M所位于的、未 電耦合到第一金屬層11的區(qū)域中開口，如圖I中所示出的。介電層12可通過使用與上面 結合介電層30所述的相同或相似的材料及處理而產生。種子層36可沉積在介電層12的上表面和由介電層12中的開口 35暴露的底層 表面上，如圖3L所示出的。種子層36可由適當?shù)慕饘倩蚪饘俸辖鹬瞥?，并且可具有小?300nm的厚度。種子層36可通過使用上面結合第一金屬層11所描述的相似或相同的方法 來制造。例如，種子層36可由粘合促進劑/擴散阻擋層和提供電導率的層構成。而且，種 子層36可通過使用濺射、無電沉積、蒸發(fā)或任何其它適當?shù)募夹g來沉積。抗鍍層37，例如光致抗蝕劑層，可旋涂在種子層36的頂部上。通過暴露于通過掩 模的具有適當波長的光并隨后顯影，抗鍍層37被有選擇地去除，如在圖3M中所示出的。代 替旋涂、暴露于光和顯影，抗鍍層37還可通過使用印刷技術沉積。隨后，種子層36未覆蓋有抗鍍層37的部分可通過電流沉積(galvanic deposition)另外的金屬層38來加固，如在圖3N中所示出的。在金屬層38的電流沉積期 間，采用種子層36作為電極。銅或其它金屬或金屬合金可鍍在種子層36上未被掩蔽的區(qū) 域，并且至丨J期望的高度，其可大于2μπι或3μπι或4μπι或5μπι或6μπι或7μπι或8μπι或 9 μ m或10 μ m。而且，另一個金屬層，例如鎳層，可以被電流鍍(galvanically plate)在金 屬層38的頂部上以避免由隨后可被施加到重新分布層上的焊料沉積物而消耗金屬層38的 銅。在鍍了金屬層38之后，通過使用適當?shù)娜軇﹦冸x掉抗鍍層37，如圖30中所示出 的。種子層36未覆蓋有金屬層38的現(xiàn)在暴露的部分可通過一個或多個蝕刻步驟去除，由此 產生由種子層36和金屬層38構成的結構化的金屬層，如圖3P中所示出的。這個金屬層， 即，種子層36和沉積在種子層36上的金屬層38，被視為第二金屬層13(參見圖1和2D)。 第二金屬層13的厚度d2可大于4μπ 或5μπ 或6μπ 或7μπ 或8μπ 或9μπ 或ΙΟμ 。而 且，厚度d2可至少是第一金屬層11的厚度Cl1的4倍或5倍或6倍或7倍或8倍或9倍或 10倍?？稍诘诙饘賹?3橫向延伸到表面沈的區(qū)域中測量第二金屬層13的厚度d2。厚 度(12可以是在這個區(qū)域中測量的厚度值的均值，或者可以是在這個區(qū)域中測量的厚度值的 最大值。介電層39可沉積在第二金屬層13的頂部上，并且可在布置外部接觸焊盤40的區(qū) 域中開口，如在圖3Q中所示出的。介電層39可通過使用與上面結合介電層30所述的相同或類似的材料及處理步驟而產生和結構化。外部接觸焊盤40允許從器件300外部電接觸 半導體芯片10和22的接觸焊盤24。一些外部接觸焊盤40是直接耦合到接觸焊盤M的第 二金屬層13的暴露表面。其它外部接觸焊盤40經第一金屬層11耦合到接觸焊盤M。在 后一情況下，在外部接觸焊盤40的區(qū)域中沉積在第一金屬層11上的第二金屬層13具有凸 塊下金屬化的功能。具有厚度(12的凸塊下金屬化允許將焊球放在外部接觸焊盤40上。第 一金屬層11單獨可能具有太小而無法附連焊球的厚度。焊料沉積物41可放在外部接觸焊盤40上。焊料沉積物41可通過“球放置”而施 加到外部接觸焊盤40，其中由焊料材料構成的預成型球被施加到外部接觸焊盤40。作為 “球放置”的備選，例如可通過與焊膏一起使用模版印刷(stencil printing)，繼之以熱處 理工藝，來施加焊料沉積物41。焊料材料可由金屬合金形成，金屬合金例如可由如下材料構 成SnPb、SnAg, SnAgCu, SnAgCuNi、SnAu, SnCu 和 SnBi?？墒褂煤噶铣练e物 41 將器件 300 電耦合到其它部件，例如PCB。如在圖3S中所示出的，器件300(以及半導體芯片10和22)例如通過鋸割、切割、 研磨、蝕刻或激光束去除部分重新分布層和封裝材料25而彼此分開。通過上述方法制造的器件300是扇出型包裝。電絕緣材料25允許重新分布層延 伸到半導體芯片10和22的輪廓外。外部接觸焊盤40因此不需要布置在半導體芯片10或 22的輪廓內，而是可以分布在更大區(qū)域上。相比當所有外部接觸焊盤40都布置在半導體芯 片10和22的輪廓內時的情況，由于電絕緣層25的原因，可用于布置外部接觸焊盤40的增 大區(qū)域是指外部接觸焊盤40不僅能夠以彼此相距大距離布置，而且可布置的外部接觸焊 盤40的最大數(shù)量同樣存在增大。作為扇出型包裝的備選，還有可能使用上述方法制造扇入 型包裝。在第一金屬層11覆蓋有介電材料12的區(qū)域中，第一金屬層11的厚度Cl1比第二金 屬層13的厚度d2小得多。由于第一金屬層11的減小的厚度Cl1，制作成本降低了，并且制 造生產量增大了。第一金屬層11的減小的厚度還導致覆蓋第一金屬層11的介電層12的 減小的厚度，并由此暗示重新分布層的低拓撲(low topology)，這降低了制作包含多于一 個金屬層的重新分布層的努力。包含一個堆疊在另一個之上的兩個或更多金屬層的重新分 布層對于復雜半導體芯片(例如蜂窩電話的基帶芯片)來說是令人感興趣的?？梢砸?guī)定，第一金屬層11的導體線用于低功率線，而第二金屬層13的導體線用于 高功率或高導電線。而且，第一金屬層11還可包含電接地層或電屏蔽層。對本領域技術人員來說顯然的是，圖3S中示出的器件300及其上述制造僅用于作 為實施例，并且許多變化是可能的。例如，在相同器件300中可包含另外的半導體芯片或無 源電路。半導體芯片和無源電路在功能、大小、制造技術等上可有所不同。此外，可以規(guī)定， 第一金屬層11完全布置在半導體芯片10和22的輪廓之內，并且不延伸到這些輪廓之外。 在這種情況下，第一金屬層11例如可具有接地層的功能。而且，器件300可包含多于兩個金屬層，例如一個堆疊在另一個之上的3、4或5個 金屬層。在圖4中，示意地示出了器件400的截面，其非常類似于器件300，但包含三個金 屬層而不是兩個金屬層。器件400包含布置在第一金屬層11與第二金屬層13之間的第三 金屬層50。第三金屬層50可如上結合第一金屬層11所述的那樣被制作，并可具有類似于 第一金屬層11的厚度Cl1的厚度d3。例如，第三金屬層50的厚度d3可小于500nm或450nm或400nm或;350nm或300nm或250nm或200nm或150nm。而且，第二金屬層13的厚度d 2可至少是第三金屬層50的厚度d3的4倍或5倍或6倍或7倍或8倍或9倍或10倍。第 三金屬層50可覆蓋有介電層51，介電層51可類似于覆蓋第一金屬層11的介電層12。在放置焊料沉積物41的區(qū)域中，第一金屬層11可覆蓋有第三金屬層50和第二金 屬層13。在放置焊料沉積物41的區(qū)域中，第三金屬層50可覆蓋有第二金屬層13。圖4中示出的器件400包含兩個薄金屬層和放在兩個薄金屬層上的一個厚金屬 層。薄金屬層和厚金屬層的其它組合也是可能的，例如兩個厚金屬層可放在一個薄金屬層 上面。在另一個實施例中，一個或兩個薄金屬層可堆疊在一個或兩個厚金屬層上面，等等。圖5中示意性示出了器件300的另一變型。圖5中示出的器件500不包含使半導 體芯片10嵌入的封裝材料。因此，整個重新分布層放在半導體芯片10的輪廓內。器件500 是晶片級包裝(WLP)。術語“晶片級包裝”涉及已經在晶片級填充有隨后與PCB進行接觸所 需的外部接觸元件的具有活性主表面的半導體芯片。半導體芯片(管芯)僅在施加了重新 分布層和外部接觸元件之后被單體化(singulate)。在單體化之后，WLP可安裝在PCB上， 而無需有效進一步處理主表面。在一個實施例中，將WLP安裝在插入器或弓I線框上并用模 制材料或類似材料包裝各個WLP不再是必要的。WLP因此以小尺寸、小重量和低生產成本而 著稱。圖6示意地示出了系統(tǒng)600的截面。系統(tǒng)600包含電路板60(諸如PCB)以及安 裝在電路板60上的器件300。器件300的焊球41被焊接到電路板60的接觸焊盤61。此外，雖然本發(fā)明實施例的具體特征或方面已經僅相對于幾個實施方式之一公開 了，但是這種特征或實施例可與其它實施方式的一個或多個其它特征或實施例組合，這對 于任何給定或具體應用可能是期望的和有利的。而且，就在詳細說明或權利要求書中使用 術語“包含”、“具有”、“有”或它們的其它變型來說，這種術語以類似于術語“包括”的方式 包含其中。而且，應該理解，本發(fā)明的實施例可用分立電路、部分集成電路或完全集成電路 或編程裝置來實現(xiàn)。還有，術語“示范性”僅表示為示例，而不是最佳或最優(yōu)的。還要認識 到，為了簡化和便于理解的目的，本文描繪的特征和/或元件相對于另一個用具體尺度示 出，并且實際的尺度可能大大不同于本文示出的。盡管在這里已經示出并描述了具體的實施例，但本領域技術人員將意識到多種改 變和/或等價實施方式可以替代示出和描述的具體實施例而不脫離本發(fā)明的范圍。本申請 旨在覆蓋在這里討論的具體實施例的任何改編或變型。因此，本發(fā)明旨在僅由權利要求及 其等價物來限制。
權利要求
1.一種器件，包括 半導體芯片；第一金屬層，在所述半導體芯片上橫向延伸，第一金屬層具有第一厚度； 介電層，橫向延伸第一金屬層；以及第二金屬層，在所述介電層上橫向延伸，第二金屬層具有至少是第一厚度四倍的第二 厚度。
2.如權利要求1所述的器件，其中第一厚度小于300nm。
3.如權利要求1所述的器件，其中第二厚度大于4μ m。
4.如權利要求1所述的器件，其中至少一個第一外部接觸焊盤被施加到第一金屬層。
5.如權利要求4所述的器件，其中所述至少一個第一外部接觸焊盤具有至少是第一厚 度四倍的厚度。
6.如權利要求4所述的器件，其中所述至少一個第一外部接觸焊盤具有大于5μ m的厚度。
7.如權利要求4所述的器件，其中第一焊料沉積物被施加到所述至少一個第一外部接觸焊盤。
8.如權利要求7所述的器件，其中第二焊料沉積物被施加到第二金屬層。
9.如權利要求1所述的器件，其中所述半導體芯片包括與第一金屬層直接接觸的第一 接觸焊盤。
10.如權利要求1所述的器件，其中所述半導體芯片包括與第二金屬層直接接觸的第二接觸焊盤。
11.如權利要求1所述的器件，其中所述半導體芯片被嵌入在封裝材料中，并且第一金 屬層在所述半導體芯片和所述封裝材料上橫向延伸。
12.—種器件，包括 半導體芯片；第一金屬層，在所述半導體芯片上橫向延伸，第一金屬層具有小于300nm的第一厚度； 介電層，在第一金屬層上橫向延伸；以及第二金屬層，在所述介電層上橫向延伸，第二金屬層具有大于4μ m的第二厚度。
13.一種器件，包括 半導體芯片；封裝材料，使所述半導體芯片嵌入；第一金屬層，在所述半導體芯片和所述封裝材料上橫向延伸，第一金屬層具有第一厚度；介電層，在第一金屬層上橫向延伸；以及第二金屬層，在所述介電層上橫向延伸，第二金屬層具有至少是第一厚度四倍的第二 厚度。
14.一種方法，包括 提供第一半導體芯片；將第一金屬層放在第一半導體芯片上，第一金屬層具有第一厚度； 將介電層放在第一金屬層上；以及將第二金屬層放在所述介電層上，第二金屬層具有至少是第一厚度四倍的第二厚度。
15.如權利要求14所述的方法，其中第一厚度小于300nm。
16.如權利要求14所述的方法，其中第二厚度大于4μ m。
17.如權利要求14所述的方法，其中通過使用濺射、蒸發(fā)和無電沉積之一來產生第一金屬層。
18.如權利要求14所述的方法，其中通過使用電流沉積來產生第二金屬層。
19.如權利要求14所述的方法，其中第二金屬層的第一部分被直接放在第一金屬層上。
20.如權利要求19所述的方法，其中焊料材料被沉積在第二金屬層的第一部分上。
21.如權利要求14所述的方法，其中在將第一金屬層放在第一半導體芯片上之前，第 一半導體芯片和第二半導體芯片被嵌入封裝材料中。
22.如權利要求21所述的方法，其中第一金屬層放在所述封裝材料上。
23.如權利要求21所述的方法，其中通過在放置第二金屬層之后部分地去除所述封裝 材料來將第一和第二半導體芯片彼此分開。
24.一種方法，包括 提供半導體芯片；通過使用濺射、蒸發(fā)和無電沉積之一將第一金屬層沉積在所述半導體芯片上； 將介電層直接沉積在第一金屬層上；以及 通過使用電流沉積將第二金屬層沉積在所述介電層上。
25.如權利要求M所述的方法，其中第一金屬層具有第一厚度，并且第二金屬層具有 至少是第一厚度四倍的第二厚度。
全文摘要
本發(fā)明涉及器件及制造方法。描述給出了一種器件，包含半導體芯片、在半導體芯片上橫向延伸的第一金屬層，第一金屬層具有第一厚度。介電層在第一金屬層上橫向延伸，并且第二金屬層在介電層上橫向延伸，第二金屬層具有至少是第一厚度四倍的第二厚度。
文檔編號H01L21/60GK102054812SQ201010287599
公開日2011年5月11日 申請日期2010年9月17日 優(yōu)先權日2009年9月18日
發(fā)明者A·巴爾, T·邁耶 申請人:英飛凌科技股份有限公司