專利名稱：半導(dǎo)體元件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有升高結(jié)構(gòu)(elevated structure)的半導(dǎo)體元件及其制作方法。
背景技術(shù)：
隨著半導(dǎo)體元件的集成程度(degree of integration)的增加，集成電路中的尺 寸與線寬持續(xù)地縮小化。因此，半導(dǎo)體元件的制造變得更為復(fù)雜與嚴(yán)苛。例如，當(dāng)進(jìn)行光刻 工藝以圖案化晶片上的電路時(shí)，對(duì)不準(zhǔn)(misalignment)的機(jī)率會(huì)因尺寸的縮小而增加，因 而可能形成出不想要的圖案。圖1顯示半導(dǎo)體元件100。半導(dǎo)體元件100包括基底110、多晶硅柵極120、間隙 壁125、硅化層121、及介電層150。當(dāng)間隙壁125的高度等于或低于柵極120時(shí)，硅化層 121常具有蘑菇形狀(mushroom shape)，并可突出于柵極120的邊界，如圖1所繪。因此， 由于在源極/漏極區(qū)115上形成接觸開口的光刻工藝期間發(fā)生對(duì)不準(zhǔn)，源極/漏極區(qū)115 上的接觸金屬160(例如是鎢或銅)可能于位置1 通過硅化物層121而與柵極120形成 短路。柵極120與源極/漏極區(qū)接點(diǎn)(例如，接觸金屬160)之間的這種短路增加缺陷單 元的數(shù)量。另外，這樣的短路增加制作總成本，因需重工以修復(fù)這些具有缺陷的單元，并消 耗額外的材料，例如光致抗蝕劑與化學(xué)溶劑。短路問題因硅化層121(其用以增加?xùn)艠O120 的導(dǎo)電度)而更為嚴(yán)重，因硅化層121傾向向外突出至間隙壁125的頂部，并當(dāng)光刻對(duì)不準(zhǔn) (photolithographic misalignment)發(fā)生時(shí)，與接觸金屬160形成不想要的短路。柵極120 也可為金屬柵極，在此情形下，金屬柵極120上不形成有硅化層。然而，若發(fā)生光刻對(duì)不準(zhǔn)， 也很可能發(fā)生短路。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)的問題，本發(fā)明一實(shí)施例提供一種半導(dǎo)體元件，包括一半導(dǎo)體 基底；一柵極堆疊，位于該半導(dǎo)體基底之上，該柵極堆疊包括一柵極介電層及一柵極電極； 一間隙壁，形成于該柵極堆疊的側(cè)壁上，其中該間隙壁的一頂表面高于該柵極堆疊的一頂 表面；以及一保護(hù)層，位于該柵極堆疊之上，且至少部分填充由位于該柵極堆疊的該頂表面 上的該間隙壁所圍繞的一空間。本發(fā)明一實(shí)施例提供一種半導(dǎo)體元件的制造方法，包括于一半導(dǎo)體基底的一頂 表面中的一有源區(qū)上形成一柵極堆疊；于該柵極堆疊的側(cè)壁上形成一間隙壁；移除該柵極 堆疊的一頂部部分以使該間隙壁的一頂表面高于一最終柵極堆疊的一頂表面，其中該最終 柵極堆疊為移除該頂部部分后的該柵極堆疊；以及于該最終柵極堆疊上形成一保護(hù)層以至 少部分填充由位于該最終柵極堆疊的該頂表面上的該間隙壁所圍繞的一空間。本發(fā)明一實(shí)施例提供一種半導(dǎo)體元件，包括一半導(dǎo)體基底，該半導(dǎo)體基底的一頂 表面上具有至少一有源區(qū)；一柵極堆疊，形成于該有源區(qū)上，該有源區(qū)還包括緊鄰該柵極堆 疊的源極/漏極區(qū)；一間隙壁，形成于該柵極堆疊的側(cè)壁上；一升高接觸結(jié)構(gòu)，自該源極/ 漏極區(qū)向上延伸，該升高接觸結(jié)構(gòu)具有一頂表面，高于該柵極堆疊的一頂表面；以及一保護(hù)層，位于該柵極堆疊及該間隙壁之上，且至少部分填充形成于該升高接觸結(jié)構(gòu)與該柵極堆 疊的該頂表面之間的一空間。本發(fā)明一實(shí)施例提供一種半導(dǎo)體元件的制造方法，該半導(dǎo)體元件形成自一柵極置 換結(jié)構(gòu)，該柵極置換結(jié)構(gòu)包括位于一半導(dǎo)體基底的一頂表面上的一有源區(qū)上的一柵極堆 疊、位于該柵極堆疊的側(cè)壁上的一間隙壁、以及位于該基底上且圍繞該柵極堆疊與該間隙 壁的一介電層，該有源區(qū)還包括緊鄰該柵極堆疊的源極/漏極區(qū)，該方法包括于該半導(dǎo)體 基底的該頂表面上的該源極/漏極區(qū)上的該介電層中形成一接觸開口 ；于該接觸開口中填 充一導(dǎo)電材料；于填充于該接觸開口中的該導(dǎo)電材料上形成一導(dǎo)電升高結(jié)構(gòu)，使該導(dǎo)電升 高結(jié)構(gòu)的一頂表面高于該柵極堆疊的一頂表面；以及于該柵極堆疊及該間隙壁上形成一保 護(hù)層以至少部分填充形成于該導(dǎo)電升高結(jié)構(gòu)的該頂表面與該柵極堆疊的該頂表面之間的 一空間。在本發(fā)明中，即使是當(dāng)對(duì)不準(zhǔn)發(fā)生時(shí)，短路問題仍可避免，因而增加所生產(chǎn)的半導(dǎo) 體元件的整體合格率。另外，根據(jù)本發(fā)明而制造的半導(dǎo)體元件具有更高的可靠度，這是因?yàn)?具有缺陷的單元的形成已顯著地減少。


圖1顯示一半導(dǎo)體元件的剖面圖。
圖2A--圖2E顯示根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體元件的工藝剖面圖。
圖3A--圖3D顯示根據(jù)本發(fā)明另一實(shí)施例的半導(dǎo)體元件的工藝剖面圖
圖4A--圖4E顯示根據(jù)本發(fā)明又一實(shí)施例的半導(dǎo)體元件的工藝剖面圖
圖5顯示圖2A-圖2E中所示的工藝的方法流程圖。
圖6顯示圖4A-圖4E中所示的工藝的方法流程圖。
其中，附圖標(biāo)記說明如下
100 〃半導(dǎo)體元件；
110 〃基底；
115 〃源極/漏極區(qū)；
120 〃柵極；
121 〃硅化層；
125 叫旬隙壁；
129 〃位置；
150 〃介電層；
160 〃接觸金屬；
200 〃半導(dǎo)體元件；
210 〃基底；
220.220a.320 柵極堆疊；
223 〃柵極介電層；
225、22fe 柵極電極；
230、230a 間隙壁；
240 〃保護(hù)層；
250、450 介電層；260 接觸洞；267a,267b 底部部分；287 有源區(qū)；293 硅化區(qū)；296 虛置層；297,397a,397b 襯層；298,299,410 源極 / 漏極區(qū)；327 虛置柵極；3 硬掩模；400 半導(dǎo)體元件；455 接觸開口；460 接觸金屬；470 升高結(jié)構(gòu)；S510、S520、S530、S540、S610、S620、S630、S640、S650、S660 步驟。
具體實(shí)施例方式以下，將詳細(xì)討論本發(fā)明實(shí)施例的形成與使用方式。然而應(yīng)注意的是，實(shí)施例提供 許多可應(yīng)用于廣泛應(yīng)用面的發(fā)明特點(diǎn)。所討論的特定實(shí)施例僅為舉例說明制作與使用本發(fā) 明實(shí)施例的特定方式，不可用以限制本發(fā)明實(shí)施例的范圍。另外，當(dāng)述及一第一材料層位于 一第二材料層上或之上時(shí)，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他 材料層的情形。圖2A-圖2E顯示根據(jù)本發(fā)明一或更多實(shí)施例的半導(dǎo)體元件200的工藝剖面圖。圖 5顯示圖2A-圖2E中所示的工藝的方法流程圖。工藝細(xì)節(jié)將參照?qǐng)D2A-圖2E及圖5作說 明。在步驟S510中(圖5)，于基底210上形成柵極堆疊220?；?10例如為硅基 底?；蛘?，基底210可包括鍺(Ge)、硅鍺(SiGe)、砷化鎵、或其他適合的半導(dǎo)體材料。另外， 可于基底210中形成淺溝槽絕緣(STI)區(qū)(未顯示)以隔離基底210中的有源區(qū)(active regions)。隔離結(jié)構(gòu)(例如，淺溝槽絕緣區(qū))可由氧化硅、氮化硅、氮氧化硅、摻氟硅酸 鹽(fluoride-doped silicate)、及/或任何其他低介電常數(shù)材料所制成?；?10可還 包括其他結(jié)構(gòu)或特征，例如各種摻雜區(qū)、埋藏層(buried layer)、及/或外延層(印itaxy layer)。此外，基底210可為絕緣層上覆半導(dǎo)體，例如是絕緣層上覆硅(SOI)。在其他例子 中，基底210可包括摻雜外延層、梯度半導(dǎo)體層(gradient semiconductor layer)、及/或 可還包括覆蓋于不同類型的半導(dǎo)體層上的半導(dǎo)體層，例如硅鍺層上覆硅層。形成于基底210上的柵極堆疊220包括柵極介電層223 (其可包括高介電常數(shù) 介電層)、界面層(interfacial layer)、及/或前述的組合。在一或更多實(shí)施例中，高 介電常數(shù)材料層包括在柵極介電層223中，其例如由氮化硅、氮氧化硅、氧化鉿、氧化硅 鉿(HfSiO)、氮氧化硅鉿、氧化鉭鉿(HfTaO)、氧化鈦鉿(HfTiO)、氧化鋯鉿(Hf7r0)、金 屬氧化物、金屬氮化物、金屬硅酸鹽(metal silicates)、過渡金屬氧化物(transitionmetal-oxides)、過渡金屬氮化物、過渡金屬硅酸鹽、金屬氮氧化物、金屬鋁酸鹽(metal aluminates)、鋯硅酸鹽(zirconium silicate)、鋯鋁酸鹽、氧化鋯、氧化鈦、氧化鋁、氧化 鋯-氧化鋁合金(HfO2-Al2O3aIloy)、其他適合的高介電常數(shù)材料、及/或前述的組合所形 成。高介電常數(shù)介電層的厚度例如介于約5 A至約40 A的范圍之內(nèi)。在一些實(shí)施例中，柵極介電層223也可包括界面層(未顯示)以減少柵極介電層 223與基底210之間的傷害。界面層例如包括氧化硅，其形成于基底210上并具有約5 A至 約10人的厚度。柵極介電層223可借由原子層沉積(ALD)或其他適合的技術(shù)而形成于界 面層上。柵極堆疊220還包括形成于柵極介電層223上的柵極電極225。柵極電極225的 厚度例如介于約10入至約1000 A之間。柵極電極225可由多晶硅及/或金屬形成。在一 或更多實(shí)施例中，柵極電極 225 可包括 Al、AlTi、Ti、TiN, TaN, Ta、TaC, TaSiN, W、WN、MoN、 及/或其他適合的導(dǎo)電材料。柵極電極225可借由化學(xué)氣相沉積、物理氣相沉積、濺鍍、電 鍍、原子層沉積、及/或其他適合的工藝而形成。如圖2A所示，柵極堆疊220可例如借由光刻工藝而圖案化。具體來說，例如借由 旋轉(zhuǎn)涂布法將光致抗蝕劑層(未顯示)沉積于用以形成柵極堆疊220的材料層上，光致抗 蝕劑層用以形成預(yù)期的柵極堆疊220的圖案，例如借由曝光、顯影、干燥、蝕刻、及其他適合 的工藝。在一或更多實(shí)施例中，進(jìn)行蝕刻工藝以移除除了顯示于圖2A中的柵極堆疊220的 預(yù)期圖案以外的材料層。若有需要，這樣的蝕刻工藝可進(jìn)行多次。然而，柵極的圖案化不限 于使用干式光刻工藝，而可借由浸潤(rùn)式光刻(immersion lithography)、電子束光刻、或其 他適合的工藝而進(jìn)行。因此，可獲得如圖2A所示的柵極堆疊圖案。在一或更多實(shí)施例中，可進(jìn)一步于柵極堆疊220之上形成硬掩模(未顯示)。硬掩 模可包括氮化硅、氮氧化硅、碳化硅、或其他適合的材料。硬掩模可借由沉積工藝或任何適 合的方法而形成，并可用作圖案化柵極堆疊220時(shí)的掩模。請(qǐng)參照?qǐng)D2B及圖5，于柵極堆疊220的側(cè)壁上形成間隙壁230，如步驟S520。間隙 壁230例如為介電材料，其不具有或僅具有預(yù)定數(shù)量的雜質(zhì)于其中。在一或更多實(shí)施例中， 間隙壁230可由氮化硅所形成。間隙壁230的其他例子包括氮氧化物。在其他實(shí)施例中， 間隙壁230為碳化硅。并且，間隙壁230可包含雜質(zhì)或摻雜物，例如硼、碳、氟、或前述的組合。間隙壁230可借由使用適合的方法而形成。首先，于柵極堆疊220及基底210 上沉積用以形成間隙壁230的材料層，例如可借由等離子體輔助化學(xué)氣相沉積(PECVD)、 低壓化學(xué)氣相沉積(LPCVD)、次大氣壓化學(xué)氣相沉積(sub-atmospheric chemical vapor deposition, SACVD)、原子層沉積(ALD)、及其相似方法而形成?？蓪⒂靡孕纬砷g隙壁230的 材料層形成為具有任何適合的厚度，例如介于約50 A至約400 A之間。另外，將所沉積用以形成間隙壁230的材料層圖案化以形成與柵極堆疊220的側(cè) 壁接觸或緊鄰的間隙壁230。圖案化可借由適合的技術(shù)進(jìn)行，例如濕式蝕刻工藝、干式蝕刻 工藝、或前述的組合。在一或更多實(shí)施例中，形成間隙壁230的圖案化工藝是借由各向異性 干式蝕刻工藝而進(jìn)行。在蝕刻工藝之后所留下的用以形成間隙壁230的沉積材料層因而形 成了間隙壁230，如圖2B所示。雖然圖2B于柵極堆疊220的側(cè)壁上僅顯示單層的間隙壁，若有需要，可借由適合的技術(shù)形成多層的間隙壁/襯層(spacers/liners)。例如，可緊鄰間隙壁230而形成第二 間隙壁(未顯示)以保護(hù)間隙壁230免于受到后續(xù)的濕式蝕刻及/或清洗工藝的影響，或 可重新建立可能于后續(xù)工藝中受損的間隙壁。所述額外的間隙壁(未顯示)可由氮化硅、 氮氧化物、碳化硅、或前述的組合而形成。額外的間隙壁可使用常用的技術(shù)而形成，例如等 離子體輔助化學(xué)氣相沉積、低壓化學(xué)氣相沉積、次大氣壓化學(xué)氣相沉積、原子層沉積、及其 相似工藝。并且，可于形成間隙壁230之前，將襯層297 (僅顯示于圖2B，并為簡(jiǎn)化附圖而于其 他附圖中省略)形成于柵極堆疊220與后續(xù)形成的間隙壁230之間以避免柵極堆疊220露 出，并保護(hù)柵極堆疊220免于在后續(xù)工藝期間受到傷害或損失。這樣的襯層可例如由氧化 硅、氮氧化物、氮化硅、氮化硼硅(silicon boron nitride)、或氮化硼而形成。襯層四7的 厚度例如介于約15 A至約100 A之間。在以上的敘述中，柵極電極225是于間隙壁230形成之前形成，即依照?qǐng)D2A-圖2B 所示的順序，為所知的先柵極工藝(gate-first process) 0在另一實(shí)施例中，采柵極最后 工藝(gate-last process)，進(jìn)行相同或相似于先柵極工藝的步驟以形成虛置柵極(dummy gate)，例如虛置多晶硅，及間隙壁230(以圖2A-圖2B所示的順序)。之后，以適合的金屬 或?qū)щ姴牧先〈撝脰艠O以獲得柵極電極225。另外，可使用柵極堆疊220及間隙壁230為掩模，于基底210的有源區(qū)(active area) 287中形成源極/漏極區(qū)298及四9。因此，有源區(qū)287包括柵極堆疊220及緊鄰柵 極堆疊220的源極/漏極區(qū)298及四9。例如，源極/漏極區(qū)298及四9的形成可借由進(jìn) 行離子注入或擴(kuò)散工藝而達(dá)成。取決于半導(dǎo)體元件的形式，源極/漏極區(qū)可摻雜以P型摻 雜物(例如硼、或Big、η型摻雜物(例如磷或砷)、及/或前述的組合。此外，雖為簡(jiǎn)潔而 省略于此，可在形成間隙壁230之前，于基底210中形成輕摻雜源極/漏極(LDD)區(qū)(未顯 示)。輕摻雜源極/漏極區(qū)可借由一或更多的注入工藝而形成于基底210中，例如是離子注 入工藝。圖2Β顯示源極/漏極區(qū)298及四9，其形成是下列步驟的結(jié)果。在第一步驟的離 子注入中，使用較薄的間隙壁(未顯示)為掩模，并于第二步驟中，移除并重新將較薄的間 隙壁建構(gòu)為較厚的間隙壁(標(biāo)記為230)。較厚間隙壁230部分覆蓋于先前所形成的源極/ 漏極區(qū)四8、299之上。然而，不排除其他在此所討論的配置方式。請(qǐng)參照?qǐng)D2C及圖5，進(jìn)行柵極堆疊220的頂部部分的移除(步驟S530)。此移除工 藝可選擇性地使柵極電極225的頂部部分凹下，而使最終的柵極電極22 的頂表面低于間 隙壁230的頂表面一預(yù)定距離。柵極電極22 的頂表面與間隙壁230的頂表面之間的距 離可取決于適于避免柵極電極22 與將形成的源極/漏極接點(diǎn)之間發(fā)生短路的長(zhǎng)度。在 一或更多實(shí)施例中，該距離可例如為約20納米或更多。移除步驟S530可例如以干式蝕刻工藝進(jìn)行。在一或更多實(shí)施例中，在使柵極堆疊 220下凹的工藝之前，可于源極/漏極區(qū)觀9、299上形成虛置層(dummy layer) 296以保護(hù) 源極/漏極區(qū)觀9、299免受蝕刻工藝影響。這樣的虛置層296在一或更多實(shí)施例中為一介 電層，在此也稱為“虛置層間介電層(dU_y ILD) ”，并可包括(但不限于)氧化硅、氮化硅、 氮氧化硅、旋轉(zhuǎn)涂布玻璃(spin-on glass)、氟化氧化硅玻璃(FSG)、摻碳氧化硅、聚亞酰胺 (polyimide)、其他適合的介電材料、及/或前述的組合。在一些實(shí)施例中，虛置層296為光致抗蝕劑層。虛置層296可具有適合的厚度，例如約4000 A。接著，可以化學(xué)機(jī)械研磨(CMP) 將虛置層296平坦化直至柵極堆疊220的頂表面露出。最終結(jié)構(gòu)在一或更多實(shí)施例中稱為 置換柵極結(jié)構(gòu)(!^placement gate structure) 0在使柵極堆疊220下凹以形成柵極堆疊 220a之后，以任何適合的工藝移除虛置層四6，例如借由干式蝕刻工藝。之后，根據(jù)一或更多實(shí)施例，可進(jìn)行硅化工藝(例如，自對(duì)準(zhǔn)硅化)或任何適合的 方法以于柵極電極22 及/或源極/漏極區(qū)四8、四9的頂表面提供硅化區(qū)以作為接點(diǎn)結(jié) 構(gòu)(contact feature)。例如，于露出的柵極電極22 及/或源極/漏極區(qū)四8、299之上 毯覆式沉積金屬層(未顯示)，并接著進(jìn)行退火步驟以于柵極電極22 及/或源極/漏極 區(qū)四8、299之上形成金屬硅化層(在圖2C中僅顯示位于柵極電極22 上的硅化區(qū)四3)。 接著，例如借由濕式化學(xué)蝕刻移除任何未反應(yīng)的金屬。既然柵極電極22 局限于間隙壁 230所定義的邊界之中，硅化區(qū)293也局限于這樣的邊界之中，并避免突出至間隙壁230的 頂部，與圖1所示的結(jié)構(gòu)不同。請(qǐng)參照?qǐng)D2D及圖5，于柵極電極22fe、間隙壁230、及基底210上沉積保護(hù)層 (protection layer) M0，于步驟S540。具體而言，保護(hù)層240是形成在由間隙壁230與柵 極電極22 所界定的凹陷之中。在一或更多實(shí)施例中，保護(hù)層240可為蝕刻停止層(ESL)， 其例如由氮化硅、氮氧化硅、氧化硅、及/或其他具有適當(dāng)高含量硅的適合的材料所形成。 在一實(shí)施例中，保護(hù)層240為包括氮化硅的蝕刻停止層。保護(hù)層MO由任何適合的工藝沉 積，包括化學(xué)氣相沉積工藝，并使其具有足夠的厚度以保護(hù)柵極電極22 免于接觸或暴露 于對(duì)不準(zhǔn)的接觸洞。在一實(shí)施例中，保護(hù)層240具有約200 A的厚度。在一或更多實(shí)施例 中，保護(hù)層MOl沉積成在柵極電極22 上的厚度大于在源極/漏極區(qū)四8、299上的厚度。在步驟S540之后，進(jìn)行制造半導(dǎo)體元件的進(jìn)一步步驟，包括層間介電層沉積、接 觸洞的形成、及內(nèi)連線的形成。例如，請(qǐng)參照?qǐng)D2E，于圖2D的結(jié)構(gòu)上形成介電層250(例如， 層間介電層)，并接著(選擇性)借由化學(xué)機(jī)械研磨工藝將其平坦化。接著，可借由光刻工 藝及后續(xù)的蝕刻工藝形成每一源極/漏極區(qū)的接觸洞(contact hole)沈0，其穿過介電層 250以到達(dá)相應(yīng)的源極/漏極區(qū)。如圖2E所示，源極/漏極區(qū)四9的接觸洞為光刻工藝期 間所發(fā)生的對(duì)不準(zhǔn)所形成。請(qǐng)參照?qǐng)D2E，應(yīng)注意的是，根據(jù)一或更多實(shí)施例，即使當(dāng)對(duì)不準(zhǔn)在形成源極/漏極 接觸洞沈0時(shí)發(fā)生，柵極電極22 仍受到間隙壁230的升高部分及/或形成于“柵極洞穴 (gate cave) ”中的保護(hù)層240所保護(hù)，其中柵極洞穴介于間隙壁230之間，并位于柵極電 極22 之上。具體而言，由于接觸洞沈0的對(duì)不準(zhǔn)，當(dāng)蝕刻介電層250以形成接觸洞260 時(shí)，保護(hù)層240也將被蝕刻。若蝕刻工藝進(jìn)行足夠長(zhǎng)的時(shí)間，間隙壁230也可能被蝕刻。然 而，穿過保護(hù)層240及/或間隙壁230的蝕刻比穿過介電層250的蝕刻還要慢得多。因此， 接觸洞260將具有階梯式的底部(step-wise bottom)，如圖2E中的底部部分及 所示。當(dāng)蝕刻停止時(shí)(即，當(dāng)相應(yīng)的源極/漏極區(qū)四9于接觸洞沈0的較低底部部分 露出時(shí))，接觸洞260的較高底部部分仍由于保護(hù)層240及/或間隙壁230的厚度而 與柵極電極22 隔有間隔(向上隔開)，因而避免柵極電極22 與后續(xù)將填于接觸洞260 中的導(dǎo)電材料(例如，金屬)發(fā)生短路。上述的蝕刻效應(yīng)可借由適當(dāng)?shù)剡x擇及/或改變蝕 刻配方(etch recipes)及/或借由適當(dāng)?shù)剡x擇蝕刻選擇比及/或間隙壁230及/或保護(hù) 層MO的厚度、及/或介電層250而達(dá)成。
在上述的一或更多的實(shí)施例中，即使是當(dāng)對(duì)不準(zhǔn)發(fā)生時(shí)，短路問題仍可避免，因而 增加所生產(chǎn)的半導(dǎo)體元件的整體合格率。另外，根據(jù)一或更多所揭示實(shí)施例而制造的半導(dǎo) 體元件具有更高的可靠度，這是因?yàn)榫哂腥毕莸膯卧男纬梢扬@著地減少。圖3A-圖3D顯示根據(jù)本發(fā)明另一實(shí)施例的半導(dǎo)體元件的工藝剖面圖。應(yīng)注意的 是，為了簡(jiǎn)化，圖2A-圖2E與圖3A-圖3D中的相似元件將采用相似的標(biāo)記標(biāo)示。請(qǐng)參照?qǐng)D3A，于基底210上形成柵極堆疊320，且于柵極堆疊320的側(cè)壁上形成間 隙壁230。在一或更多實(shí)施例中，柵極堆疊320包括柵極介電層223、柵極電極225、選擇性 的虛置柵極327、及選擇性的硬掩模(hard mask)3^。在所說明的特定實(shí)施例中，柵極堆疊320包括虛置柵極327及硬掩模329。虛置 柵極327(若包括于柵極堆疊320中)可例如由硅、多晶硅、非晶硅、及其他具有所需蝕刻 速率的材料所形成，其中所需的蝕刻速率需與柵極電極225與間隙壁230的蝕刻速率有 所區(qū)別。虛置柵極327可由任何適合的方法形成，例如沉積(如CVD與ALD)、光刻圖案化 (photolithography patterning)、蝕刻工藝(如干式蝕刻及濕式蝕刻)、及/或前述的組 合。硬掩模329(若包括于柵極堆疊320中)例如由氮化硅、氮氧化硅、碳化硅、或其他適合 的材料所形成。另外，硬掩模3 可由沉積工藝或任何其他適合的方法所形成。在沉積用 以形成柵極介電層223、柵極電極225、及虛置柵極327、及/或硬掩模329的材料層之后， 進(jìn)行柵極圖案化工藝，例如借著使用硬掩模層為蝕刻掩模，并借著蝕刻以獲得柵極堆疊220 的預(yù)定圖案，如圖3A所示。在一或更多實(shí)施例中，在柵極堆疊320圖案化之后，形成間隙壁230，其接觸或緊 鄰柵極堆疊320的側(cè)壁。如先前所解釋，間隙壁230可形成為包括多層的間隙壁/襯層。另 外，可使用柵極堆疊320及間隙壁230為掩模，于基底210中形成源極/漏極區(qū)(未顯示)。 此外，在形成間隙壁230之前，可于基底210中形成輕摻雜源極/漏極區(qū)(未顯示)。如此 處所揭示，間隙壁230可重新建構(gòu)以部分覆蓋于已形成的源極/漏極區(qū)之上。在形成間隙壁230之前，可于柵極堆疊320與間隙壁230之間形成襯層397a(僅 顯示于圖3A中，并為簡(jiǎn)化而于其他附圖中省略)以避免柵極堆疊320露出，并保護(hù)柵極堆 疊320免于在后續(xù)工藝期間受到傷害或損失。也可于柵極電極255與虛置柵極327之間、 及/或于硬掩模3 與虛置柵極327之間、及/或于柵極電極255與硬掩模3 之間(若 省略虛置柵極327)形成相似的襯層397b (僅顯示于圖3A中，并為簡(jiǎn)化而于其他附圖中省 略)以簡(jiǎn)化工藝的控制。這樣的襯層可例如由氧化硅、氮氧化物、氮化硅、氮化硼硅、或氮化 硼所形成。每一襯層的厚度例如介于約15入至約100 A之間。在一些實(shí)施例中，一或更多的襯層397a、397b及虛置柵極327被省略。請(qǐng)參照?qǐng)D;3B，進(jìn)行移除步驟以自柵極堆疊320移除硬掩模3 與虛置柵極327，使 柵極電極225的頂表面露出，且低于間隙壁230的頂表面一預(yù)定距離。在一或更多實(shí)施例 中，該距離取決于選擇將移除的虛置柵極327與硬掩模的厚度?？蛇m當(dāng)?shù)貨Q定柵極電極225 的頂表面與間隙壁230的頂表面之間的距離以避免柵極電極225與將要形成的源極/漏極 接點(diǎn)之間發(fā)生短路。在一或更多實(shí)施例中，該距離至少為200入，且可例如介于約200 A至 約450 Λ之間。在移除步驟中，可例如借由濕式蝕刻工藝、干式蝕刻工藝、其他移除工藝、及/或 前述的組合來移除硬掩模3 及虛置柵極327。在一或更多實(shí)施例中，可借由分別的多個(gè)蝕刻工藝來移除硬掩模3 及虛置柵極327。例如，進(jìn)行干式蝕刻工藝以移除硬掩模329，接 著可進(jìn)行使用適合蝕刻劑的濕式蝕刻工藝來移除虛置柵極327。在其他例子中，可如圖2C 所示，先形成一虛置層(未顯示)以保護(hù)源極/漏極區(qū)，接著再進(jìn)行回蝕刻工藝(etch back process)以移除硬掩模329，且與硬掩模層3 —起，移除與硬掩模3 等高的間隙壁230 的較高部分。在回蝕刻工藝之后，可接著移除虛置層。間隙壁230所留下的較低部分于圖 3B中標(biāo)示為230a?；匚g刻工藝于虛置柵極327露出時(shí)停止。所露出的虛置柵極327將如 上所述蝕刻移除。在一或更多實(shí)施例中，在移除硬掩模3 及虛置柵極327之后，可進(jìn)行硅化工藝 (例如，自對(duì)準(zhǔn)硅化)或任何適合的方法以于柵極電極225及源極/漏極區(qū)(未顯示)的頂 表面上提供硅化區(qū)以如上述作為接觸結(jié)構(gòu)。應(yīng)再次注意的是，位于柵極電極225上的硅化 區(qū)(未顯示)局限在由間隙壁230a所界定的邊界之中，且免于突出至間隙壁230a的頂部， 不同于圖1所示的結(jié)構(gòu)。請(qǐng)參照?qǐng)D3C，如上所述，于柵極電極225、間隙壁230a、及基底210之上沉積保護(hù) 層M0。在一或更多實(shí)施例中，保護(hù)層240可為蝕刻停止層，其例如由氮化硅、氮氧化硅、及 /或其他適合的材料形成。接著，請(qǐng)參照?qǐng)D3D，沉積介電層250，并接著形成源極/漏極區(qū) 的接觸孔260。如圖3D所示，雖然源極/漏極區(qū)的接觸孔260可能為因?qū)Σ粶?zhǔn)而形成的有 缺陷的孔洞，仍可借由升高的間隙壁230a及/或如此處所揭示的保護(hù)層240而避免短路問 題。在一或更多實(shí)施例中，將保護(hù)層240沉積成在柵極電極225上的厚度大于在源極/漏 極區(qū)上的厚度，進(jìn)一步確保短路可被避免。圖4A-圖4E顯示根據(jù)本發(fā)明又一實(shí)施例的半導(dǎo)體元件的工藝剖面圖。此實(shí)施例 還參照?qǐng)D6作說明。請(qǐng)參照?qǐng)D4A及圖6，形成半導(dǎo)體元件400，其包括基底210，其上具有柵極介電層 223、柵極電極225、及間隙壁230，如步驟S610?；?10包括源極/漏極區(qū)410。另外， 第一介電層450形成于基底210之上。在一或更多實(shí)施例中，第一介電層450可為層間介 電層，其由氧化硅、氮化硅、氮氧化硅、旋轉(zhuǎn)涂布玻璃、氟化氧化硅玻璃、摻碳氧化硅(例如， SiCOH)、聚亞酰胺、其他適合的介電材料、及/或前述的組合所形成。在一或更多實(shí)施例中， 于基底210、柵極電極225、及間隙壁230之上沉積用以形成第一介電層450的材料層，并接 著以化學(xué)機(jī)械研磨薄化直至基底210上的柵極電極225與間隙壁230的頂表面露出，如圖 4A所示，如步驟S620。顯示于圖4A中的最終結(jié)構(gòu)于一或更多實(shí)施例中稱作置換柵極結(jié)構(gòu)。請(qǐng)參照?qǐng)D4B及圖6，于每一源極/漏極區(qū)410上的第一介電層450中形成接觸開 口 455，如步驟S630。在一例子中，柵極電極225為金屬柵極，包含Al、AlTi、Ti、TiN, TaN, I~a、TaC、TaSiN、W、WN、MoN、及/或其他適合的材料，而間隙壁230由氮化硅、碳化硅、氮氧化 硅、及/或其他適合的材料所形成?？衫缃栌筛墒轿g刻工藝選擇性蝕刻第一介電層450 以形成接觸開口 455，而不對(duì)柵極電極225與間隙壁320造成傷害。在一或更多實(shí)施例中， 借著使用適當(dāng)?shù)奈g刻氣體(例如，BP、CH2F2, CH3F, CF4, O2及He)，進(jìn)行等離子體離子蝕刻工 藝以形成接觸開口 455。在形成接觸開口 455之后，可如上述進(jìn)行硅化工藝以于源極/漏極 區(qū)410上提供硅化區(qū)(未顯示)。請(qǐng)參照?qǐng)D4C及圖6，于接觸開口 455中實(shí)施金屬化工藝，如步驟S640。即，借由任 何適合的沉積工藝(例如，蒸鍍或?yàn)R鍍方法，如銅鑲嵌工藝)而將選自鋁、銅、鎢、任何適合的導(dǎo)電材料、及/或前述的組合的接觸金屬460填入接觸開口 455中。源極/漏極區(qū)410上 的硅化區(qū)與接觸金屬460之間形成良好的接觸。在一或更多實(shí)施例中，可接著進(jìn)行濕式或 干式蝕刻以移除在不希望沉積有金屬的表面上的金屬原子，例如是在第一介電層450上。請(qǐng)參照?qǐng)D4D及圖6，借由任何適合的方法，例如選擇性金屬成長(zhǎng)工藝(selective metal growth process)，而于接觸金屬460上選擇性形成導(dǎo)電材料的升高結(jié)構(gòu)470，如步驟 S650。升高結(jié)構(gòu)470可由任何適合的導(dǎo)電材料所形成。在一或更多實(shí)施例中，升高結(jié)構(gòu)470 可由金屬覆蓋材料(metal cappingmaterial)(例如，磷化鈷鎢(CoWP)及鎢)所形成，其厚 度為約20納米至約50納米。例如，可借由選擇性金屬成長(zhǎng)工藝而于接觸金屬460上沉積 CoWP層。在一或更多實(shí)施例中，可于接觸金屬460上噴涂含有鈷、鎢、及磷的溶液，其例如來 自硫酸鈷(cobalt sulfate)、次磷酸二氧鈉(sodium hypophosphate)、及鶴酸銨(ammonium tungstate)。若有需要，可預(yù)先涂布例如包含Pd的籽晶溶液(seeding solution)以促進(jìn) 接觸金屬460上的CoWP的形成。升高結(jié)構(gòu)470可形成至預(yù)定的厚度，使升高結(jié)構(gòu)470的頂 表面高于柵極電極225的頂表面。可適當(dāng)?shù)貨Q定升高結(jié)構(gòu)470的厚度以避免柵極電極225 與將要形成的源極/漏極內(nèi)連線之間發(fā)生短路。在一或更多實(shí)施例中，該厚度例如介于約 50 A至約450 A之間。例如，升高結(jié)構(gòu)470形成作具有250 A的厚度。請(qǐng)參照?qǐng)D4E及圖6，于柵極電極225、間隙壁230、及升高結(jié)構(gòu)470上形成保護(hù)層 M0，如步驟S660。在一或更多實(shí)施例中，保護(hù)層240沉積成在柵極電極225上的厚度大于 在源極/漏極區(qū)410上的厚度。在一或更多實(shí)施例中，進(jìn)一步于保護(hù)層240上沉積第二介 電層250(例如，層間介電層)，形成源極/漏極區(qū)的接觸洞沈0，其穿過介電層250及保護(hù) 層M0，以及于接觸洞260中進(jìn)一步填充接觸金屬(未顯示)以通過接觸金屬460及導(dǎo)電性 升高結(jié)構(gòu)470而與源極/漏極區(qū)410電性接觸。如圖4E所示，源極/漏極區(qū)410的接觸洞 260為由對(duì)不準(zhǔn)所形成的有缺陷的孔洞。如圖4E所示，接觸洞260的形成停止于當(dāng)升高結(jié)構(gòu)470露出時(shí)。接著于接觸洞260 中所填充的導(dǎo)電材料(例如，金屬)可借著形成于柵極電極255的頂部上且位于由升高結(jié) 構(gòu)470所界定的邊界中的部分的保護(hù)層240而免于與柵極電極225形成短路。如上所述，保 護(hù)層240可為蝕刻停止層，其例如由氮化硅、氮氧化硅、及/或其他適合的材料所形成。保 護(hù)層240沉積為具有足夠的厚度以保護(hù)柵極電極225免于接觸對(duì)不準(zhǔn)的接觸洞沈0。在一 例子中，保護(hù)層240具有介于約50人與約500 A之間的厚度。在一或更多實(shí)施例中，保護(hù)層 240具有約200 A的厚度。雖然本發(fā)明已以數(shù)個(gè)優(yōu)選實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何本領(lǐng) 域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作任意的更動(dòng)與潤(rùn)飾，因此本發(fā)明 的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體元件，包括一半導(dǎo)體基底；一柵極堆疊，位于該半導(dǎo)體基底之上，該柵極堆疊包括一柵極介電層及一柵極電極；一間隙壁，形成于該柵極堆疊的側(cè)壁上，其中該間隙壁的一頂表面高于該柵極堆疊的 一頂表面；以及一保護(hù)層，位于該柵極堆疊之上，且至少部分填充由位于該柵極堆疊的該頂表面上的 該間隙壁所圍繞的一空間。
2.如權(quán)利要求1所述的半導(dǎo)體元件，其中該保護(hù)層覆蓋該柵極堆疊及至少一部分的該 間隙壁。
3.一種半導(dǎo)體元件的制造方法，包括于一半導(dǎo)體基底的一頂表面中的一有源區(qū)上形成一柵極堆疊；于該柵極堆疊的側(cè)壁上形成一間隙壁；移除該柵極堆疊的一頂部部分以使該間隙壁的一頂表面高于一最終柵極堆疊的一頂 表面，其中該最終柵極堆疊為移除該頂部部分后的該柵極堆疊；以及于該最終柵極堆疊上形成一保護(hù)層以至少部分填充由位于該最終柵極堆疊的該頂表 面上的該間隙壁所圍繞的一空間。
4.如權(quán)利要求3所述的半導(dǎo)體元件的制造方法，還包括 在移除該柵極堆疊的該頂部部分之前，于該半導(dǎo)體基底上及該間隙壁與該柵極堆疊的 周圍形成一虛置層以保護(hù)源極/漏極區(qū)，其中所述源極/漏極區(qū)形成于該有源區(qū)中且鄰接 該柵極堆疊；在移除該柵極堆疊的該頂部部分之后，移除該虛置層以露出所述源極/漏極區(qū)；以及在露出的所述源極/漏極區(qū)上進(jìn)行一硅化工藝，該硅化工藝于該最終柵極堆疊、該間 隙壁、及硅化的該源極/漏極區(qū)上形成該保護(hù)層之前進(jìn)行。
5.如權(quán)利要求3所述的半導(dǎo)體元件的制造方法，其中該柵極堆疊包括一柵極電極及一虛置柵極，該虛置柵極定義該柵極堆疊的該頂部部 分；以及該移除步驟包括移除該虛置柵極。
6.如權(quán)利要求5所述的半導(dǎo)體元件的制造方法，其中該柵極堆疊還包括至少一襯層， 至少位于任意兩個(gè)(i)該虛置柵極、(ii)該柵極電極、及(iii)該間隙壁之間的一界面以 促進(jìn)該虛置柵極的移除。
7.如權(quán)利要求5所述的半導(dǎo)體元件的制造方法，其中該柵極堆疊還包括一硬掩模，位于該虛置柵極的一頂部上；以及該移除步驟包括在移除該虛置柵極之前，移除該硬掩模。
8.如權(quán)利要求7所述的半導(dǎo)體元件的制造方法，其中該硬掩模向上突出于該間隙壁之上；以及在移除該硬掩模期間，該硬掩模及該間隙壁的一較高部分同時(shí)被移除，直至該虛置柵 極露出。
9.如權(quán)利要求8所述的半導(dǎo)體元件的制造方法，其中該柵極堆疊還包括至少一襯層， 至少位于任意兩個(gè)(i)該虛置柵極、(ii)該柵極電極、(iii)該間隙壁、及(iv)該硬掩模之間的一界面以促進(jìn)至少一該虛置柵極及該硬掩模的移除。
10.如權(quán)利要求3所述的半導(dǎo)體元件的制造方法，還包括在形成該保護(hù)層之前，在(a)形成于該有源區(qū)中且緊鄰該柵極堆疊的源極/漏極區(qū)上， 及在(b)該最終柵極堆疊的該頂表面上進(jìn)行一硅化工藝；其中由該硅化工藝所造成形成于該最終柵極堆疊的該頂表面上的一硅化區(qū)局限于由 該間隙壁所圍繞的該空間之中。
11.一種半導(dǎo)體元件，包括一半導(dǎo)體基底，該半導(dǎo)體基底的一頂表面上具有至少一有源區(qū)；一柵極堆疊，形成于該有源區(qū)上，該有源區(qū)還包括緊鄰該柵極堆疊的源極/漏極區(qū)；一間隙壁，形成于該柵極堆疊的側(cè)壁上；一升高接觸結(jié)構(gòu)，自該源極/漏極區(qū)向上延伸，該升高接觸結(jié)構(gòu)具有一頂表面，高于該 柵極堆疊的一頂表面；以及一保護(hù)層，位于該柵極堆疊及該間隙壁之上，且至少部分填充形成于該升高接觸結(jié)構(gòu) 的該頂表面與該柵極堆疊的該頂表面之間的一空間。
12.如權(quán)利要求11所述的半導(dǎo)體元件，其中該升高接觸結(jié)構(gòu)包括 一接觸金屬，直接電性接觸該源極/漏極區(qū)，且與該柵極堆疊等高；以及 一金屬層，成長(zhǎng)于該接觸金屬之上以定義出該升高接觸結(jié)構(gòu)的該頂表面。
13.一種半導(dǎo)體元件的制造方法，該半導(dǎo)體元件形成自一柵極置換結(jié)構(gòu)，該柵極置換結(jié) 構(gòu)包括位于一半導(dǎo)體基底的一頂表面上的一有源區(qū)上的一柵極堆疊、位于該柵極堆疊的側(cè) 壁上的一間隙壁、以及位于該基底上且圍繞該柵極堆疊與該間隙壁的一介電層，該有源區(qū) 還包括緊鄰該柵極堆疊的源極/漏極區(qū)，該方法包括于該半導(dǎo)體基底的該頂表面上的該源極/漏極區(qū)上的該介電層中形成一接觸開口； 于該接觸開口中填充一導(dǎo)電材料；于填充于該接觸開口中的該導(dǎo)電材料上形成一導(dǎo)電升高結(jié)構(gòu)，使該導(dǎo)電升高結(jié)構(gòu)的一 頂表面高于該柵極堆疊的一頂表面；以及于該柵極堆疊及該間隙壁上形成一保護(hù)層以至少部分填充形成于該導(dǎo)電升高結(jié)構(gòu)的 該頂表面與該柵極堆疊的該頂表面之間的一空間。
14.如權(quán)利要求13所述的半導(dǎo)體元件的制造方法，還包括:于該保護(hù)層上形成一介電層；進(jìn)行一蝕刻步驟以形成一進(jìn)一步接觸開口，該進(jìn)一步接觸開口穿過該介電層，其中該 蝕刻步驟停止于當(dāng)該導(dǎo)電升高結(jié)構(gòu)的該頂表面露出，而不到達(dá)該柵極堆疊的該頂表面；以及于該進(jìn)一步接觸開口中填充一進(jìn)一步導(dǎo)電材料，且不與該柵極堆疊形成短路。
全文摘要
本發(fā)明一實(shí)施例提供一種半導(dǎo)體元件及其制作方法，該半導(dǎo)體元件包括一半導(dǎo)體基底；一柵極堆疊，位于該半導(dǎo)體基底之上，該柵極堆疊包括一柵極介電層及一柵極電極；一間隙壁，形成于該柵極堆疊的側(cè)壁上，其中該間隙壁的一頂表面高于該柵極堆疊的一頂表面；以及一保護(hù)層，位于該柵極堆疊之上，且至少部分填充由位于該柵極堆疊的該頂表面上的該間隙壁所圍繞的一空間。本發(fā)明增加所生產(chǎn)的半導(dǎo)體元件的整體合格率，且半導(dǎo)體元件具有更高的可靠度。
文檔編號(hào)H01L21/28GK102148236SQ201010221419
公開日2011年8月10日 申請(qǐng)日期2010年6月30日 優(yōu)先權(quán)日2010年2月9日
發(fā)明者葉震南, 孫詩(shī)平, 張志豪, 李宗霖, 林經(jīng)祥, 鐘朝安 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司