專利名稱：具有添加金屬的可逆性電阻率切換金屬氧化物或氮化物層的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電阻率切換材料，其可用于在非易失性存儲單元中存儲數(shù)據(jù)狀 態(tài)。
背景技術(shù)：
已知能可逆地在較高與較低電阻率狀態(tài)之間轉(zhuǎn)換的電阻率切換材料。切換可通過 使電阻率切換材料經(jīng)受可能會相對大的電壓或電流而引起。這兩個或兩個以上穩(wěn)定的電阻 率狀態(tài)使此些材料成為用于可重寫的非易失性存儲器陣列的有吸引力的選擇。在基于此電 阻率切換材料的存儲器陣列中，減少功率要求通常是有利的。因此，需要減少在穩(wěn)定的電阻率狀態(tài)之間切換這些電阻率切換材料所需的電壓、 電流或切換時間。

發(fā)明內(nèi)容
本發(fā)明通過隨附權(quán)利要求書來界定，且此部分中的任何描述皆不應視為對所述權(quán) 利要求書的限制。總的來說，本發(fā)明是針對電阻率切換金屬氧化物或氮化物。本發(fā)明的第一方面提供一種半導體裝置，其包含可逆性狀態(tài)改變元件，其包含電 阻率切換金屬氧化物或氮化物化合物層，所述電阻率切換金屬氧化物或氮化物化合物僅包 括一種金屬，其中所述電阻率切換金屬氧化物或氮化物化合物層包括金屬添加劑，其中所 述金屬添加劑占金屬氧化物或氮化物化合物層中的金屬原子的約0. 01%到約5%。本發(fā)明的另一方面提供一種可重寫入的非易失性存儲單元，其包含狀態(tài)改變元 件，其包含電阻率切換金屬氧化物或氮化物化合物層，所述電阻率切換金屬氧化物或氮化 物化合物僅包括一種金屬，其中所述電阻率切換金屬氧化物或氮化物化合物層包括金屬添 加劑，其中所述金屬添加劑占金屬氧化物或氮化物化合物層中的金屬原子的約0. 01%到約 5%，其中存儲單元的數(shù)據(jù)狀態(tài)是以電阻率切換金屬氧化物或氮化物化合物層的電阻率狀 態(tài)存儲的。本發(fā)明的另一方面提供一種用于形成存儲單元的方法，所述方法包含形成狀態(tài) 改變元件，所述狀態(tài)改變元件包含電阻率切換金屬氧化物或氮化物化合物層，所述電阻率 切換金屬氧化物或氮化物化合物僅包括一種金屬，其中電阻率切換金屬氧化物或氮化物化 合物層包括金屬添加劑，其中所述金屬添加劑占金屬氧化物或氮化物化合物層中的金屬原 子的約0. 01%到約5%，其中存儲單元的數(shù)據(jù)狀態(tài)對應于電阻率切換金屬氧化物或氮化物 化合物層的電阻率狀態(tài)。本發(fā)明的優(yōu)選實施例提供一種單片三維存儲器陣列，其包含a)形成于襯底上方 的第一存儲器層級，所述第一存儲器層級包含多個第一可逆性狀態(tài)改變元件，每一狀態(tài)改 變元件包含電阻率切換金屬氧化物或氮化物化合物層，所述電阻率切換金屬氧化物或氮化物化合物僅包括一種金屬，其中所述電阻率切換金屬氧化物或氮化物化合物層包括金屬添 加劑，其中所述金屬添加劑占金屬氧化物或氮化物層中的金屬原子的約0.01%到約5%;及 b)單片地形成于第一存儲器層級上方的第二存儲器層級。另一優(yōu)選實施例提供一種形成第一存儲器層級的方法，所述方法包含在襯底上 方形成多個大體上并聯(lián)、大體上共面的底部導體；在底部導體上方形成多個大體上并聯(lián)、大 體上共面的頂部導體；形成多個垂直定向的二極管，每一二極管設(shè)置于底部導體中的一者 與頂部導體中的一者之間；形成多個可逆性狀態(tài)改變元件，每一狀態(tài)改變元件包含電阻率 切換金屬氧化物或氮化物化合物層，所述電阻率切換金屬氧化物或氮化物化合物僅包括一 種金屬，其中所述電阻率切換金屬氧化物或氮化物化合物層包括金屬添加劑，其中所述金 屬添加劑占金屬氧化物或氮化物化合物層中的金屬原子的約0.01%到約5%，其中每一狀 態(tài)改變元件設(shè)置于二極管中的一者與頂部導體中的一者之間或二極管中的一者與底部導 體中的一者之間。本發(fā)明的另一方面提供一種用于形成包含可逆性狀態(tài)改變元件的非易失性存儲 單元的方法，所述方法包含形成電阻率切換金屬氧化物或氮化物化合物層，所述電阻率切 換金屬氧化物或氮化物化合物僅包括一種金屬，此金屬為第一金屬；及在形成所述電阻率 切換金屬氧化物或氮化物化合物層的步驟期間或之后，將第二金屬添加到電阻率切換金屬 氧化物或氮化物化合物層，其中所述可逆性狀態(tài)改變元件包含電阻率切換金屬氧化物或氮 化物化合物層。本發(fā)明的優(yōu)選實施例提供一種非易失性存儲單元，其包含狀態(tài)改變元件，所述狀 態(tài)改變元件包含a)本質(zhì)上由第一金屬氧化物或金屬氮化物化合物組成的底部接觸層，所 述第一金屬氧化物或金屬氮化物化合物僅包括一種金屬b)本質(zhì)上由第一金屬氧化物或 金屬氮化物化合物及金屬添加劑組成的電阻率切換層，其中金屬添加劑占電阻率切換層中 的金屬原子的約0. 0 1%到約5% ’及C)本質(zhì)上由第一金屬氧化物或金屬氮化物化合物組成 的頂部接觸層，其中所述電阻率切換層在所述底部接觸層上方且與其接觸，且所述頂部接 觸層在所述電阻率切換層上方且與其接觸，其中存儲單元的數(shù)據(jù)狀態(tài)是以狀態(tài)改變元件的 電阻狀態(tài)存儲的。相關(guān)實施例提供一種非易失性存儲單元，其包含狀態(tài)改變元件，所述狀態(tài)改變 元件包含a)本質(zhì)上由第一金屬氧化物或金屬氮化物化合物及金屬添加劑組成的底部接 觸層，其中所述金屬添加劑占底部接觸層中的金屬原子的約0. 01%到約5%且其中所述第 一金屬氧化物或金屬氮化物化合物僅包括一種金屬；b)本質(zhì)上由第一金屬氧化物或金屬 氮化物化合物組成的電阻率切換層；及c)本質(zhì)上由第一金屬氧化物或金屬氮化物化合物 及金屬添加劑組成的頂部接觸層，其中所述金屬添加劑占頂部接觸層中的金屬原子的約 0. 01 %到約5%，其中所述電阻率切換層在底部接觸層上方且與其接觸，且所述頂部接觸層 在電阻率切換層上方且與其接觸，其中存儲單元的數(shù)據(jù)狀態(tài)是以狀態(tài)改變元件的電阻狀態(tài) 存儲的。本文所描述的本發(fā)明的方面及實施例中的每一者可單獨或彼此結(jié)合使用?，F(xiàn)在將參看隨附圖式描述優(yōu)選方面及實施例。


圖la及圖lb為根據(jù)本發(fā)明的實施例的電阻率切換層及接觸層、金屬氧化物或氮 化物層(其中的一者或一者以上形成有添加金屬而一者或一者以上未形成有添加的金屬) 的化合物堆疊的橫截面圖。圖2為非易失性存儲單元的透視圖，此存儲單元包括串聯(lián)地設(shè)置于頂部與底部導 體之間的二極管及電阻切換元件，其可有利地加以修改以使用本發(fā)明的方面。圖3為與圖2的存儲單元相同的存儲單元的存儲器層級的一部分的透視圖。圖4a_圖4c為說明根據(jù)本發(fā)明的一實施例形成的非易失性存儲單元的存儲器層 級的制造階段的橫截面圖。圖5為說明有利偏壓方案的電路圖，所述偏壓方案可用于設(shè)定根據(jù)本發(fā)明所形成 的選定單元而不干擾相鄰單元。圖6為說明有利偏壓方案的電路圖，所述偏壓方案可用于重設(shè)根據(jù)本發(fā)明所形成 的選定單元而不干擾相鄰單元。
具體實施例方式多種材料展示出可逆性電阻率切換行為。這些材料包括硫族化物、碳聚合物、鈣鈦 礦(perovskite)及某些金屬氧化物及氮化物。具體地說，存在僅包括一種金屬且顯示出可 靠的電阻率切換行為的金屬氧化物及氮化物化合物。此群包括Ni0、Nb205、Ti02、Hf02、Al203、 CoO、MgOx、Cr02、V0、BN 及 A1N。這些材料中的一者的層可以初始狀態(tài)形成，例如穩(wěn)定的、相對低電阻率的狀態(tài)。在 施加足夠的電壓后，所述材料即切換成穩(wěn)定的高電阻率狀態(tài)。(通過施加不同的電流及電 壓，可實現(xiàn)兩個以上的電阻率狀態(tài)。為簡明性起見，此論述將論及高及低電阻率狀態(tài)，但應 了解兩個以上的狀態(tài)是可能的且可能是有用的。)此電阻率切換是可逆的；隨后施加適當 的電流或電壓可用以使電阻率切換材料返回到穩(wěn)定的低電阻率狀態(tài)。對于這些電阻率切換 材料中的一些(且在一些環(huán)境中)，設(shè)定電流(其將所述材料從高電阻率狀態(tài)切換成低電阻 率狀態(tài))在一個方向上流動，而重設(shè)電流(其將所述材料從低電阻率狀態(tài)切換成高電阻率 狀態(tài))必須在相反方向上流動。對于其它電阻率切換材料(在其它環(huán)境中)，設(shè)定電流及重 設(shè)電流流動的方向并不重要。從低電阻率到高電阻率的轉(zhuǎn)換可逆轉(zhuǎn)，且循環(huán)可重復許多次。視材料及環(huán)境而定，初始 狀態(tài)可為高電阻率而非低電阻率。當此論述提到“電阻率切換材料”、“電阻率切換金屬氧化物或 氮化物”、“電阻率切換存儲器元件”或相似術(shù)語時，將了解其意味著可逆性電阻率切換材料。此電阻率切換行為使所關(guān)心的這些材料用于非易失性存儲器陣列中。電阻率狀態(tài) 可存儲存儲單元的數(shù)據(jù)狀態(tài)；例如一種電阻率狀態(tài)可對應于數(shù)據(jù)“0”(例如)，而另一種電 阻率狀態(tài)對應于數(shù)據(jù)“1”。應注意，在一些材料中可實現(xiàn)兩個以上的穩(wěn)定電阻率狀態(tài)，從而 允許存儲兩個以上的數(shù)據(jù)狀態(tài)。實際轉(zhuǎn)換方案不能很好地被理解。雖然施加了設(shè)定及重設(shè)電壓，但不清楚是否是 所施加的電壓或電流流動實際地引起所述切換。通常設(shè)定及重設(shè)電壓及電流必須相對較 大。通過施加讀取電壓來感測電阻率狀態(tài)，此讀取電壓小于設(shè)定或重設(shè)電壓。對于給定的 讀取電壓，當電阻率切換材料處于低電阻率狀態(tài)時電流流動將比當此材料處于高電阻率狀
6態(tài)時高。在電子裝置中，其對減少功率要求常常為有利的。在使用電阻率切換金屬氧化物 或氮化物的存儲器陣列中，通過降低設(shè)定及重設(shè)電壓及電流而減少功率要求。已發(fā)現(xiàn)必須施加以引起電阻率切換的設(shè)定及重設(shè)電壓或電流可通過在電阻率切 換金屬氧化物或氮化物化合物中引入額外金屬而減少?；蛘?，可在相同的設(shè)定或重設(shè)電壓 或電流但以更短的時間實現(xiàn)電阻率切換。使用與硅處理相容的金屬最實際；因此用作此添加劑的優(yōu)選金屬包括鈷、鋁、鎵、 銦、鎳、鈮、鋯、鈦、鉿、鉭、鎂、鉻、釩、硼、釔及鑭。銅、鐵、錳及鋅可具有所要的特性且也可使 用，但其通常與鋅處理相容較差且因此較不優(yōu)選。添加到金屬氧化物或氮化物化合物的金 屬可與所述化合物的金屬相同或不同。可通過將額外鎳添加到NiO層(例如)或改為通過 將例如鈷或鋁的不同金屬添加到所述M0來獲得優(yōu)勢。請注意，電阻率切換金屬氧化物或氮化物層為具有兩個組成元素的二元化合物， 如NiO (鎳及氧的化合物)或A1N(鋁及氮的化合物)。此二元化合物恰好包括一種金屬。在 本發(fā)明中形成層，其中層的成分主要是這些單金屬金屬氧化物或氮化物化合物中的一者， 且隨后將另一金屬(或相同金屬)的額外原子包括于所述層中。這有別于由更復雜的化合 物(其中化合物自身具有一種以上的金屬)所形成的層；實例為鈣鈦礦，如CaTi03。此論述將論及具有添加金屬或金屬添加劑的氧化物或氮化物層。通常使用其它術(shù) 語描述將金屬添加到材料。當將金屬(例如硼)添加到硅以增強其傳導率時，例如，所添加 的硼通常被描述為摻雜劑。摻雜劑通常以非常低的濃度存在；典型摻雜劑濃度為約1019摻 雜劑原子/cm3。也可將一金屬添加到另一金屬以形成合金，在合金中兩種(或兩種以上) 的金屬以任何比率結(jié)合。為了避免可能伴隨此些術(shù)語的使用而引起的對濃度的任何預期， 此論述將選擇更中性的術(shù)語“添加金屬”及“金屬添加劑”。在本發(fā)明的方面中，添加金屬為 完成的電阻率切換層的相當小的部分。添加金屬的原子優(yōu)選占電阻率切換層中所存在的金 屬原子的約0.01%到約5%。電阻率切換金屬氧化物或氮化物可通過包括濺鍍、化學氣相沉積(CVD)、稱為原子 層沉積(ALD)的一種形式的CVD、電沉積及蒸鍍的方法而形成。可通過多種方法在層的形成 期間或之后將金屬添加劑引入到金屬氧化物或氮化物化合物層中。將簡要地描述形成具有 金屬添加劑的電阻率切換氧化物或氮化物化合物層的一些優(yōu)選方法，但詳述所有可能方法 并不現(xiàn)實，且所屬領(lǐng)域的技術(shù)人員應了解，通過本文未具體描述的方法所形成的此些具有 添加金屬的電阻率切換膜仍將屬于本發(fā)明的范圍。在一些實施例中，首先通過任何常規(guī)方法形成金屬氧化物或氮化物層，隨后通過 離子植入在層中摻雜金屬添加劑。舉例來說，可先形成NiO膜，隨后再植入鈷或鋁離子?；蛘撸赏ㄟ^任何適當?shù)姆椒?例如ALD)在金屬氧化物或氮化物層上方、下方、鄰 接處或內(nèi)部提供待添加的少量金屬。所提供的金屬添加劑隨后將擴散穿過金屬氧化物或氮 化物層。通常通過反應性濺鍍而形成金屬氧化物及氮化物。為通過此方法形成NiO，用重惰 性離子(例如氬)且通過02轟擊鎳濺鍍靶材。鎳及氧組合形成NiO。為了通過濺鍍形成具有金屬添加劑的金屬氧化物或氮化物，將待添加的金屬以所 要比例包括于濺鍍靶材中。舉例來說，假定要形成NiO層，同時將鈷用作金屬添加劑，其中沉積層中金屬原子的約95%將為鎳原子且約5%將為鈷。具有95原子％的鎳及5原子％ 的鈷的濺鍍材料的合金靶材將以所要比例提供這些原子，且可照常通過氬及02加以濺鍍。 在各種實施例中，金屬添加劑的原子可占電阻率切換金屬氧化物或氮化物層中的金屬原子 的約0. 01%到約5%。盡管為簡明性起見此論述將描述使用一種添加金屬，但如果需要可 包括一種以上的金屬添加劑?？赏ㄟ^CVD沉積列出的一些金屬氧化物或氮化物化合物。在這些情況下，可通過 原位夾雜(in situ inclusion)添加一些金屬添加劑。在CVD期間，在將引起金屬氧化物 或氮化物沉積于襯底上的條件下使一種或一種以上前體氣體流動。通過同時流動在膜形成 時于膜中提供摻雜劑原子(在此情況下為金屬添加劑)的前體氣體，將添加金屬在CVD期 間原位夾雜于層中。然而，并非對所有指明的金屬添加劑皆有適合的前體氣體可用。(已 知通過原位摻雜將傳導率增強摻雜劑添加到經(jīng)沉積的硅。如所描述，在本發(fā)明的方面中，以 高于摻雜劑的典型濃度的濃度包括添加金屬；因此所述工藝在本文描述為“原位夾雜”而非 “原位摻雜”。)也需要在具有可變成分的化合物堆疊中形成電阻率切換金屬氧化物或氮化物層。 圖la展示包括金屬添加劑的電阻率切換金屬氧化物或氮化物層10，而形成于電阻率切換 層10正下方及正上方的接觸層14及16由相同的金屬氧化物或氮化物形成但無金屬添加 劑。舉例來說，層10可為具有夾雜的鋁或鈷的M0，而層14及16為不具有添加的鋁或鈷 的NiO，或在其中鋁或鈷原子少于這些層中的金屬原子的0. 01%。預期接觸層14及16將 為電阻率切換層10提供改進的電接觸，從而導致與接觸層14及16不存在時相比電阻率切 換層10可在較低的電流或電壓下切換電阻率狀態(tài)。接觸層14及16也可切換電阻率狀態(tài) 或可不切換電阻率狀態(tài)。在圖lb中所展示的替代實施例中，化合物堆疊可包括相同電阻率切換金屬氧化 物或氮化物的層14、10及16，其中電阻率切換層10不包括金屬添加劑而接觸層14及16包 括金屬添加劑。赫爾納(Herner)等人于2005年5月9日申請的標題為“包含二極管及電阻 切換材料的可重寫存儲單元”(〃 Rewriteable Memory Cell Comprising a Diode and aResistance-Switching Material")的第 11/125，939 號美國專利申請案(后文稱 為'939號申請案且以引用方式并入本文)中，二極管與電阻率切換材料配對以形成可重 寫非易失性存儲單元，此單元可在大的高密度陣列中被形成和編程。圖2中展示'939號 申請案的實施例。所述單元包括底部導體200的一部分及頂部導體400的一部分。軌形頂 部及底部導體優(yōu)選在不同方向上延伸；例如其可為垂直的。在頂部導體400與底部導體200 之間設(shè)置電性串聯(lián)配置的二極管30及電阻切換元件118。電阻切換元件118包含電阻率切 換材料層，其在施加電壓于所述電阻切換元件118上或施加穿過所述電阻切換元件118的 電流流動后即從低電阻狀態(tài)轉(zhuǎn)換成高電阻狀態(tài)或代替地從高電阻狀態(tài)轉(zhuǎn)換成低電阻狀態(tài)。 從低電阻到高電阻的轉(zhuǎn)換是可逆的。(請注意此論述論及電阻率及電阻狀態(tài)兩者。例如氧 化鎳的材料具有電阻率，而例如電阻器的離散電子元件具有電阻。)圖3展示多個底部導體200及頂部導體400連同插入柱300，柱300包含二極管 及電阻切換元件。在替代實施例中，可用某種其它非歐姆裝置替代所述二極管。以此方式 可形成存儲單元的第一層級；此處僅展示此存儲器層級的一小部分。在優(yōu)選實施例中，額外存儲器層級可在此第一存儲器層級上方堆疊形成，從而形成非常密集的單片三維存儲器陣 列。所述存儲器陣列是由襯底(例如單晶硅襯底)上方的沉積及生長層形成。配套電路有 利地形成于存儲器陣列下方的襯底中。派提(Petti)等人于2005年6月2日申請的標題為“包含串聯(lián)的晶體管和電阻 切換材料的可重寫存儲單元”(〃 Rewriteable Memory Cell Comprising a Transistor andResistance-Switching Material in Series")的第 11/143，269 號美國專利申請案 (以引用的形式并入本文中)描述了一種存儲單元，其具有與M0S晶體管串聯(lián)形成的此電阻 率切換材料的層。在派提等人的實施例中，所述M0S晶體管為薄膜晶體管，其溝道區(qū)域在沉 積半導體材料中而非在單晶晶片襯底中。在'939號申請案或派提等人的申請案中，電阻率切換金屬氧化物或氮化物可具 有根據(jù)本發(fā)明添加的金屬以便減少設(shè)定及重設(shè)電壓或電流或者減少切換時間，且因此減少 總功率消耗。狀態(tài)改變元件是可獲得能被可靠地感測的穩(wěn)定狀態(tài)的元件?？赡嫘誀顟B(tài)改變 元件能可逆地在狀態(tài)之間切換。更大體而言，隨后，在使用包含指明的電阻率切換金屬氧化 物或氮化物的一者的狀態(tài)改變元件來存儲電阻率狀態(tài)(無論是作為存儲單元的數(shù)據(jù)狀態(tài) 還是用于某種其它用途)的任何存儲器或任何裝置中，所述狀態(tài)改變元件皆可受益于根據(jù) 本發(fā)明對金屬氧化物或氮化物使用金屬添加劑。將提供制造根據(jù)本發(fā)明的優(yōu)選實施例形成的單片三維存儲器陣列的詳細實例。為 清晰起見，將包括許多細節(jié)(包括步驟、材料及工藝條件)。將了解此實例為非限制性的，且 可修改、省略或增加這些細節(jié)，而結(jié)果仍屬于本發(fā)明的范圍。赫爾納等人于2004年9月29日申請的標題為“不帶介電反熔絲的具有高及低 阻抗狀態(tài)的非易失性存儲單元”(〃 Nonvolatile Memory Cell Without a Dielectric AntifuseHaving High-and Low-Impedance States")的第 10/955，549 號美國專利申請 案(后文的'549號申請案且以引用方式并入本文)的存儲單元描述了一種存儲單元，其 包括由多結(jié)晶硅(或多晶硅)形成的二極管。所述二極管的多晶硅以高電阻率狀態(tài)形成且 可轉(zhuǎn)換為低電阻率狀態(tài)。所述單元的數(shù)據(jù)狀態(tài)以多晶硅的電阻率狀態(tài)有效地存儲。如赫爾納等人于2005年6月8日申請的標題為“通過提高多晶硅半導體材料 中的有序性而操作的非易失性存儲單元”("Nonvolatile Memory Cell Operating by IncreasingOrder in Polycrystalline Semiconductor Material")白勺第 11/148，530號 美國專利申請案(后文的'530號申請案且以引用方式并入本文)中所描述的，相信當非 晶硅鄰近某些硅化物結(jié)晶時，所得多晶硅可為更高度有序的且因此較不鄰近于硅化物而結(jié) 晶的硅更導電。相信(例如)鄰近硅化鈦層可具有這樣的晶格間距及定向其將在硅結(jié)晶 時對硅提供結(jié)晶模板，從而允許硅以相對少的瑕疵結(jié)晶。簡而言之，在不具有鄰近硅化鈦層 的情況下結(jié)晶的沉積硅將具有相對高的瑕疵率且在形成時具有高電阻率，而鄰近于硅化鈦 層而結(jié)晶的沉積硅將具有較低瑕疵率且在形成時具有低電阻率。高瑕疵率、高電阻率多晶 硅可通過將其編程、轉(zhuǎn)換為低電阻率多晶硅而提高其有序性；這兩個狀態(tài)可對應于數(shù)據(jù)狀 態(tài)且可為存儲單元的基礎(chǔ)。低瑕疵率多晶硅在形成時為低電阻率，且因此不能作為使用此 機制的存儲單元的基礎(chǔ)。在待描述的存儲器中，存儲單元將使電阻率切換金屬氧化物或氮化物層(具有添 加金屬)與多晶硅二極管配對。所述電阻率切換金屬氧化物或氮化物層將存儲數(shù)據(jù)狀態(tài)；
9因此不需要二極管的多晶硅同樣存儲此狀態(tài)，也不需要將此狀態(tài)轉(zhuǎn)換為低電阻率狀態(tài)所需 的大電壓。于是在待描述的存儲器中，可能優(yōu)選的是多晶硅二極管的多晶硅以低電阻率狀 態(tài)(具有鄰近硅化物)形成。赫爾納等人的標題為“高密度三維存儲單元”(“High-Density Three-DimensionalMemory Cell")的第6，952，030號美國專利教示了一種包含存儲單 元的單片三維存儲器陣列，其中每一存儲單元是可一次編程的單元。所述單元以高電阻狀 態(tài)形成，且在施加編程電壓后即永久地轉(zhuǎn)換為低電阻狀態(tài)。在赫爾納等人于2004年12月 17日申請的標題為“包含高度降低的垂直二極管的非易失性存儲單元”(“Nonvolatile Memory CellComprising a Reduced Height Vertical Diode")的第 11/015，824 號 美國專利申請案、赫爾納等人于2005年5月9日申請的標題為“在低溫下制造的包含 半導體二極管的高密度非易失性存儲器陣列”(”High-Density Nonvolatile Memory Array Fabricated at LowTemperature Comprising Semiconductor Diodes ")的第 11/125，606號美國專利申請案，及赫爾納等人于2004年9月29日申請的標題為“包含變 化的半導體成分的結(jié)二極管，，(〃 Junction Diode Comprising Varying Semiconductor Compositions")的第10/954，577號美國專利申請案中教示了相關(guān)存儲器陣列，所有這些 專利申請案皆以引用方式并入本文。派提等人的'939號申請案及其它并入的申請案及 專利的教示在形成根據(jù)本發(fā)明的存儲器陣列中將是有用的。為避免混淆本發(fā)明，所并入的 申請案及專利的細節(jié)并不都包括在內(nèi)，但將了解并不意圖排除這些申請案或?qū)＠娜魏谓滩弧嵗妶D4a，存儲器的形成開始于襯底100。此襯底100可為此項技術(shù)中已知的任何 半導電襯底，例如單晶硅、IV-IV化合物(如硅鍺或硅鍺碳)、III-V化合物、II-VII化合物、 此些襯底上的外延層或任何其它半導電材料。所述襯底可包括制造于其中的集成電路。在襯底100上形成絕緣層102。所述絕緣層102可為氧化硅、氮化硅、高介電膜、 Si-C-0-H膜或任何其它適合的絕緣材料。在襯底100及絕緣體102上形成第一導體200。在絕緣層102與導電層106之間 可包括粘著層104以幫助導電層106粘著。盡管可使用其它材料，但粘著層104的優(yōu)選材 料為氮化鈦，或此層可省略。可通過任何常規(guī)方法(例如通過濺鍍)來沉積粘著層104。下一待沉積的層為導電層106。導電層106可包含此項技術(shù)中已知的任何導電材 料，例如經(jīng)摻雜的半導體、金屬(例如鎢)或者金屬合金或化合物。一旦將形成導電軌的所有層已得以沉積，便將使用任何適合的掩蔽及蝕刻工藝將 所述層圖案化及蝕刻以形成大體上并聯(lián)、大體上共面的導體200(在圖4a中以橫截面加以 展示)。在一個實施例中，將光致抗蝕劑沉積、通過光刻圖案化且蝕刻所述層，隨后使用標準 工藝技術(shù)(例如在含氧等離子中的“灰化”)移除光致抗蝕劑，且剩余聚合物的條帶在于常 規(guī)液體溶劑(例如通過EKC調(diào)配的溶劑)中蝕刻期間得以形成。隨后在導電軌200之上及之間沉積介電材料108。介電材料108可為任何已知的電 絕緣材料，例如氧化硅、氮化硅或氮氧化硅。在優(yōu)選實施例中，將氧化硅用作介電材料108。 可使用任何已知的工藝來沉積氧化硅，例如化學氣相沉積(CVD)或(例如)高密度等離子 CVD (HDPCVD)。
最后，移除導電軌200上的過量介電材料108，以暴露通過介電材料108所分離的 導電軌200的頂部且留下大體上平坦的表面109。所得結(jié)構(gòu)展示于圖4a中。此移除介電質(zhì) 過量填充以形成平坦表面109可通過此項技術(shù)中已知的任何工藝(例如回蝕或化學機械研 磨法(CMP))執(zhí)行。舉例來說，可有利地使用在拉古拉姆(Raghuram)等人于2004年6月30 日申請的標題為“用以暴露掩埋的圖案化特征的非選擇性非圖案化蝕回”(“Nonselective Unpatterned Etchback to Expose Buried Patterned Features")的第 10/883，417 號 美國申請案中所描述的回蝕技術(shù)，該案的全文以引用的方式并入本文中。替代地，可通過鑲 嵌工藝形成導電軌，在此工藝中沉積氧化物，在氧化物中蝕刻溝槽，隨后用導電材料填充溝 槽且移除過量填充以形成導電軌。接下來見圖4b，在完成的導電軌200上方形成垂直柱。(為節(jié)省空間，襯底100在 圖4b及隨后的圖式中省略；但假設(shè)其存在。)優(yōu)選在平坦化導電軌之后將障壁層110沉積 為第一層。在障壁層中可使用任何適合的材料，包括氮化鎢、氮化鉭、氮化鈦或這些材料的 組合。在優(yōu)選實施例中，將氮化鈦用作障壁層。在障壁層110為氮化鈦的情況下，其可用與 先前描述的粘著層相同的方法沉積。沉積將被圖案化成柱的下一半導體材料?？墒褂萌魏芜m合的半導體材料或半導體 合金。硅是優(yōu)選的。本文使用的術(shù)語結(jié)二極管是指具有非歐姆導電特性的半導體裝置，其具有兩個端 電極且由在一個電極處為P型且在另一電極處為n型的半導電材料制成。在優(yōu)選實施例中， 半導體柱包含結(jié)二極管，所述結(jié)二極管包含第一導電類型的底部重摻雜區(qū)域及第二導電類 型的頂部重摻雜區(qū)域。頂部與底部區(qū)域之間的中間區(qū)域為第一或第二導電類型的本征或輕 微摻雜區(qū)域。在此實例中，底部重摻雜區(qū)域112為重摻雜的n型硅。在最優(yōu)選的實施例中，重摻 雜區(qū)域112被沉積且通過任何常規(guī)方法(優(yōu)選通過原位摻雜)以n型摻雜劑(例如磷)加 以摻雜。此層優(yōu)選為約200埃到約800埃。隨后通過此項技術(shù)中已知的任何方法來沉積將形成二極管的剩余部分的硅。在優(yōu) 選實施例中，頂部重摻雜P型區(qū)域116將通過離子植入形成。于是在此步驟中待沉積的厚度 將為本征區(qū)域114的最終所要厚度加上頂部重摻雜區(qū)域116植入后的所要厚度。在完成的 裝置中，本征區(qū)域114優(yōu)選為約600埃到約2000埃，例如約1600埃。重摻雜p型區(qū)域116 為約100埃到約1000埃，優(yōu)選約400埃。(層116的某厚度(例如約200埃)將在稍后步 驟中的硅化物形成期間消耗；因此層116的厚度可經(jīng)選擇以允許此預期的損耗。)于是，此 步驟中未摻雜的待沉積的厚度為約700到約3000埃，優(yōu)選約2000埃。待形成的二極管優(yōu)選為低泄漏p-i-n型二極管。通過最大化本征區(qū)域的厚度 可在此二極管中最小化泄漏。赫爾納等人的標題為“作為半導體裝置中的摻雜擴散障壁 的超薄化學生長氧化物膜”(〃 Ultrathin Chemically Grown Oxide Film as a Dopant DiffusionBarrier in Semiconductor Devices")的第 11/215，951 號美國專利申請案 (申請于2005年8月31日且以引用方式并入本文)描述了在重摻雜區(qū)域112與本征區(qū) 域114之間使用化學生長氧化物，而庫馬(Kumar)等人的于2005年11月10日申請的標 題為“摻雜有銻以避免或限制摻雜劑擴散的垂直二極管”(〃 Vertical Diode Doped With Antimony to Avoidor Limit Dopant Diffusion")的第 11/271，078 號美國專利申請案(由本發(fā)明的受讓人擁有且以引用方式并入本文)描述了用銻摻雜重摻雜區(qū)域112 ；兩種方 法皆用于防止或限制摻雜劑從重摻雜區(qū)域112擴散到本征區(qū)域114中。摻雜劑擴散到本征 區(qū)域內(nèi)會降低其厚度且增加泄漏；因此這些限制摻雜劑擴散的方法可有利地用于本發(fā)明的 實施例中以形成低泄漏二極管。通過離子植入p型摻雜劑(例如硼或BF2)而在此處形成頂部重摻雜區(qū)域116。本 文所描述的二極管具有底部n型區(qū)域及頂部p型區(qū)域。如果優(yōu)選，則可使導電類型逆轉(zhuǎn)。當通過常規(guī)方法沉積時，硅區(qū)域112、114及116在此時將為非晶形，且將在稍后步 驟中結(jié)晶。如先前及在'530號申請案中所描述，如果這些層鄰近硅化物(例如硅化鈦) 層而結(jié)晶，則所得多晶硅將具有低瑕疵率及相對低的電阻率，從而提供一個將提供相對高 電流而無需首先施加較大編程電壓的二極管。在優(yōu)選實施例中，沉積的下一層為鈦層120，其可為約30埃到約200埃厚，優(yōu)選約 100埃厚。覆蓋此層的為氮化鈦層122，其可為約100埃厚。在稍后的步驟中，將執(zhí)行退火 (例如快速熱退火)。此退火將引起鈦層120與層116的硅反應以形成硅化鈦(未圖示) 且將結(jié)晶硅層112、114及116。在結(jié)晶期間，硅將鄰近硅化鈦層從而導致所得多晶硅具有低 電阻率。在層122上形成包括金屬添加物的金屬氧化物或氮化物電阻率切換材料層118。 此層優(yōu)選為約50埃到約600埃，優(yōu)選約400埃。層118可為先前描述的材料中的任一者，且 優(yōu)選由具有(正好包括)一種展示出電阻切換行為的金屬的金屬氧化物或氮化物化合物形 成;優(yōu)選為選自由Ni0、Nb205、Ti02、Hf02、Al203、Co0、Mg0x、Cr02、V0、BN及AlN組成的群組的 材料。添加金屬優(yōu)選為鈷、鋁、鎵、銦、錳、鎳、鈮、鋯、鈦、鉿、鉭、鎂、鉻、釩、硼、釔或鑭。盡管 將了解可使用其它材料，但為簡明起見，此論述將描述在層118中使用具有添加鈷的M0。 在優(yōu)選實施例中，通過反應性濺鍍形成具有添加鈷的NiO層118，其中濺鍍靶材為至少95原 子％的鎳及0. 01原子％到5原子％的鈷(例如約1原子％到約2原子％的鈷)。最后在優(yōu)選實施例中，障壁層124沉積于NiO層118上。盡管可替代使用一些其 它適合的導電障壁材料，但層124優(yōu)選為氮化鈦。因在層124上將執(zhí)行即將到來的CMP步 驟，所以此層優(yōu)選為相對厚的，約為800埃。返回到圖4b，在此階段將構(gòu)成電阻切換狀態(tài)改變元件的層124、118、122及120及 將形成二極管的硅區(qū)域116、114及112將被圖案化并蝕刻以形成柱300。柱300應具有與 下方的導體200約相同間距及約相同寬度以使得每一柱300形成于導體200之上?？扇菰S 某種程度的未對準。可使用任何適合的掩蔽及蝕刻工藝形成柱300。待蝕刻的堆疊相對較高且包括 需要使用不同蝕刻劑的材料。隨后優(yōu)選沉積光致抗蝕劑、使用標準光刻技術(shù)來圖案化光 致抗蝕劑，隨后蝕刻氮化鈦層124、NiO層118、氮化鈦層122及鈦層120。蝕刻過渡金屬 氧化物(例如用于電阻率切換層118的許多優(yōu)選材料的那些氧化物)的有利方法在拉 古拉姆等人的標題為“過渡金屬及其化合物的等離子蝕刻方法”(“Method of Plasma EtchingTransition Metals and Their Compounds")的第 11/179，423 號美國專利申請 案(申請于2005年7月11日且以引用方式并入本文)中加以描述。這些經(jīng)蝕刻的層隨后 可在蝕刻剩余層期間充當硬掩膜。在陳(Chen)于2003年12月5日申請的標題為“具有使用交替相移的內(nèi)部非白勺力_月莫( “ Photomask Features with Interior Nonprinting Window UsingAlternating Phase Shifting")的第 10/728，436 號美國申請案或陳于 2004 年 4 月1日申請的標題為“具有不含鉻的非印刷相移窗的光掩膜特征”(“Photomask Features withChromeless Nonprinting Phase Shifting Window")的第 10/815，312 號美國申請 案(兩者皆由本發(fā)明的受讓人擁有且以引用方式并入本文)中所描述的光刻技術(shù)可有利地 用以執(zhí)行在形成本發(fā)明的存儲器陣列過程中所使用的任何光刻步驟。介電材料108沉積在柱300之上及之間，從而填充柱之間的間隙。介電材料108 可為任何已知的電絕緣材料，例如氧化硅、氮化硅或氮氧化硅。在優(yōu)選實施例中，將二氧化 硅用作絕緣材料?？墒褂萌魏我阎墓に?例如CVD或HDPCVD)來沉積二氧化硅。接下來移除柱300上的介電材料，從而暴露通過介電材料108分離的柱300的頂 部且留下大體上平坦的表面?？赏ㄟ^此項技術(shù)中已知的任何工藝(例如CMP或回蝕)來執(zhí) 行介電材料過量填充的移除及平坦化。舉例來說，可使用在拉古拉姆等人的申請案中描述 的回蝕技術(shù)。所得結(jié)構(gòu)展示于圖4b中。在此實例中，層124、118、122及120在單一圖案化步驟中與硅區(qū)域112及114及 116—起圖案化，隨后進行多步驟蝕刻。然而，在一些實施例中，可能需要在分離的圖案化步 驟形成二極管及狀態(tài)改變元件以減少蝕刻高度且避免因使NiO及金屬障壁層暴露于專用 于半導體蝕刻的腔室中而可能造成的污染。在此工藝(未圖示)中，硅區(qū)域112及114經(jīng) 沉積、圖案化并蝕刻以形成柱。沉積介電填充物以填充柱之間的間隙，且CMP步驟移除過量 填充且以大體上平坦的表面暴露柱的頂部。通過離子植入形成頂部重摻雜區(qū)域116。將鈦 層120、氮化鈦層122、Ni0層118及鈦層124沉積于此平坦表面上，隨后在單獨的步驟中圖 案化并蝕刻所述層以形成與下方的二極管柱對準的短柱?？扇菰S某種程度的未對準。在短 柱之間沉積介電填充物，且CMP步驟移除過量填充且暴露柱的頂部。在其它替代性實施例中，障壁層122、具有添加鈷的NiO層118及障壁層124可先 于二極管層112、114及116形成(且因此在這些二極管層下方)，且可在相同或單獨的圖 案化步驟中加以圖案化。在此情況下，柱上方的頂部導體的第一層將為用氮化鈦覆蓋的鈦 層。在稍后的退火期間，此鈦將與二極管頂部的硅反應以形成硅化鈦，從而提供結(jié)晶模板以 形成低瑕疵率的多晶二極管。在其它實施例中，無添加鈷的NiO的接觸層可直接形成于NiO層118 (其具有添加 鈷)的上方或下方以提供用于NiO層118的經(jīng)改進的電接觸。參看圖4c，在完成柱300的形成之后，沉積導電材料或堆疊以形成頂部導體400。 在優(yōu)選實施例中，接下來沉積氮化鈦障壁層130，隨后是鎢層132。如先前所描述的，可圖案 化并蝕刻頂部導體400。在此實例中，在每一單元中，(層112、114及116的)二極管及狀 態(tài)改變元件已串聯(lián)形成(其包含電阻切換層118)在頂部導體400與底部導體200之間。上 覆的第二導體400優(yōu)選將在與第一導體200不同的方向上延伸，優(yōu)選大體上垂直于第一導 體。圖4c中展示的所得結(jié)構(gòu)是存儲單元的底部或第一層級。在此存儲器層級的每一存儲單元中，層122、118及124以及接觸層(如果包括所 述接觸層)將充當可逆性狀態(tài)改變元件。在裝置的正常操作期間，可逆性狀態(tài)改變元件從 第一電阻狀態(tài)改變成第二電阻狀態(tài)且改變回先前狀態(tài)。第一電阻狀態(tài)與第二電阻狀態(tài)之間 的電阻差可為至少五倍。
可在此第一存儲器層級上方形成額外存儲器層級。在一些實施例中，導體可在存 儲器層級之間共用；亦即頂部導體400將充當下一存儲器層級的底部導體。在其它實施例 中，層間電介質(zhì)形成于圖4c的第一存儲器層級上方，其表面經(jīng)過平坦化，且第二存儲器層 級的構(gòu)造始于此平坦化層間電介質(zhì)上而無共用導體。單片三維存儲器陣列為其中多個存儲器層級形成于單一襯底(例如晶片)上 方而無插入襯底的存儲器陣列。形成一個存儲器層級的層直接在一個或多個現(xiàn)有層級 的層上沉積或生長。相反，與在里迪(Leedy)的標題為“三維結(jié)構(gòu)存儲器”(〃 Three dimensionalstructure memory")的第5，915，167號美國專利中一樣，通過在分離的襯底 上形成存儲器層級且將所述存儲器層級堆疊地粘著來構(gòu)造堆疊存儲器。雖然在結(jié)合之前可 將襯底變薄或從存儲器層級移除，但因存儲器層級起初形成于分離襯底上，所以此些存儲 器并非真正的單片三維存儲器陣列。形成于襯底上方的單片三維存儲器陣列包含至少以第一高度形成于襯底上方的 第一存儲器層級、及以不同于第一高度的第二高度形成的第二存儲器層級。在此多層級陣 列中可在襯底上方形成三個、四個、八個或事實上任何數(shù)目的存儲器層級。用于設(shè)定及重設(shè)的陣列線的偏壓如所述的，在一些環(huán)境中，一些電阻率切換金屬氧化物或氮化物需要設(shè)定電流在 一個方向上流動而重設(shè)電流在相反方向上流動，而在其它實施例中電流流動的方向并不重要。假設(shè)在如圖4c的存儲器陣列的存儲器陣列中，二極管必須在正向上偏壓以將電 阻率切換層118從高電阻率狀態(tài)轉(zhuǎn)換為低電阻率狀態(tài)(需要正向設(shè)定電流)，而二極管必須 在反向上偏壓以將電阻率切換層118從低電阻率狀態(tài)轉(zhuǎn)換成高電阻率狀態(tài)(需要反向重設(shè) 電流)。必須在不會無意地切換共用頂部或底部導體的相鄰單元的情況下將一個單元置 于低電阻率狀態(tài)。見圖5，為了將選定單元S從高電阻狀態(tài)切換為低電阻狀態(tài)，將互連線~ 設(shè)定為設(shè)定電壓VSET，且將互連線I設(shè)定為接地，從而在選定單元S上施加VSET。為避免切 換所述陣列中的其它單元，將未選定的互連線&設(shè)定為A且將互連線A設(shè)定為VSET_A。舉例來說，假設(shè)VSET為10伏特且A為5伏特。將10伏特的設(shè)定電壓施加在選定 單元s上，從而引起單元S切換。將5伏特的正向電壓施加到半選定單元H(互連線B。與互 連線A之間)與F(互連線&與互連線％之間)兩者，所述電壓太小而不能引起切換。對 于選定的VSET及△值，在未選定的單元U上不施加任何電壓。顯然可在一個范圍內(nèi)指定A的值。應選擇A的值以使得H、F或U單元中沒有 一者經(jīng)受足夠大而能引起設(shè)定或重設(shè)的電壓或電流。未選定的單元u經(jīng)受A-(Vset-A)或 2A-Vset的電壓。一般而言，隨后為了避免未選定的單元U的無意重設(shè)2 A -VSET < VEESET在典型陣列中，陣列中的大多數(shù)單元對應于未選定的單元U。因此，為最小化泄漏 電流，最小化在未選定的單元U上施加的電壓是有利的。在本實例中，通過選擇△ =Vset/2 而進行此操作，其保證在未選定的單元U上將無電壓施加或無電流流動。參看圖6，為了將選定單元S從低電阻狀態(tài)切換成高電阻狀態(tài)，施加重設(shè)電壓，此 電壓在此實例中必須為負電壓。將互連線B。設(shè)定為重設(shè)電壓VKESET且將互連線\設(shè)定為接地，以在選定單元S上施加VKESET。為了避免切換所述陣列中的其它單元，將未選定的互連線 設(shè)定為A且將未選定的互連線Wi設(shè)定為VKESET_ A。與在先前的實例中一樣，最小化未選定的單元U上的電壓及電流是有利的，這可 通過選擇A =Vreset/2進行。舉例來說，假設(shè)VKESET為-10伏特。將-10伏特的重設(shè)電壓施 加在選定單元S上，以引起單元S切換。將-5伏特的電壓施加到半選定的單元H(互連線 B。與互連線巧之間)與F(互連線&與互連線％之間)兩者，所述電壓太小而不能引起切 換。在未選定的單元U上沒有施加任何電壓。如上所述，A的值可在一個范圍內(nèi)，例如，使得2 A -VEESET < VSET這些設(shè)定及重設(shè)電壓及A的選定值僅為用于說明的實例?？蛇x擇許多值。常規(guī) 的做法是基于存儲單元的特性選擇最佳編程電壓及電流。雖然本文已描述詳細的制造方法，但可使用形成相同結(jié)構(gòu)的任何其它方法，而結(jié) 果仍在本發(fā)明的范圍內(nèi)。以上具體實施方式
僅描述了本發(fā)明可采用的許多形式中的幾種。出于此目的，此具體實施方式
意圖用作說明而非限制。只有隨附權(quán)利要求書(包括所有等效物)意圖界定 本發(fā)明的范圍。
權(quán)利要求
一種半導體裝置，其包含可逆性狀態(tài)改變元件，其包含所述裝置的層，所述層包含電阻率切換金屬氧化物或氮化物二元化合物，所述電阻率切換金屬氧化物或氮化物二元化合物僅包括一種金屬，和金屬添加劑，其中所述金屬添加劑包含在所述層中的摻雜劑；其中所述金屬添加劑包含在所述層中的金屬原子的約0.01％到約5％；且其中電阻率切換金屬氧化物或氮化物化合物是NiO且所述金屬添加劑為鋁。
2.一種半導體裝置，其包含可逆性狀態(tài)改變元件，其包含不同于所述裝置的襯底的層，所述層包含 電阻率切換金屬氧化物或氮化物二元化合物，所述電阻率切換金屬氧化物或氮化物二 元化合物僅包括一種金屬，和選自由下述組成的群組的金屬添加劑鋁，鎵，銦，和硼，其中所述金屬添加劑包含在所述層中的摻雜劑，且其中所述金屬添加劑包含在所述層中的金屬原子的約0. 01%到約5%。
3.根據(jù)權(quán)利要求2所述的半導體裝置，其中所述電阻率切換金屬氧化物或氮化物化合 物選自由 NiO、Nb2O5, TiO2, HfO2, A1203、CoO、MgOx、CrO2, W、BN 及 AlN 組成的群組。
4.根據(jù)權(quán)利要求2所述的半導體裝置，其中所述金屬添加劑是通過離子植入引入的。
5.根據(jù)權(quán)利要求2所述的半導體裝置，其中所述金屬添加劑是通過擴散引入的。
6.根據(jù)權(quán)利要求2所述的半導體裝置，其中所述金屬添加劑是通過濺鍍引入的。
7.根據(jù)權(quán)利要求2所述的半導體裝置，其中所述裝置包含非易失性存儲單元。
8.根據(jù)權(quán)利要求2所述的半導體裝置，其中在所述裝置的正常操作期間，所述可逆性 狀態(tài)改變元件從第一電阻狀態(tài)改變成第二電阻狀態(tài)，所述第一電阻狀態(tài)不同于所述第二電 阻狀態(tài)。
9.根據(jù)權(quán)利要求8所述的半導體裝置，其中所述第一電阻狀態(tài)與所述第二電阻狀態(tài)之 間的差為至少五倍。
10.根據(jù)權(quán)利要求8所述的半導體裝置，其中所述可逆性狀態(tài)改變元件是通過使設(shè)定 電流或重設(shè)電流流經(jīng)所述狀態(tài)改變元件或在所述狀態(tài)改變元件上施加設(shè)定電壓或重設(shè)電 壓而從第一電阻狀態(tài)改變成第二電阻狀態(tài)。
11.一種可重寫的非易失性存儲單元，其包含狀態(tài)改變元件，其包含不同于所述存儲單元的襯底的層，所述層包含 電阻率切換金屬氧化物或氮化物二元化合物，所述電阻率切換金屬氧化物或氮化物二 元化合物僅包括一種金屬，和選自由下述組成的群組的金屬添加劑鋁，鎵，銦，和硼， 其中所述金屬添加劑包含在所述層中的摻雜劑，且 其中所述金屬添加劑包含在所述層中的金屬原子的約0. 01%到約5%， 其中所述存儲單元的數(shù)據(jù)狀態(tài)存儲在所述層的電阻率狀態(tài)。
12.根據(jù)權(quán)利要求11所述的可重寫的非易失性存儲單元，其中所述存儲單元形成于所 述襯底上方。
13.根據(jù)權(quán)利要求12所述的可重寫的非易失性存儲單元，其進一步包含二極管，所述 二極管及所述狀態(tài)改變元件電性串聯(lián)在第一導體與第二導體之間。
14.根據(jù)權(quán)利要求13所述的可重寫的非易失性存儲單元，其中所述第二導體位于所述 第一導體上方，所述第一導體位于所述襯底上方，且其中所述二極管及所述狀態(tài)改變元件 垂直地設(shè)置在所述第一導體與所述第二導體之間。
15.根據(jù)權(quán)利要求13所述的可重寫的非易失性存儲單元，其中所述二極管是半導體結(jié) 二極管。
16.根據(jù)權(quán)利要求11所述的可重寫的非易失性存儲單元，其中所述電阻率切換金屬氧 化物或氮化物化合物選自由 NiO、Nb2O5, TiO2, HfO2, A1203、CoO、MgOx, CrO2, W、BN 及 AlN 組 成的群組。
全文摘要
本發(fā)明提供一種可達到至少兩個穩(wěn)定的電阻率狀態(tài)的電阻率切換金屬氧化物或氮化物層。此層可用于非易失性存儲單元中的狀態(tài)改變元件中，從而以此電阻率狀態(tài)存儲其數(shù)據(jù)狀態(tài)，例如“0”或“1”。在此電阻率切換金屬氧化物或氮化物化合物層中包括額外的金屬原子會降低引起電阻率狀態(tài)之間的切換所需的電流，從而減少以此層的電阻率狀態(tài)存儲數(shù)據(jù)的存儲單元陣列的功率要求。在各種實施例中，存儲單元可包括與另一元件(例如二極管或晶體管)串聯(lián)形成的具有添加金屬的電阻率切換金屬氧化物或氮化物化合物層。
文檔編號H01L45/00GK101853921SQ20101000425
公開日2010年10月6日 申請日期2006年11月20日 優(yōu)先權(quán)日2005年11月23日
發(fā)明者S·布拉德·赫納, 坦邁·庫馬爾 申請人:桑迪士克3D公司