專利名稱：包含電阻切換氧化物或氮化物及抗熔絲的非易失性可重寫存儲(chǔ)器單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種包含電阻切換材料的非易失性存儲(chǔ)器單元。
背景技術(shù)：
可在穩(wěn)定電阻狀態(tài)間以可逆方式切換的電阻切換材料可用于非易失性存儲(chǔ)器單元 中。電阻切換材料的電阻狀態(tài)存儲(chǔ)單元的數(shù)據(jù)狀態(tài)。
對于某些電阻切換材料，低至高電阻或高至低電阻切換或這兩者可能難以控制。改 善對所述切換的控制將是有利的。

發(fā)明內(nèi)容
通過隨附權(quán)利要求書來定義本發(fā)明，且不應(yīng)將此部分中的任何內(nèi)容視為對所述權(quán)利 要求書的限制。 一般而言，本發(fā)明是針對一種包含電阻切換材料的非易失性存儲(chǔ)器單元。
本發(fā)明的第一方面提供一種非易失性存儲(chǔ)器單元，其包含電阻切換元件，所述電 阻切換元件包含電阻切換金屬氧化物或氮化物化合物的層，所述金屬氧化物或氮化物化 合物僅包括一種金屬；及介電熔斷抗熔絲。
本發(fā)明的優(yōu)選實(shí)施例提供一種非易失性存儲(chǔ)器陣列，其包含第一多個(gè)存儲(chǔ)器單元，
所述第一多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元包含介電熔斷抗熔絲；電阻切換存儲(chǔ)器 元件，其包含電阻切換金屬氧化物或氮化物化合物的層，所述金屬氧化物或氮化物化合 物僅包括一種金屬。
本發(fā)明的另一方面提供一種用于形成及編程非易失性存儲(chǔ)器單元的方法，所述方法 包含形成介電熔斷抗瑢絲；及形成電阻切換金屬氧化物或氮化物化合物的層，所述金 屬氧化物或氮化物化合物僅包括一種金屬，其中所述介電熔斷抗熔絲及所述電阻切換元 件是以電性串聯(lián)方式布置于所述非易失性存儲(chǔ)器單元內(nèi)及，在完成所述存儲(chǔ)器單元的 制造之后，施加預(yù)調(diào)節(jié)脈沖，其中所述預(yù)調(diào)節(jié)脈沖是用以熔斷所述介電熔斷抗熔絲，形 成穿過所述介電熔斷抗熔絲的低電阻熔斷區(qū)，且其中所述預(yù)調(diào)節(jié)脈沖是用以在所述電阻 切換金屬氧化物或氮化物化合物的層中形成電阻切換區(qū)，改變所述電阻切換區(qū)的電阻狀態(tài)。
本發(fā)明的另一優(yōu)選實(shí)施例提供一種單片三維存儲(chǔ)器陣列，其包含i)第一存儲(chǔ)器級， 其是以單片形式形成于襯底上，所述第一存儲(chǔ)器級包含a)多個(gè)大致平行大致共面的 第一導(dǎo)體；b)所述第一導(dǎo)體上的多個(gè)大致平行大致共面的第二導(dǎo)體；及C)第一多個(gè)存 儲(chǔ)器單元，每一存儲(chǔ)器單元包含介電熔斷抗熔絲，所述底部導(dǎo)體之一的一部分，及所述 頂部導(dǎo)體之一的一部分，電阻切換金屬氧化物或氮化物化合物的層，其中所述金屬氧化 物或氮化物化合物僅包括一種金屬，且其中所述介電熔斷抗熔絲與所述電阻切換金屬氧 化物或氮化物的層是以電性串聯(lián)方式布置于所述頂部導(dǎo)體的所述部分與所述底部導(dǎo)體 的所述部分之間，及ii)第二存儲(chǔ)器級，其是以單片形式形成于所述第一存儲(chǔ)器級上。
本發(fā)明的又一方面提供一種用于編程非易失性存儲(chǔ)器單元的方法，其中所述單元包 含介電熔斷抗熔絲及電阻切換存儲(chǔ)器元件，所述電阻切換存儲(chǔ)器元件包含電阻切換金 屬氧化物或氮化物化合物的層，所述金屬氧化物或氮化物化合物僅包括一種金屬，所述 方法包含施加預(yù)調(diào)節(jié)脈沖，其中所述預(yù)調(diào)節(jié)脈沖是用以熔斷所述介電熔斷抗熔絲，形 成穿過所述介電熔斷抗熔絲的低電阻熔斷區(qū)，且其中所述預(yù)調(diào)節(jié)脈沖是用以在所述電阻 切換金屬氧化物或氮化物化合物的層中形成切換區(qū)，將所述切換區(qū)置于低電阻設(shè)置狀態(tài) 下。
本文所述的本發(fā)明的若干方面及實(shí)施例中的每一者均可單獨(dú)或相互組合使用。 現(xiàn)在將參考附圖來說明優(yōu)選方面及實(shí)施例。


圖1是依據(jù)本發(fā)明的優(yōu)選實(shí)施例所形成的非易失性存儲(chǔ)器單元的透視圖。 圖2是包含多個(gè)圖1的存儲(chǔ)器單元的存儲(chǔ)器級的一部分的透視圖。 圖3是依據(jù)'939申請案的存儲(chǔ)器單元的透視圖。
圖4是具有從中穿過而形成的小導(dǎo)電熔斷區(qū)的介電熔斷抗熔絲的平面圖。 圖5a至5d是電路圖，其說明用以預(yù)調(diào)節(jié)、重設(shè)、設(shè)置及讀取被選定存儲(chǔ)器單元S
而不千擾鄰接半選定單元H與F及未被選定單元U的偏壓方案。
圖6a至6d是橫截面圖，其說明依據(jù)本發(fā)明的優(yōu)選實(shí)施例所形成的單片三維存儲(chǔ)器
陣列中的存儲(chǔ)器級的形成階段。
具體實(shí)施例方式
在赫爾納(Herner)等人于2005年5月9日所申請的美國專利申請案第11/125,939號"包括二極管和電阻切換材料的可重寫存儲(chǔ)器單元"("Rewriteable Memory Cell Comprising a Diode and a Resistance-Switching Material")(下文中的'939申請案且以引 用方式并入本文)；及赫爾納等人的美國專利申請案第—號"，"(與本申請案同一日期 所申請的—申請案(代理人案號MA-146-1))中揭示了一種包括金屬氧化物或氮化物 化合物的電阻切換層的非易失性存儲(chǔ)器單元，所述金屬氧化物或氮化物化合物包括一種 金屬。在優(yōu)選實(shí)施例中，與二極管串聯(lián)地布置所述電阻切換層。在這兩個(gè)申請案中，存 儲(chǔ)器單元的數(shù)據(jù)狀態(tài)是存儲(chǔ)于電阻切換層的電阻狀態(tài)中；g卩，電阻切換層處于低電阻狀
態(tài)下的存儲(chǔ)器單元可對應(yīng)于數(shù)據(jù)"0"，而電阻切換層處于高電阻狀態(tài)下的存儲(chǔ)器單元可 對應(yīng)于數(shù)據(jù)"1"。
電阻切換材料是金屬氧化物或氮化物化合物的層，所述金屬氧化物或氮化物化合物 僅包括一種金屬。優(yōu)選金屬氧化物或氮化物化合物包括NixOy、 NbxOy、 TixOy、 HfxOy、 AlxOy、 MgxOy、 CoxOy、 CrxOy、 VxOy、 ZnxOy、 ZrxOy、 B,Ny及AlxNy，其中x與y的范 圍在0與1之間。實(shí)例是化學(xué)計(jì)量化合物NiO、 Nb205、 Ti02、 Hf02、 A1203、 MgOx、 CoO、 Cr02、 VO、 ZnO、 ZrO、 BN、及A1N，但也可使用非化學(xué)計(jì)量化合物。以初始穩(wěn) 定電阻狀態(tài)(例如高電阻狀態(tài))形成這些材料之一的層?？赏ㄟ^施加適當(dāng)?shù)碾娒}沖使所 述初始電阻狀態(tài)變?yōu)椴煌姆€(wěn)定電阻狀態(tài)。使電阻切換層從較高電阻重設(shè)狀態(tài)變?yōu)檩^低 電阻設(shè)置狀態(tài)的脈沖是設(shè)置脈沖，而使電阻切換層從較低電阻狀態(tài)變?yōu)檩^高電阻狀態(tài)的 脈沖是重設(shè)脈沖。視需要，此說明也會(huì)提及設(shè)置電壓、設(shè)置電流、重設(shè)電壓或重設(shè)電流。
在本發(fā)明中，以與電阻切換層串聯(lián)的方式包含介電熔斷抗熔絲。以初始非導(dǎo)電狀態(tài) 形成介電熔斷抗熔絲，阻止電流流動(dòng)。 一旦施加編程脈沖，抗熔絲的介電材料即經(jīng)受電 介質(zhì)崩潰，永久地改變介電熔斷抗熔絲并使其變?yōu)閷?dǎo)電，從而允許增加的電流流動(dòng)。在 優(yōu)選實(shí)施例中，也以與介電熔斷抗熔絲及電阻切換層串聯(lián)的方式形成二極管。
在本發(fā)明中，僅在小的導(dǎo)電熔斷區(qū)中發(fā)生抗熔絲的介電熔斷。通過此熔斷區(qū)使電流 聚集，且此電流聚集是用以集中流經(jīng)穿過電阻切換層的窄切換路徑的電流，使得此層的 電阻的切換更加可控制。優(yōu)選在工廠中在預(yù)調(diào)節(jié)步驟中在每一單元中熔斷介電熔斷抗熔 絲，以準(zhǔn)備好存儲(chǔ)器以便使用。
圖l繪示依據(jù)本發(fā)明的優(yōu)選實(shí)施例的存儲(chǔ)器單元。柱300包括垂直定位二極管30、 電阻切換層118及介電熔斷抗熔絲117，其是以串聯(lián)方式設(shè)置在底部導(dǎo)體200與頂部導(dǎo) 體400之間。大多數(shù)實(shí)施例將包括額外層，用作勢壘層、黏合層等等，如下所述。
圖l是非易失性存儲(chǔ)器單元的一個(gè)實(shí)例，其包含電阻切換元件，其包含電阻切換 金屬氧化物或氮化物化合物的層，所述金屬氧化物或氮化物化合物僅包括一種金屬；及介電熔斷抗熔絲。也可包括二極管，二極管、電阻切換元件及抗熔絲是以電性串聯(lián)方式 布置。這些元件可設(shè)置在頂部與底部導(dǎo)體之間。
在優(yōu)選實(shí)施例中，所述二極管是半導(dǎo)體結(jié)二極管。半導(dǎo)體結(jié)二極管是具有以下特性 的半導(dǎo)體裝置沿一個(gè)方向比沿另一方向更容易傳導(dǎo)電流、具有兩個(gè)端子電極且由一個(gè) 電極處為p型且另一電極處為n型的半導(dǎo)電材料制成。實(shí)例是p-n二極管、p-i-n二極管 及齊納二極管。在替代實(shí)施例中，所述二極管可為肖特基勢壘二極管，或具有半導(dǎo)體特 性的金屬氧化物(例如NiO用作p型區(qū)且Ti02用作n型區(qū))的二極管。
圖2繪示此類存儲(chǔ)器單元的存儲(chǔ)器級，其可通過形成多個(gè)大致共面的底部導(dǎo)體200、 柱300及頂部導(dǎo)體400而形成。此存儲(chǔ)器級可由襯底(例如半導(dǎo)體晶片襯底，如單晶硅 晶片或絕緣體上硅晶片)上沉積的層形成。
可堆棧二、三、四或更多此類存儲(chǔ)器級以形成單片三維存儲(chǔ)器陣列。單片三維存儲(chǔ) 器陣列當(dāng)中會(huì)有多個(gè)存儲(chǔ)器級在無任何中間襯底的情況下在單個(gè)襯底(例如晶片)上形 成。形成一個(gè)存儲(chǔ)器級的所述層直接在現(xiàn)存存儲(chǔ)器級的層上沉積或生長。相反，堆棧式 存儲(chǔ)器如同于李迪(Leedy)的美國專利第5,915,167號"三維結(jié)構(gòu)存儲(chǔ)器"("Three Dimensional Structure Memory")中所述，通過在分離襯底上形成存儲(chǔ)器級并在每一存儲(chǔ) 器級的頂上黏附另一存儲(chǔ)器級而構(gòu)造?？稍诮雍现皩λ鲆r底加以薄化或從存儲(chǔ)器級 移除襯底，但由于所述存儲(chǔ)器級最初是形成在分離襯底上，所以此類存儲(chǔ)器并不是真正 的單片三維存儲(chǔ)器陣列。
形成在襯底上的單片三維存儲(chǔ)器陣列包含至少一按第一高度形成在襯底上的第一 存儲(chǔ)器級及一按不同于所述第一高度的第二高度形成的第二存儲(chǔ)器級。在此多級陣列中 可在襯底上形成三、四、八乃至任何數(shù)目的存儲(chǔ)器級。
在以下專利中說明單片三維存儲(chǔ)器陣列約翰遜(Johnson)等人的美國專利第 6,034,882號"垂直堆?，F(xiàn)場可編程非易失性存儲(chǔ)器及制造方法"("Vertically stacked field programmable nonvolatile memory and method of fabrication");禾斗納爾(Knall)等人 的美國專利第6,420,215號"三維存儲(chǔ)器陣列及制造方法"("Three Dimensional Memory Array and Method of Fabrication");及赫爾納(Herner)等人的美國專利第6,952,030號 "高密度三維存儲(chǔ)器單元"("High-density three-dimensional memory cell"),將戶/f述專利 全部以引用方式并入本文。
如先前所述，用于電阻切換層的優(yōu)選材料包括NixOy、 NbxOy、 TixOy、 HfxOy、 AlxOy、 MgxOy、 CoxOy、 CrxOy、 VxOy、 ZnxOy、 ZrxOy、 BxNy及AlxNy。為簡單起見，此論述將 說明使用氧化鎳作為電阻切換金屬氧化物或氮化物化合物所形成的存儲(chǔ)器單元。應(yīng)明白，也可使用任何其它指定材料。應(yīng)進(jìn)一步明白，在此論述中，"氧化鎳"指鎳的化學(xué) 計(jì)量及非化學(xué)計(jì)量氧化物。
一般而言，以高電阻狀態(tài)形成氧化鎳層。 一旦施加設(shè)置脈沖，所述氧化鎳即轉(zhuǎn)換為 低電阻狀態(tài)。轉(zhuǎn)向圖3,在不具有介電熔斷抗瑢絲的存儲(chǔ)器單元中，當(dāng)在頂部導(dǎo)體400 與底部導(dǎo)體200之間施加設(shè)置電壓且電流流經(jīng)二極管30時(shí)，氧化鎳層118從其初始高 電阻狀態(tài)轉(zhuǎn)換為較低電阻狀態(tài)。在'939申請案中說明此存儲(chǔ)器單元。
設(shè)置及重設(shè)脈沖需要精細(xì)控制。從設(shè)置狀態(tài)切換回至較高電阻重設(shè)狀態(tài)需要橫跨電 阻切換層建立重設(shè)電壓。參考圖3，如果氧化鎳層118的設(shè)置狀態(tài)是極低電阻，允許高 電流流動(dòng)，則可能很難建立足以使氧化鎳層118重設(shè)回較高電阻狀態(tài)的電壓。
參考圖1，在本發(fā)明中，介電熔斷抗熔絲117是由介電材料形成；例如，此抗熔絲 可為單層生長或沉積的二氧化硅或某一其它生長或沉積的電介質(zhì)。施加足以引起電介質(zhì) 崩潰的電壓而形成穿過抗熔絲的低電阻熔斷區(qū)。參考圖4，此熔斷區(qū)42的面積比抗熔絲 40本身的面積小得多；其直徑可為(例如)大約2至5nm。
參考圖1，當(dāng)介電熔斷抗熔絲117與氧化鎳層U8鄰接時(shí)，透過極窄熔斷區(qū)集中電 流，形成穿過氧化鎳層118的比較窄的切換區(qū)?？稍谘趸噷优c抗熔絲之間插入薄導(dǎo)電 勢壘層(未圖示)。如果所述勢壘層足夠薄(優(yōu)選比電阻切換層薄)且是由相對較高電 阻材料(優(yōu)選具有可與電阻切換材料的高電阻狀態(tài)相比較的電阻)形成，則將透過勢壘 層傳送電流聚集效應(yīng)。
此電流聚集建立穿過窄切換區(qū)的較高的觀察到的電阻。電阻切換層118中的此切換 區(qū)的較高電阻有助于控制設(shè)置及重設(shè)狀態(tài)。與不具有抗熔絲層117的類似單元相比較， 在本發(fā)明中，電流路徑在相同電壓下是較高電阻，允許較低電流，從而允許較低功率。 可很容易設(shè)置及重設(shè)電阻切換層的電阻狀態(tài)，有助于獲得穩(wěn)固的可重寫存儲(chǔ)器單元。
為將最大功率輸送至單元，編程期間所編程的單元的電阻應(yīng)與驅(qū)動(dòng)被選定單元的字 線及位線的電路的電阻和大約相同。當(dāng)通過橫跨介電層的電介質(zhì)崩潰而以電性方式形成 低電阻熔斷區(qū)時(shí)，介電區(qū)最初為高電阻，之后電阻隨著熔斷區(qū)形成而下降。隨著熔斷區(qū) 的電阻接近電路的電阻，熔斷區(qū)開始冷卻，且尺寸將不再增加。因此，熔斷區(qū)的形成機(jī) 制傾向于使熔斷區(qū)的電阻與驅(qū)動(dòng)電路的電阻大約相同。接著，在隨后的編程事件中，熔 斷區(qū)提供用以將可預(yù)測功率級輸送至單元的構(gòu)件。如所屬領(lǐng)域的技術(shù)人員將眾所周知 的，在編程期間可有利地使用常規(guī)電流限制器電路來控制驅(qū)動(dòng)器的有效電阻。
在特征尺寸的范圍為大約.l微米下至大約lOnm的存儲(chǔ)器中(如同在本發(fā)明的大多 數(shù)優(yōu)選實(shí)施例中)，未熔斷抗熔絲的初始電阻會(huì)非常高，在大約10兆歐與大約1000兆歐之間。電介質(zhì)崩潰之后，熔斷區(qū)的電阻將在大約IO千歐與大約1兆歐之間。
本發(fā)明允許對設(shè)置及重設(shè)狀態(tài)的改良控制；因此，在某些實(shí)施例中，對于氧化鎳(或 其它電阻切換材料)，將可重復(fù)實(shí)現(xiàn)兩個(gè)以上可很容易檢測的穩(wěn)定電阻狀態(tài)。在與本申
請案同一日期所申請的_申請案(代理人案號MA-146-1)中說明用以設(shè)置及重設(shè)為
多個(gè)電阻級的有利方法。
適合用于依據(jù)本發(fā)明所形成的三維存儲(chǔ)器陣列中的電路結(jié)構(gòu)及方法是在斯切艾林 (Scheuerlein)于2003年3月31日所申請的美國專利申請案第10/403,844號"用于三維 存儲(chǔ)器陣列的具有多層字線區(qū)段的字線布置"("Word Line Arrangement Having Multi-Layer Word Line Segments for Three-Dimensional Memory Array") 中進(jìn)行說明，所 述申請案是讓渡給本發(fā)明的受讓人且以引用方式并入本文。此布置的有益要素包括使用 共同字線驅(qū)動(dòng)器及極長位線，其可減少內(nèi)務(wù)操作電路(overhead circuitry)。
斯切艾林(Scheuerlein)的美國專利申請案第11/040,262號"用于可靠寫入的用于 偏壓相變存儲(chǔ)器陣列的結(jié)構(gòu)和方法"("Structure and Method for Biasing Phase Change Memory Array for Reliable Writing")說明一種可有利地用于依據(jù)本發(fā)明所形成的陣列中 的偏壓方案。此申請案的偏壓方案可確保橫跨未被選定與半選定單元的電壓不足以造成 所述單元的無意的轉(zhuǎn)換，且允許對輸送至待編程單元的功率進(jìn)行精確控制。如果要了解 更多有用教示，可參閱斯切艾林(Scheuerlein)的美國專利第6,618,295號"用于在寫入 存儲(chǔ)器陣列時(shí)偏壓選定和未選定陣列線的方法和設(shè)備"("Method and Apparatus for Biasing Selected and Unselected Array Lines When Writing a Memory Array")。
應(yīng)記得，為存儲(chǔ)器陣列內(nèi)的每一抗熔絲施加預(yù)調(diào)節(jié)脈沖以建立熔斷區(qū)，以便使裝置 作好用作存儲(chǔ)器單元的準(zhǔn)備。圖5a說明一有利的偏壓方案，其是用以在待對每一單元 執(zhí)行的預(yù)調(diào)節(jié)步驟中熔斷被選定單元的抗熔絲。所屬領(lǐng)域的技術(shù)人員應(yīng)明白，此實(shí)例及 以下實(shí)例中所供應(yīng)的電壓可視單元結(jié)構(gòu)的許多細(xì)節(jié)而變化。
參考圖l及5a至5d，在一優(yōu)選實(shí)施例中，二極管'30具有鄰接切換材料118及抗熔 絲層117的p型材料以及鄰接底部導(dǎo)體200 (其是字線)的n型材料。圖1的存儲(chǔ)器單 元可形成于存儲(chǔ)器陣列(如圖2所示)中，因此，字線200是許多字線之一，而作為位 線的頂部導(dǎo)體400是許多位線之一。應(yīng)進(jìn)一步明白，為簡單起見，圖5a至5d未描繪抗 熔絲。
參考圖5a,待經(jīng)受抗熔絲熔斷的單元是被選定字線W,與被選定位線B,的交叉點(diǎn)處 的被選定單元S。在此實(shí)例中，將位線B,設(shè)置為相對較高的預(yù)調(diào)節(jié)電壓Vp(例如10v)， 而將字線W,設(shè)置為接地。此橫跨存儲(chǔ)器單元S的電壓足以熔斷抗熔絲、使二極管的高電阻多晶硅轉(zhuǎn)換為低電阻狀態(tài)以及將氧化鎳電阻切換層置于低電阻設(shè)置狀態(tài)下。為避免 干擾相鄰單元的存儲(chǔ)器狀態(tài)，將未被選定字線Wo與\￥2設(shè)置為VP-Vd伏特，其中Vd是 二極管的接通電壓。低于二極管的接通電壓時(shí)，二極管允許少量或不允許電流流動(dòng)，而 當(dāng)高于接通電壓時(shí)，允許高得多的電流流動(dòng)。將所有未被選定位線(例如位線Bo與B2) 均設(shè)置為Vo。因此，與被選定單元S共享字線W,的半選定單元H經(jīng)受正電壓VD。與 被選定單元S共享位線B,的半選定單元F經(jīng)受正電壓VP- (Vp-VD) =Vd。既不與被選 定單元S共享字線W,也不與其共享位線B,的未被選定單元U經(jīng)受電壓VD- (VP-VD) 或負(fù)電壓VP-2VD。
例如，假設(shè)Vp是10伏特且Vd是0.8伏特。將未被選定字線Wo與\￥2設(shè)置為9.2 伏特且將未被選定位線Bd與B2設(shè)置為0.8伏特。被選定單元S經(jīng)受10伏特，半選定單 元H與F經(jīng)受0.8伏特，而未被選定單元U經(jīng)受-8.4伏特的電壓。
轉(zhuǎn)向圖5b，為了在抗熔絲熔斷之后重設(shè)電阻切換層，將被選定位線Bi設(shè)置為重設(shè) 電壓VR，例如在大約2與大約4伏特之間。對于橫跨被選定單元S的VR伏特的電壓，
被選定字線Wi同樣是接地。將未被選定字線Wo與\￥2設(shè)置為vr-vd且將未被選定位線
Bo與B2設(shè)置為Vo。因此，被選定單元S經(jīng)受VR，半選定單元H與F經(jīng)受電壓Vd，而 將電壓Vo- (VR-VD)施加給未被選定單元U。
例如，假?zèng)]Vr是3伏特且Vd是0.8伏特。被選定位線B,是處于3伏特下，而被選 定字線W。是接地。未被選定字線Wo與\￥2是2.2伏特，而未被選定位線Bo與B2是0.8 伏特。因此，橫跨被選定單元S的電壓為3伏特，橫跨半選定單元H與F的電壓為0.8 伏特，而橫跨未被選定單元U的電壓為-1.4v。
轉(zhuǎn)向圖5c，在隨后的設(shè)置操作中，為設(shè)置電阻切換層，將被選定位線81設(shè)置為設(shè) 置電壓Vs，例如在大約4.1與大約7伏特之間。對于橫跨被選定單元S的Vs伏特的電 壓，被選定字線W,同樣是接地。將未被選定字線Wo與\￥2設(shè)置為Vs-Vd且將未被逸定 位線Bq與B2設(shè)置為Vd。因此，橫跨被選定單元S的電壓是Vs，半選定單元H與F經(jīng) 受電壓Vo，而將電壓Vo- (Vs-Vd)施加給未被選定單元U。
例如，假設(shè)Vs是6伏特且Vd是0.8伏特。被選定位線B,是處于6伏特下，而被選 定字線Wi是接地。未被選定字線Wo與\￥2是處于5.2伏特下，而未被選定位線Bo與 B2是處于0.8伏特下。因此，橫跨被選定單元S的電壓為6伏特，橫跨半選定單元H與 F的電壓為0.8伏特，而橫跨未被選定單元U的電壓為-4.4伏特。
參考圖5d,為讀取被選定單元S，應(yīng)橫跨被選定單元S施加讀取電壓VRD。讀取電 壓vrd是，例如，在大約1.5與大約1.9伏特之間。對于橫跨被選定單元S的vrd伏特的電壓，將被選定位線B,設(shè)置為VRD,而被選定字線W,同樣是接地。將未被選定字線 Wo與\￥2設(shè)置為V^且將未被選定位線Bo與B2設(shè)置為VD。因此，半選定單元H經(jīng)受
VD的電壓，而將VD-VKD的電壓施加給未被選定單元U。半選定單元F經(jīng)受大約零的偏
壓以確保被選定單元S的準(zhǔn)確感測。
例如，假設(shè)Vrd是1.8伏特且Vd是0.8伏特。被選定位線B,是處于1.8伏特下，而 被選定字線Wi是接地。未被選定字線Wq與\￥2是處于1.8伏特下，而未被選定位線Bo 與B2是處于0.8伏特下。因此，橫跨被選定單元S的電壓為1.8伏特，橫跨半選定單元 H的電壓為0.8伏特，橫跨未被選定單元U的電壓為-1.0伏特，而橫跨半選定單元F的 電壓大約為零伏特。
總而言之，為了編程存儲(chǔ)器單元，在完成存儲(chǔ)器單元的制造之后，施加預(yù)調(diào)節(jié)脈沖， 其中所述預(yù)調(diào)節(jié)脈沖是用以熔斷介電熔斷抗熔絲，形成穿過介電熔斷抗熔絲的低電阻熔 斷區(qū)，且其中所述預(yù)調(diào)節(jié)脈沖是用以在所述電阻切換金屬氧化物或氮化物化合物的層中 形成電阻切換區(qū)，改變電阻切換區(qū)的電阻狀態(tài)。預(yù)調(diào)節(jié)脈沖之后，切換區(qū)是處于低電阻 狀態(tài)下，然后施加第一重設(shè)脈沖以將切換區(qū)置于高電阻重設(shè)狀態(tài)下。
可進(jìn)一步編程所述單元第一重設(shè)脈沖之后，可施加第一編程設(shè)置脈沖以將切換區(qū) 置于編程設(shè)置狀態(tài)下，其中在切換區(qū)的電阻狀態(tài)中存儲(chǔ)存儲(chǔ)器單元的第一數(shù)據(jù)狀態(tài)。也
可用新的值來編程所述單元，或?qū)⑺鰡卧脸谝痪幊淘O(shè)置脈沖之后，可施加第一
編程重設(shè)脈沖以將切換區(qū)置于編程重設(shè)狀態(tài)下，其中在切換區(qū)的電阻狀態(tài)中存儲(chǔ)存儲(chǔ)器 單元的第二數(shù)據(jù)狀態(tài)，依此類推。
當(dāng)存儲(chǔ)器單元內(nèi)不包含抗熔絲層時(shí)，已發(fā)現(xiàn)，氧化鎳層118的重設(shè)可能難以用正電 壓(即用橫跨二極管的正向偏壓)來實(shí)現(xiàn)。如果氧化鎳層118的電阻在設(shè)置狀態(tài)下太低， 則電流可很容易流經(jīng)氧化鎳層118以允許建立足夠電壓來實(shí)現(xiàn)重設(shè)。在某些實(shí)施例中， 通過使二極管處于負(fù)偏壓下可更容易實(shí)現(xiàn)切換。不過，對于抗熔絲層117且通過僅在氧 化鎳層118的窄切換中執(zhí)行電阻切換，可限制流經(jīng)氧化鎳層的電流，從而有助于重設(shè)。 預(yù)期在本發(fā)明中，通過使二極管處于正向偏壓下將很容易實(shí)現(xiàn)重設(shè)。
因此，可將每一單元編程為一不同的存儲(chǔ)器狀態(tài)。例如，依據(jù)本發(fā)明所形成的陣列 可包含第一存儲(chǔ)器單元，其中熔斷所述第一存儲(chǔ)器單元的第一介電熔斷抗熔絲，且其 中所述第一存儲(chǔ)器單元的第一電阻切換存儲(chǔ)器元件是處于低電阻狀態(tài)下；及第二存儲(chǔ)器 單元，其中熔斷所述第二存儲(chǔ)器單元的第二介電熔斷抗熔絲，且其中所述第二存儲(chǔ)器單 元的第二電阻切換存儲(chǔ)器元件是處于高電阻狀態(tài)下。所述第二存儲(chǔ)器元件的電阻可比所 述第一存儲(chǔ)器元件的電阻高至少三倍。如上所述，抗熔絲所提供的增加的控制度使得更容易實(shí)現(xiàn)兩個(gè)以上數(shù)據(jù)狀態(tài)。因此， 依據(jù)本發(fā)明所形成的陣列可包括第一存儲(chǔ)器單元，其中熔斷所述第一存儲(chǔ)器單元的第 一介電熔斷抗熔絲，且其中所述第一存儲(chǔ)器單元的第一電阻切換存儲(chǔ)器元件是處于第一 電阻狀態(tài)下；第二存儲(chǔ)器單元，其中熔斷所述第二存儲(chǔ)器單元的第二介電熔斷抗熔絲， 且其中所述第二存儲(chǔ)器單元的第二電阻切換存儲(chǔ)器元件是處于不同于所述第一電阻狀 態(tài)的第二電阻狀態(tài)下；及第三存儲(chǔ)器單元，其中熔斷所述第三存儲(chǔ)器單元的第三介電熔 斷抗熔絲，且其中所述第三存儲(chǔ)器單元的第三電阻切換存儲(chǔ)器元件是處于不同于所述第 一電阻狀態(tài)及所述第二電阻狀態(tài)的第三電阻狀態(tài)下，其中第一、第二及第三電阻狀態(tài)的 不同是可檢測的，且所述第一、第二及第三電阻狀態(tài)對應(yīng)于第一、第二及第三數(shù)據(jù)狀態(tài)。
將提供依據(jù)本發(fā)明實(shí)施例的形成優(yōu)選存儲(chǔ)器單元的有利方法的詳細(xì)實(shí)例。為了清晰 及完整起見提供此實(shí)例，但不希望此實(shí)例是限制性的，所屬領(lǐng)域的技術(shù)人員應(yīng)明白，可 使用許多其它方法來形成屬于本發(fā)明的范疇的結(jié)構(gòu)及裝置。
一種用于制造密集非易失性單次可編程存儲(chǔ)器陣列(其可很容易制造(的有利方法 是在赫爾納(Herner)等人的美國申請案第10/326,470號(下文中的'470申請案)中進(jìn) 行說明，由于已自動(dòng)放棄，因而將所述申請案以引用方式并入本文。在以下申請案中說 明相關(guān)存儲(chǔ)器陣列以及其使用及制造方法赫爾納(Herner)等人于2004年9月29日 所申請的美國專利申請案第10/955,549號"不帶介電抗熔絲的具有高和低阻抗?fàn)顟B(tài)的非 易失性存儲(chǔ)器單元"("Nonvolatile Memory Cell Without a Dielectric Antifuse Having High-and Low-Impedance States")(下文中的'549申請案);及赫爾納(Herner)等人于 2004年12月17日所申請的美國專利申請案第11/015,824號"包括降低高度的垂直二極 管的非易失性存儲(chǔ)器單元"("Nonvolatile Memory Cell Comprising a Reduced Height Vertical Diode")(下文中的'824申請案)；將所述申請案全部以引用方式并入本文。這些 已并入的申請案中所教示的方法將在制造依據(jù)本發(fā)明的存儲(chǔ)器陣列時(shí)有用。為避免與本 發(fā)明混淆，將來自已并入專利及申請案的許多細(xì)節(jié)省略。不過，應(yīng)明白，并不意欲將來 自這些專利及申請案的教示排除在外。
制造
將提供制造依據(jù)本發(fā)明優(yōu)選實(shí)施例所形成的單片三維存儲(chǔ)器陣列的詳細(xì)實(shí)例。為清 晰起見，將包括許多細(xì)節(jié)(包括步驟、材料及工藝條件)。應(yīng)明白，此實(shí)例是非限制性 的，且可對這些細(xì)節(jié)進(jìn)行修改、省略或增加，而結(jié)果仍屬于本發(fā)明的范疇。
轉(zhuǎn)向圖6a，存儲(chǔ)器的形成以襯底100開始。此襯底100可為此項(xiàng)技術(shù)中已知的任何 半導(dǎo)電襯底，例如單晶硅、IV-IV化合物(像硅鍺或硅鍺碳)、III-V化合物、II-VII化合物、此類襯底上的外延層或任何其它半導(dǎo)電材料。所述襯底可包括其中所制造的集成電 路。
在襯底IOO上形成絕緣層102。所述絕緣層102可為氧化硅、氮化硅、高介電薄膜、 Si-C-O-H薄膜或任何其它合適的絕緣材料。
在襯底100及絕緣體102上形成第一導(dǎo)體200?？稍诮^緣層102與導(dǎo)電層106之間 包含黏合層104。用于黏合層104的優(yōu)選材料是氮化鈦，不過也可使用其它材料，或可 省略此層?？赏ㄟ^任何常規(guī)方法(例如通過濺鍍)來沉積黏合層104。
黏合層104的厚度的范圍可為大約20至大約500埃，且優(yōu)選地在大約100與大約 400埃之間，最優(yōu)選為大約200埃。應(yīng)注意，在此論述中，"厚度"將表示沿垂直于襯底 100的方向所測量的垂直厚度。
下一待沉積的層是導(dǎo)電層106。導(dǎo)電層106可包含此項(xiàng)技術(shù)中已知的任何導(dǎo)電材料， 例如摻雜半導(dǎo)體、金屬(例如鎢)或?qū)щ娊饘俟杌铮辉趦?yōu)選實(shí)施例中，導(dǎo)電層106是 鎢。
將形成導(dǎo)體軌道的所有層一旦沉積，即將使用任何合適的掩蔽及蝕刻工藝來圖案化 及蝕刻所述層以形成大致平行大致共面的導(dǎo)體200，如圖6a的橫截面所示。在一個(gè)實(shí)施 例中，沉積光致抗蝕劑、通過光刻加以圖案化并蝕刻所述層，然后使用標(biāo)準(zhǔn)工藝技術(shù)(例 如在含氧等離子體中的"灰化")移除光致抗蝕劑，并在常規(guī)液體溶劑(例如通過EKC 所配制的溶劑)中剝離蝕刻期間所形成的其余聚合物。
接著，在導(dǎo)體軌道200上及其間沉積介電材料108。介電材料108可為任何已知的 電絕緣材料，例如氧化硅、氮化硅或氮氧化硅。在優(yōu)選實(shí)施例中，將氧化硅用作介電材 料108。可使用任何已知工藝(例如化學(xué)氣相沉積(CVD)，或例如高密度等離子體化學(xué) 氣相沉積(HDPCVD))來沉積氧化硅。
最后，移除導(dǎo)體軌道200頂部上多余的介電材料108，暴露通過介電材料108而分 離的導(dǎo)體軌道200的頂部，且留下大致平坦的表面109。圖6a繪示所得結(jié)構(gòu)。此移除溢 出電介質(zhì)以形成平坦表面109可通過此項(xiàng)技術(shù)中己知的任何工藝(例如回蝕或化學(xué)機(jī)械 拋光(CMP))來執(zhí)行。例如，可有利地使用拉古拉邁(Raghuram)等人于2004年6月 30日所申請的美國申請案第10/883417號"用以暴露圖案化的特征的非選擇性不圖案化 回蝕"("Nonselective Unpatterned Etchback to Expose Buried Patterned Features")中所 說明的回蝕技術(shù)，將所述申請案以引用方式全文并入本文。
或者，可通過鑲嵌工藝來形成導(dǎo)體軌道，在所述鑲嵌工藝中，沉積氧化物，在氧化 物中蝕刻溝槽，然后用導(dǎo)電材料填充所述溝槽以形成導(dǎo)體軌道。接著，轉(zhuǎn)向圖6b，將在巳完成的導(dǎo)體軌道200上形成垂直柱。(為節(jié)省空間，在圖 6b及隨后圖式中省略襯底100;將假設(shè)存在襯底100。)在優(yōu)選實(shí)施例中，在平坦表面 109上沉積勢壘層110 (其優(yōu)選由氮化鈦形成)以防止導(dǎo)電層106的鎢接觸待沉積的二 極管中的硅而隨后形成硅化鎢(其可能使二極管受損)。
沉積將圖案化為柱的半導(dǎo)體材料。所述半導(dǎo)體材料可為(例如)硅、鍺、或硅及/ 或鍺的合金?；蛘?，可使用半導(dǎo)體金屬氧化物，例如作為p型半導(dǎo)體的氧化鎳或作為n 型半導(dǎo)體的氧化鈦。本實(shí)例將說明使用硅的情形，不過，應(yīng)明白，也可使用其它材料。
在優(yōu)選實(shí)施例中，所述半導(dǎo)體柱包含結(jié)二極管，所述結(jié)二極管包含第一導(dǎo)電類型的 底部重?fù)诫s區(qū)及第二導(dǎo)電類型的頂部重?fù)诫s區(qū)。頂部與底部區(qū)之間的中間區(qū)是第一或第 二導(dǎo)電類型的本征或輕摻雜區(qū)。
在此實(shí)例中，底部重?fù)诫s區(qū)112是重?fù)诫sn型硅。在最優(yōu)選的實(shí)施例中，沉積重?fù)?雜區(qū)112且通過任何常規(guī)方法(優(yōu)選通過原位摻雜)采用n型摻雜劑(例如磷)進(jìn)行摻 雜。此層優(yōu)選在大約200與大約800埃之間。
接著沉積將形成二極管的其余部分的硅。在某些實(shí)施例中，隨后的平坦化步驟將移 除某些硅，因此要沉積額外厚度的硅。如果使用常規(guī)CMP方法來執(zhí)行平坦化步驟，則 可能會(huì)損失大約800埃的厚度(這是平均值；所述數(shù)量會(huì)橫跨晶片而變化。視CMP期 間所使用的漿及方法而定，所述硅損失可能更多或更少。)如果通過回蝕方法執(zhí)行平坦 化步驟，則僅可移除大約400?；蚋俚墓?。視欲使用的平坦化方法以及所需最后厚度 而定，通過任何常規(guī)方法來沉積在大約800與大約4000埃之間的未摻雜硅；優(yōu)選在大 約1500與大約2500埃之間；最優(yōu)選在大約1800與大約2200埃之間。也可視需要輕摻 雜硅。
將圖案化并蝕刻剛剛沉積的硅以形成柱300。柱300應(yīng)具有與下面的導(dǎo)體200大約 相同的間距及大約相同的寬度，以便在導(dǎo)體200頂部上形成每一柱300。可容許某種程 度的不對齊。
可使用任何合適的掩蔽及蝕刻工藝來形成柱300。例如，可沉積光致抗蝕劑，使用 標(biāo)準(zhǔn)光刻技術(shù)加以圖案化，并加以蝕刻，然后移除光致抗蝕劑?；蛘?，可在半導(dǎo)體層堆 棧的頂部上形成某一其它材料(例如二氧化硅)的硬掩模，底部抗反射涂層(BARC) 在頂部上，然后加以圖案化及蝕刻。同樣，可將介電抗反射涂層(DARC)用作硬掩模。
陳(Chen)于2003年12月5日所申請的美國申請案第10/728436號"具有使用交 替相移的內(nèi)部非印刷窗的光掩模特征"("Photomask Features with Interior Nonprinting Window Using Alternating Phase Shifting");或陳(Chen)于2004年4月1日所申請的美國申請案第10/815312號"具有無邊框的非印刷相移窗的光掩模特征"("Photomask Features with Chromeless Nonprinting Phase Shifting Window")中所述的光亥U技術(shù)可有禾!J 地用以執(zhí)行依據(jù)本發(fā)明的存儲(chǔ)器陣列的形成中所使用的任何光刻步驟，所述兩個(gè)申請案 均歸本發(fā)明的受讓人所有且以引用方式并入本文。
在柱300上及其間沉積介電材料108,從而填充柱之間的間隙。介電材料108可為 任何已知的電絕緣材料，例如二氧化硅。
接著，移除柱300頂部上的介電材料，從而暴露通過介電材料108而分離的柱300 的頂部，且留下大致平坦的表面?？赏ㄟ^此項(xiàng)技術(shù)中已知的任何工藝(例如CMP或回 蝕)來執(zhí)行此溢出電介質(zhì)的移除及平坦化。例如，可使用拉古拉邁(Raghuram)等人的 申請案中所述的回蝕技術(shù)。
在優(yōu)選實(shí)施例中，通過用p型摻雜劑(例如硼或BF2)實(shí)施離子植入而在此點(diǎn)處形 成重?fù)诫s頂部區(qū)116。圖6b中繪示所得結(jié)構(gòu)。本文所述的二極管具有底部n型區(qū)112與 頂部p型區(qū)116。如果優(yōu)選，則也可反轉(zhuǎn)導(dǎo)電類型。如有需要，可在一個(gè)存儲(chǔ)器級中使 用底部上具有n區(qū)的p-i-n 二極管，而在另一存儲(chǔ)器級中使用底部上具有p型區(qū)的p-i-n 二極管。
總而言之，通過包含以下步驟的方法形成二極管沉積硅、鍺或者硅或鍺的合金的 半導(dǎo)體層堆棧；及圖案化并蝕刻所述層堆棧以形成垂直定位的柱。用電介質(zhì)填充二極管 之間的間隙并移除溢出電介質(zhì)。
參考圖6c，接著形成介電熔斷抗熔絲117。在優(yōu)選實(shí)施例中，抗熔絲117是介電材 料(例如氧化硅、氮化硅或氮氧化硅，優(yōu)選為二氧化硅)的層。例如，可通過硅層116 的氧化來生長二氧化硅層。 一般而言，生長(通過氧化，例如通過消耗下伏層中的某些 硅)而非沉積而成的氧化物會(huì)較密集，具有較少缺陷且質(zhì)量高于可比的沉積電介質(zhì)。在 某些實(shí)施例中，具有高K值的電介質(zhì)(例如SisN4或A1203)可能優(yōu)選。
接著，可沉積導(dǎo)電勢壘材料(例如氮化鈦、金屬或某一其它適當(dāng)材料)的可選層121。 層121的厚度可在大約25與大約200埃之間，優(yōu)選為大約50埃。在優(yōu)選實(shí)施例中，層 121是不施加自偏壓情況下通過氮化鈦的離子化金屬等離子體沉積所形成的高電阻低密 度氮化鈦，如赫爾納(Herner)于2003年6月30日所申請的美國專利第6,956,278號"用 作與低泄漏介電層的接觸件的低密度、高電阻氮化鈦層"("Low-Density, High-Resistivity Titanium Nitride Layer for Use as a Contact for Low-Leakage Dielectric Layers")中所述，且將所述專利以引用方式并入本文。例如，此氮化釹的電阻可大于大 約300微歐-cm且其密度可小于大約4.25克/立方厘米。在某些實(shí)施例中，可省略層121。在勢壘層121上沉積金屬氧化物或氮化物電阻切換材料的層118，或如果省略勢壘 層121，則直接在抗熔絲117上沉積此層。層118的厚度優(yōu)選是在大約50與大約4O0埃 之間。層118可為先前所述的材料中的任一材料，且優(yōu)選由僅包含一種金屬(其展現(xiàn)電 阻切換行為)的金屬氧化物或氮化物形成；優(yōu)選為選自由以下各材料組成的群的材料 NixOy、 NbxOy、 TixOy、 HfxOy、 AlxOy、 MgxOy、 CoxOy、 CrxOy、 VxOy、 ZnxOy、 ZrxOy、 BxNy及ALNy。為簡單起見，此論述將說明層118中使用氧化鎳的情形。不過，應(yīng)明白，
也可使用所述其它材料中的任一材料。
如赫爾納(Herner)等人于2005年11月23日所申請的美國專利申請案第11/287,452 號"具有添加金屬的可逆電阻切換金屬氧化物或氮化物層""Reversible Resistivity-Switching Metal Oxide or Nitride Layer with added Meta"(將所述申請案以弓l 用方式并入本文)中所述，向電阻切換金屬氧化物或氮化物化合物添加金屬可有效減小 在穩(wěn)定電阻狀態(tài)間切換金屬氧化物或氮化物化合物的電阻切換層所需要的設(shè)置及重設(shè) 電壓。在某些實(shí)施例中，可向?qū)?18的金屬氧化物或氮化物化合物添加金屬。優(yōu)選金屬 包括鈷、鋁、鎵、銦、鎳、鈮、鋯、鈦、鉿、鉭、鎂、鉻、釩、硼、釔及鑭。優(yōu)選地， 金屬添加劑是在金屬氧化物或氮化物化合物的層中的金屬原子的大約百分之0.01與大 約百分之5之間。
最后，在優(yōu)選實(shí)施例中，在氧化鎳層118上沉積勢壘層123。層123優(yōu)選為氮化鈦， 不過，也可使用某一其它適當(dāng)導(dǎo)電勢壘材料。在某些實(shí)施例中，可省略層123。
圖案化并蝕刻層123、 118及121以形成短柱，理想情況下直接在先前圖案化及蝕 刻步驟中所形成的柱300的頂部上形成短柱。可能會(huì)出現(xiàn)某種程度的不對齊，如圖6c 所示，且可容許所述不對齊。用以圖案化柱300的光掩?？稍诖藞D案化步驟中重復(fù)使用。
在替代實(shí)施例中，可在二極管層112、 114及116之前(因而在其下方)形成勢壘 層121、氧化鎳層118及可選勢壘層123，且可在相同圖案化步驟或單獨(dú)圖案化步驟中 加以圖案化。在此情況下，在氧化鎳層118與所述二極管層之間形成抗熔絲層117。
在己蝕刻短柱(包括層123、 118及121)上及其間沉積介電材料108，且通過平坦 化步驟(例如通過CMP)移除溢出電介質(zhì)，從而在己平坦化表面處暴露短柱的頂部層。
接著，轉(zhuǎn)向圖6d，沉積導(dǎo)電材料或堆棧以形成頂部導(dǎo)體400。在優(yōu)選實(shí)施例中，接 著沉積氮化鈦勢壘層120，隨后沉積鎢層124?？刹捎门c底部導(dǎo)體200相同的方式來圖 案化及蝕刻頂部導(dǎo)體400。上覆的第二導(dǎo)體400將優(yōu)選地沿與第一導(dǎo)體200不同的方向 延伸，優(yōu)選大致垂直于第一導(dǎo)體200延伸。應(yīng)在頂部導(dǎo)體400與底部導(dǎo)體200的交叉點(diǎn) 處形成每一柱300?？扇菰S某種程度的不對齊。在導(dǎo)體400上及其間沉積介電材料(未圖示)。圖6d所示的所得結(jié)構(gòu)是底層或第一層存儲(chǔ)器單元。
可在此第一存儲(chǔ)器級上形成額外存儲(chǔ)器級。在某些實(shí)施例中，可在存儲(chǔ)器級間共享 導(dǎo)體；即，頂部導(dǎo)體400可用作下一存儲(chǔ)器級的底部導(dǎo)體。在其它實(shí)施例中，在圖6d 的第一存儲(chǔ)器級上形成層間電介質(zhì)，對其表面加以平坦化，且在此已平坦化的層間電介 質(zhì)上開始構(gòu)造第二存儲(chǔ)器級，不存在共享導(dǎo)體。
退火步驟使硅結(jié)晶為多晶硅?？稍谕瓿纱鎯?chǔ)器級的制造之后作為單個(gè)步驟執(zhí)行此退 火，或通過熱氧化生長抗熔絲所需要的溫度可能足以使半導(dǎo)體材料結(jié)晶而可能無需單獨(dú) 退火。
光刻期間使用光掩模來圖案化每一層。在每一存儲(chǔ)器級中某些層會(huì)重復(fù)，且用以形 成所述層的光掩?？芍貜?fù)使用。例如，定義圖6d的柱300的光掩模可重復(fù)用于每一存 儲(chǔ)器級。每一光掩模均包括用以使其正確對齊的參考標(biāo)記。當(dāng)重復(fù)使用光掩模時(shí)，第二 或后續(xù)使用中所形成的參考標(biāo)記可能會(huì)與相同光掩模的先前使用期間所形成的相同參 考標(biāo)記有干擾。陳(Chen)等人于2005年3月31日所申請的美國專利申請案第11/097,4% 號"遮蔽重復(fù)覆蓋和對齊掩模以允許在垂直結(jié)構(gòu)中重復(fù)使用光掩模"("Masking of Repeated Overlay and Alignment Marks to Allow Reuse of Photomasks in a Vertical Structure")(其是以引用方式并入本文)說明一種用以避免單片三維存儲(chǔ)器陣列(像本 發(fā)明的單片三維存儲(chǔ)器陣列)形成期間的所述干擾的方法。
在依據(jù)本發(fā)明的優(yōu)選實(shí)施例的單片三維存儲(chǔ)器陣列中，電路適合于多次將每一存儲(chǔ) 器單元編程為一、二、三或更多已編程值，并將其擦除。
總而言之，所說明的是一種單片三維存儲(chǔ)器陣列的范例，其包含i)第一存儲(chǔ)器級， 其是以單片形式形成于襯底上，所述第一存儲(chǔ)器級包含a)多個(gè)大致平行大致共面的 第一導(dǎo)體；b)所述第一導(dǎo)體上的多個(gè)大致平行大致共面的第二導(dǎo)體；及C)第一多個(gè)存
儲(chǔ)器單元，每一存儲(chǔ)器單元包含一介電熔斷抗熔絲，所述底部導(dǎo)體之一的一部分，及所 述頂部導(dǎo)體之一的一部分，電阻切換金屬氧化物或氮化物化合物的層，其中所述金屬氧 化物或氮化物化合物僅包括一種金屬，且其中所述介電熔斷抗熔絲與所述電阻切換金屬 氧化物或氮化物的層是以電性串聯(lián)方式布置于所述頂部導(dǎo)體的所述部分與所述底部導(dǎo) 體的所述部分之間，及ii)第二存儲(chǔ)器級，其是以單片形式形成于所述第一存儲(chǔ)器級上。 已說明一種詳細(xì)制造方法，不過可進(jìn)行許多變化。電阻切換層可位于二極管上方(如 圖l所示)或其下方。電阻切換層可為柱的部分，如圖1所示。不過，應(yīng)記得，電阻切 換將僅在其中有電流流動(dòng)的窄切換區(qū)中發(fā)生。如果以相對較高的電阻狀態(tài)形成電阻切換
材料，則可作為頂部導(dǎo)體或底部導(dǎo)體的部分形成所述電阻切換材料；非切換區(qū)的較高電阻將防止鄰接單元短路在一起。
抗熔絲可位于(例如)電阻切換層上方或其下方。不過，抗熔絲應(yīng)非?？拷娮枨?換層；優(yōu)選與電阻切換層直接鄰接或其間僅插入薄勢壘層。
如果電阻切換層與二極管均形成于垂直定位的柱中，如圖1所示，則電阻切換層與 二極管可在單個(gè)圖案化步驟或在單獨(dú)圖案化步驟中形成。
在某些實(shí)施例中，在極小陣列中，可省略二極管，且存儲(chǔ)器單元可僅包括串聯(lián)在導(dǎo) 體間的電阻切換層與抗熔絲。
可對剛剛說明的選項(xiàng)中的任何選項(xiàng)加以組合。
本文己說明詳細(xì)制造方法，不過也可使用任何其它形成相同結(jié)構(gòu)的方法，而結(jié)果仍 屬于本發(fā)明的范疇。
以上詳細(xì)說明僅說明本發(fā)明可采用的許多形式中的若干形式?；诖嗽?，希望此 詳細(xì)說明屬于說明的用途，而非限制的用途。僅希望隨附權(quán)利要求書(包括其全部等效 內(nèi)容)定義本發(fā)明的范疇。
權(quán)利要求
1. 一種非易失性存儲(chǔ)器單元，其包含電阻切換元件，其包含電阻切換金屬氧化物或氮化物化合物的層，所述金屬氧化物或氮化物化合物僅包括一種金屬；及介電熔斷抗熔絲。
2. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器單元，其進(jìn)一步包含二極管，其中所述電阻切換元件、 所述介電熔斷抗熔絲及所述二極管以電性串聯(lián)方式布置。
3. 根據(jù)權(quán)利要求2所述的存儲(chǔ)器單元，其中所述二極管是半導(dǎo)體結(jié)二極管。
4. 根據(jù)權(quán)利要求3所述的存儲(chǔ)器單元，其中所述二極管包含硅、鍺或者硅或鍺的合金。
5. 根據(jù)權(quán)利要求2所述的存儲(chǔ)器單元，其中所述二極管是采用柱的形式，且所述二極 管、介電熔斷抗熔絲及電阻切換元件是垂直設(shè)置在頂部導(dǎo)體與底部導(dǎo)體之間。
6. 根據(jù)權(quán)利要求5所述的存儲(chǔ)器單元，其中所述底部導(dǎo)體、頂部導(dǎo)體、二極管、介電 熔斷抗熔絲及電阻切換元件都形成在半導(dǎo)體襯底上。
7. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器單元，其中所述介電熔斷抗熔絲包含介電氧化物、氮 化物或氮氧化物層。
8. 根據(jù)權(quán)利要求7所述的存儲(chǔ)器單元，其中所述介電氧化物、氮化物或氮氧化物層是 生長的。
9. 根據(jù)權(quán)利要求8所述的存儲(chǔ)器單元，其中所述生長的介電氧化物、氮化物或氮氧化 物層是二氧化硅層。
10. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器單元，其中所述電阻切換金屬氧化物或氮化物是選自 由下列各物組成的群NixOy、 NbxOy、 TixOy、 HfxOy、 AlxOy、 MgxOy、 CoxOy、 CrxOy、 VxOy、 ZnxOy、 ZrxOy、 BxNy_SAlxNy。
11. 根據(jù)權(quán)利要求IO所述的存儲(chǔ)器單元，其中所述電阻切換金屬氧化物或氮化物化合 物的層包括金屬添加劑，其中所述金屬添加劑是在所述金屬氧化物或氮化物化合物 的層中的金屬原子的大約百分之0.01與大約百分之5之間。
12. —種用于編程非易失性存儲(chǔ)器單元的方法，其中所述單元包含介電熔斷抗熔絲及電 阻切換存儲(chǔ)器元件，所述電阻切換存儲(chǔ)器元件包含電阻切換金屬氧化物或氮化物化 合物的層，所述金屬氧化物或氮化物化合物僅包括一種金屬，所述方法包含施加預(yù)調(diào)節(jié)脈沖，其中所述預(yù)調(diào)節(jié)脈沖是用以熔斷所述介電熔斷抗熔絲，形成穿 過所述介電熔斷抗熔絲的低電阻熔斷區(qū)，且其中所述預(yù)調(diào)節(jié)脈沖是用以在所述電阻 切換金屬氧化物或氮化物化合物的層中形成切換區(qū)，將所述切換區(qū)置于低電阻設(shè)置 狀態(tài)下。
13. 根據(jù)權(quán)利要求12所述的方法，其進(jìn)一步包含在施加所述預(yù)調(diào)節(jié)脈沖之后，施加第 一重設(shè)脈沖以將所述切換區(qū)置于高電阻重設(shè)狀態(tài)下。
14. 根據(jù)權(quán)利要求13所述的方法，其進(jìn)一步包含在施加所述第一重設(shè)脈沖之后，施加 第一編程設(shè)置脈沖以將所述切換區(qū)置于編程設(shè)置狀態(tài)下，其中在所述切換區(qū)的電阻 狀態(tài)中存儲(chǔ)所述存儲(chǔ)器單元的第一數(shù)據(jù)狀態(tài)。
15. 根據(jù)權(quán)利要求12所述的方法，其進(jìn)一步包含在施加所述第一編程設(shè)置脈沖之后， 施加第一編程重設(shè)脈沖以將所述切換區(qū)置于編程重設(shè)狀態(tài)下，其中在所述切換區(qū)的 所述電阻狀態(tài)中存儲(chǔ)所述存儲(chǔ)器單元的第二數(shù)據(jù)狀態(tài)。
全文摘要
本發(fā)明揭示一種存儲(chǔ)器單元，所述存儲(chǔ)器單元包含以電性串聯(lián)方式布置的介電熔斷抗熔絲與電阻切換材料層，其中所述電阻切換材料是金屬氧化物或氮化物化合物，所述化合物僅包括一種金屬。在預(yù)調(diào)節(jié)步驟中熔斷所述介電熔斷抗熔絲，形成穿過所述抗熔絲的熔斷區(qū)。所述熔斷區(qū)提供窄導(dǎo)電路徑，用以限制流向所述電阻切換材料的電流，且改善所述電阻切換層在較高與較低電阻狀態(tài)間切換時(shí)的控制。
文檔編號G11C13/00GK101416252SQ200780012107
公開日2009年4月22日 申請日期2007年3月22日 優(yōu)先權(quán)日2006年3月31日
發(fā)明者羅伊·朔伊爾萊因 申請人:桑迪士克3D公司