一種銅互連結(jié)構(gòu)及其制造方法、電子裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種銅互連結(jié)構(gòu)及其制造方法、電子
目-Ο
【背景技術(shù)】
[0002]在半導(dǎo)體集成電路中，半導(dǎo)體器件之間的信號(hào)傳輸需要高密度的金屬互連線。傳統(tǒng)的金屬互連是由鋁金屬制作實(shí)現(xiàn)的，但隨著集成電路芯片中器件特征尺寸的不斷縮小，金屬連線中的電流密度不斷增大，響應(yīng)時(shí)間不斷縮短，傳統(tǒng)鋁互連線已達(dá)到工藝極限。當(dāng)工藝尺寸小于130nm以后，傳統(tǒng)的鋁互連線技術(shù)已逐漸被銅互連線技術(shù)所取代。與鋁金屬相t匕，銅金屬的電阻率更低、電遷移壽命更長(zhǎng)，利用銅工藝制作金屬互連線可以降低互連線的RC延遲、改善電遷移等引起的可靠性問(wèn)題。
[0003]圖la-ld示出一種現(xiàn)有的銅互連結(jié)構(gòu)的制造方法的關(guān)鍵步驟中所獲得的半導(dǎo)體器件的剖面示意圖。首先參考圖la，提供半導(dǎo)體襯底101。在所述半導(dǎo)體襯底101上可以有若干半導(dǎo)體組件。之后在所述半導(dǎo)體襯底101上形成層間介電層102。參考圖lb，利用刻蝕工藝在層間介電層102中形成溝槽103，并在溝槽103的內(nèi)壁和層間介電層102上沉積擴(kuò)散阻擋層104，例如氮化鈦(TiN)或氮化鉭(TaN)，以防止銅的氧化和擴(kuò)散并提高銅金屬的附著力。在形成擴(kuò)散阻擋層104的溝槽內(nèi)沉積銅籽晶層105。參考圖lc，采用電鍍法在銅籽晶層105上形成銅互連層106。最后參考圖ld，采用化學(xué)機(jī)械拋光(CMP)工藝去掉多余的銅互連層，形成銅互連線107。
[0004]采用CMP工藝來(lái)去除多余的銅互連層存在一些缺陷。例如，層間介電層上存在金屬殘留物，會(huì)導(dǎo)致電學(xué)短路。這種金屬殘留物主要是由于層間介電層的表面不平引起的。CMP還可能導(dǎo)致金屬區(qū)的碟形缺陷和介質(zhì)區(qū)的侵蝕。另外，金屬/介質(zhì)接口附近沒(méi)有清洗掉的研磨液等化學(xué)物質(zhì)可能會(huì)侵蝕銅金屬。

【發(fā)明內(nèi)容】

[0005]根據(jù)本發(fā)明的一個(gè)方面，提供了一種銅互連結(jié)構(gòu)的制造方法，包括:a):提供半導(dǎo)體襯底；b):在所述半導(dǎo)體襯底上依次形成層間介電層、刻蝕阻擋層和硬掩膜層；c):刻蝕所述硬掩膜層、所述刻蝕阻擋層和所述層間介電層，以在所述層間介電層中形成溝槽；d):在所述溝槽中和所述硬掩膜層上沉積可流動(dòng)的銅層；以及e):回蝕刻所述可流動(dòng)的銅層，以形成銅互連線。
[0006]可選地，所述回蝕刻采用的刻蝕氣體包括H2。
[0007]可選地，在步驟e)之后，所述方法進(jìn)一步包括:刻蝕去除所述硬掩膜層。
[0008]可選地，所述硬掩膜層為氮化鈦層。
[0009]可選地，所述刻蝕去除所述硬掩膜層的步驟采用的刻蝕氣體包括Cl2、CH4、Ar和
nf3。
[0010]可選地，所述刻蝕阻擋層為高K介電材料，所述刻蝕去除所述硬掩膜層的步驟之后還包括采用He氣體處理所述刻蝕阻擋層表面的步驟。
[0011]可選地，在步驟c)和d)之間，所述方法進(jìn)一步包括:在所述溝槽中和所述硬掩膜層上形成擴(kuò)散阻擋層。
[0012]可選地，采用可流動(dòng)性銅沉積工藝沉積所述可流動(dòng)的銅層。
[0013]可選地，所述可流動(dòng)的銅層為氮化銅層。
[0014]根據(jù)本發(fā)明的另一方面，提供一種根據(jù)上述方法制造的銅互連結(jié)構(gòu)。
[0015]根據(jù)本發(fā)明的又一方面，提供一種電子裝置，包括根據(jù)上述方法制造的所述銅互連結(jié)構(gòu)。
[0016]根據(jù)本發(fā)明提供的銅互連結(jié)構(gòu)的制造方法，采用回蝕刻工藝替換CMP工藝，可以減少CMP工藝引起的半導(dǎo)體產(chǎn)品上的銅互連線的高度變化，并且由于吸濕而導(dǎo)致的對(duì)層間介電層的損傷也較小。
[0017]為了使本發(fā)明的目的、特征和優(yōu)點(diǎn)更明顯易懂，特舉較佳實(shí)施例，并結(jié)合附圖，做詳細(xì)說(shuō)明如下。
【附圖說(shuō)明】
[0018]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。在附圖中:
[0019]圖la至圖1d示出一種現(xiàn)有的銅互連結(jié)構(gòu)的制造方法的關(guān)鍵步驟中所獲得的半導(dǎo)體器件的剖面示意圖；
[0020]圖2a至圖2e示出根據(jù)本發(fā)明實(shí)施例的銅互連結(jié)構(gòu)的制造方法的關(guān)鍵步驟中所獲得的半導(dǎo)體器件的剖面示意圖；以及
[0021]圖3示出根據(jù)本發(fā)明實(shí)施例的銅互連結(jié)構(gòu)的制造方法的流程圖。
【具體實(shí)施方式】
[0022]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0023]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的銅互連結(jié)構(gòu)的制造方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0024]應(yīng)當(dāng)理解的是，當(dāng)在本說(shuō)明書中使用術(shù)語(yǔ)“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0025]應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接至『或“耦合到”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)?。相反，?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)印?br>[0026]實(shí)施例一
[0027]下面，參照?qǐng)D2a-圖2e和圖3來(lái)描述本發(fā)明提出的銅互連結(jié)構(gòu)的制造方法的詳細(xì)步驟。圖2a_2e示出根據(jù)本發(fā)明實(shí)施例的銅互連結(jié)構(gòu)的制造方法的關(guān)鍵步驟中所獲得的半導(dǎo)體器件的剖面示意圖。
[0028]首先，參考圖2a，在步驟a)中，提供半導(dǎo)體襯底201。所述半導(dǎo)體襯底201的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI)等。在所述半導(dǎo)體襯底201中可以形成有隔離槽、埋層、各種阱(well)結(jié)構(gòu)或者下部互連結(jié)構(gòu)，為了簡(jiǎn)化，圖示中予以省略。
[0029]繼續(xù)參考圖2a，在步驟b)中，在所述半導(dǎo)體襯底201上依次形成層間介電層202、刻蝕阻擋層203和硬掩膜層204。所述層間介電層202可以是低k或超低k介電層，其材料可以為例如碳氧化硅(S1C)。所述刻蝕阻擋層203可以是高k介電層，其材料可包括氧化鉿、氧化鉿娃、氮氧化鉿娃、氧化鑭、氧化錯(cuò)、氧化錯(cuò)娃、氧化鈦、氧化鉭、氧化鋇銀鈦、氧化鋇鈦、氧化鍶鈦、氧化鋁等。所述硬掩膜層204的材料可以是氮化物或者是其它具有疊層結(jié)構(gòu)的復(fù)合層，優(yōu)選為氮化鈦(TiN)。
[0030]參考圖2b，在步驟c)中，刻蝕所述硬掩膜層204、所述刻蝕阻擋層203和所述層間介電層202，以在所述層間介電層202中形成溝槽205。所述溝槽205定義出銅金屬互連線的位置。本領(lǐng)域技術(shù)人員可以理解，在刻蝕所述溝槽205之前或之后，還可以在所述層間介電層202中形成通孔(未示出)，以與下部互連